DE102018132237A1 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102018132237A1
DE102018132237A1 DE102018132237.2A DE102018132237A DE102018132237A1 DE 102018132237 A1 DE102018132237 A1 DE 102018132237A1 DE 102018132237 A DE102018132237 A DE 102018132237A DE 102018132237 A1 DE102018132237 A1 DE 102018132237A1
Authority
DE
Germany
Prior art keywords
semiconductor device
lateral
power semiconductor
edge
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018132237.2A
Other languages
English (en)
Inventor
Josef-Georg Bauer
Jens Brandenburg
Diana Car
Oliver Humbel
Philipp Sebastian Koch
Angelika Koprowski
Sebastian Kremp
Thomas Kurzmann
Erwin Lercher
Holger Ruething
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018132237.2A priority Critical patent/DE102018132237A1/de
Priority to CN201911281432.3A priority patent/CN111326566A/zh
Priority to US16/713,392 priority patent/US11387359B2/en
Publication of DE102018132237A1 publication Critical patent/DE102018132237A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleitervorrichtung (1), die eine Leistungshalbleitertransistorkonfiguration aufweist, die Folgendes umfasst: einen Halbleiterkörper (10) mit einer Vorderseite (10-1), die mit einer ersten Lastanschlussstruktur (11) gekoppelt ist, einer Rückseite (10-2), die mit einer zweiten Lastanschlussstruktur (12) gekoppelt ist, und einem lateralen Chiprand (109); ein aktives Gebiet (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) konfiguriert ist; und ein Randabschlussgebiet (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert. Das Randabschlussgebiet (17) umfasst auf der Vorderseite (10-1) ein Schutzgebiet (172), das keinerlei metallische Strukturen umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht (178) abgeschirmt, die sich um eine laterale Entfernung (d5) von wenigstens 20 µm weiter zu dem lateralen Chiprand (109) als die metallische Struktur erstreckt. Das Schutzgebiet (172) ist in einem sperrenden Zustand der Leistungshalbleitervorrichtung (1) dazu konfiguriert, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet (16) zu dem lateralen Chiprand (109) hin aufzunehmen..

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung. Insbesondere betrifft diese Beschreibung Ausführungsformen einer Leistungshalbleitervorrichtung mit einer Hartpassivierungsschicht, die wenigstens in einem Teil eines Randabschlussgebiets angeordnet ist.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleitervorrichtungen ab. Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, wurden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Leistungsversorgungen und Leistungswandlern, z. B. in Traktionsanwendungen.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper, der dazu konfiguriert ist, einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen der Vorrichtung zu leiten. Ferner kann, falls die Leistungshalbleitervorrichtung eine Transistorkonfiguration aufweist, der Laststrompfad mittels einer isolierten Elektrode gesteuert werden, die oft als Gate-Elektrode bezeichnet wird. Zum Beispiel kann die Steuerelektrode beim Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen leitenden Zustand oder einen sperrenden Zustand versetzen.
  • Ferner kann die Leistungshalbleitervorrichtung zum Leiten des Laststroms eine oder mehrere Leistungszellen umfassen, die in einem sogenannten aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet sein können. Die Leistungshalbleitervorrichtung kann lateral durch einen Rand begrenzt werden. Zwischen dem lateralen Rand und dem aktiven Gebiet, das die eine oder mehreren Leistungszellen umfasst, kann ein Randabschlussgebiet, das eine Randabschlussstruktur umfassen kann, angeordnet sein. Eine solche Randabschlussstruktur kann dem Zweck des Beeinflussens des Verlaufs eines elektrischen Feldes innerhalb des Halbleiterkörpers dienen, z. B. um eine zuverlässige Sperrfähigkeit der Leistungshalbleitervorrichtung sicherzustellen. Die Abschlussstruktur kann eine oder mehrere Komponenten, die innerhalb des Halbleiterkörpers angeordnet sind, und auch eine oder mehrere Komponenten, die oberhalb einer Oberfläche des Halbleiterkörpers angeordnet sind, umfassen.
  • Ein übliches Beispiel für solche Randabschlusskonzepte ist eine Kombination von p-dotierten Polysiliciumfeldringen mit Feldplatten, wobei die Feldplatten zum Bereitstellen einer effektiven Abschirmung externer Ladungen konfiguriert sein können. Zum Beispiel können die Feldplatten ein Metall, wie etwa Aluminium, umfassen. Alternativ dazu können solche Feldplatten aus Polysilicium gebildet sein, z. B. um die Randabschlussstruktur weniger korrosionsanfällig zu machen, wenn sie Feuchtigkeit und elektrischen Feldern ausgesetzt wird. Zum Beispiel können in einer Randabschlussstruktur, die p-dotierte Feldringe mit n-dotierten Polysiliciumfeldplatten kombiniert, immer noch metallische Schichten vorhanden sein, um einen elektrischen Kontakt zwischen einer Feldplatte und einem Feldring bereitzustellen, wobei der Einfluss eines elektrischen Feldes auf die äußeren Ränder der metallischen Schichten reduziert wird.
  • Üblicherweise werden eine oder mehrere Passivierungsschichten, wie etwa eine Hartpassivierungsschicht, die ein Oxid und ein Nitrid umfasst, in dem Randabschlussgebiet bereitgestellt. Zum Beispiel kann eine solche Passivierungsschicht oberhalb einer Randabschlussstruktur angeordnet sein, um somit die Halbleiteroberfläche einschließlich der Randabschlussstruktur vor elektrischen und chemischen Kontaminanten, wie etwa Ionen, zu schützen.
  • Es ist allgemein wünschenswert, Randabschluss- und Passivierungskonzepte bereitzustellen, die selbst unter harschen Umgebungsbedingungen zuverlässig sind, die zum Beispiel in Traktionsanwendungen angetroffen werden. Zu diesem Zweck kann es wünschenswert sein, Randabschlussstrukturen weniger korrosionsanfällig unter dem kombinierten Einfluss von Feuchtigkeit und elektrischen Feldern zu machen. Vorrichtungsleistungsfähigkeiten unter solchen Bedingungen werden üblicherweise durch stark beschleunigte Zuverlässigkeitstests, wie etwa z. B. HV-H3TRB oder H2S, getestet.
  • Kurzdarstellung
  • Gemäß einer Ausführungsform weist eine Leistungshalbleitervorrichtung eine Leistungshalbleitertransistorkonfiguration auf und umfasst Folgendes: einen Halbleiterkörper mit einer Vorderseite, die mit einer ersten Lastanschlussstruktur gekoppelt ist, einer Rückseite, die mit einer zweiten Lastanschlussstruktur gekoppelt ist, und einem lateralen Chiprand; ein aktives Gebiet, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur konfiguriert ist; und ein Randabschlussgebiet, das das aktive Gebiet von dem lateralen Chiprand separiert. Auf der Vorderseite umfasst das Randabschlussgebiet ein Schutzgebiet, das keinerlei metallische Strukturen umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht abgeschirmt, die sich um eine laterale Entfernung von wenigstens 20 µm weiter zu dem lateralen Chiprand als die metallische Struktur erstreckt. In einem sperrenden Zustand der Leistungshalbleitervorrichtung ist das Schutzgebiet dazu konfiguriert, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet zu dem lateralen Chiprand hin aufzunehmen.
  • Gemäß einer Ausführungsform weist eine Leistungshalbleitervorrichtung eine Leistungshalbleitertransistorkonfiguration auf und umfasst Folgendes: einen Halbleiterkörper mit einer Vorderseite, die mit einer ersten Lastanschlussstruktur gekoppelt ist, einer Rückseite, die mit einer zweiten Lastanschlussstruktur gekoppelt ist, und einem lateralen Chiprand; ein aktives Gebiet, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur konfiguriert ist; und ein Randabschlussgebiet, das das aktive Gebiet von dem lateralen Chiprand separiert. Auf der Vorderseite umfasst das Randabschlussgebiet ein Schutzgebiet, das keinerlei metallische Strukturen umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht abgeschirmt, die sich um eine laterale Entfernung von wenigstens 20 µm weiter zu dem lateralen Chiprand als die metallische Struktur erstreckt. In einem vertikalen Querschnitt erstreckt sich das Schutzgebiet von einem Startpunkt entlang der lateralen Richtung zu dem lateralen Chiprand, wobei sich der Startpunkt in einer Entfernung von höchstens 30 µm von einem äußersten Punkt entfernt befindet, wo sich ein dotiertes Halbleitergebiet in Kontakt mit einer Metallschicht befindet, die elektrisch mit der ersten Lastanschlussstruktur verbunden ist.
  • Gemäß einer anderen Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: einen Halbleiterkörper mit einer Vorderseite, die mit einer ersten Lastanschlussstruktur gekoppelt ist, einer Rückseite, die mit einer zweiten Lastanschlussstruktur gekoppelt ist, und einem lateralen Chiprand; ein aktives Gebiet, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur konfiguriert ist; ein Randabschlussgebiet, das das aktive Gebiet von dem lateralen Chiprand separiert; eine Isolationsschicht, die auf der Vorderseite angeordnet ist, wobei ein lateraler Rand der Isolationsschicht wenigstens ein Kontaktloch definiert, wobei das Kontaktloch mit einer Metallschicht gefüllt ist, die sich in Kontakt mit einem dotierten Halbleitergebiet des Halbleiterkörpers befindet; und eine Hartpassivierungsschicht, die auf eine solche Weise auf der Vorderseite in wenigstens einem Teil des Randabschlussgebiets angeordnet ist, dass sich die Hartpassivierungsschicht nicht oberhalb des lateralen Randes der Isolationsschicht erstreckt.
  • Gemäß einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung Folgendes: einen Halbleiterkörper mit einer Vorderseite, die mit einer ersten Lastanschlussstruktur gekoppelt ist, einer Rückseite, die mit einer zweiten Lastanschlussstruktur gekoppelt ist, und einem lateralen Chiprand; ein aktives Gebiet, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur und der zweiten Lastanschlussstruktur konfiguriert ist; ein Randabschlussgebiet, das das aktive Gebiet von dem lateralen Chiprand separiert; eine Hartpassivierungsschicht, die auf der Vorderseite in wenigstens einem Teil des Randabschlussgebiets angeordnet ist, wobei die Hartpassivierungsschicht eine Oxidschicht mit einer Oxidschichtdicke umfasst; und eine Metallschicht, die auf der Vorderseite wenigstens in einem Teil des Randabschlussgebiets angeordnet ist und einen lateralen Rand aufweist, wobei in einem Querschnitt entlang einer vertikalen Richtung, die von der Vorderseite zu der Rückseite zeigt, wobei der Querschnitt senkrecht zu dem lateralen Rand ist, ein gemeinsamer lateraler Erstreckungsbereich der Hartpassivierungsschicht und der Metallschicht höchstens 10-mal die Oxidschichtdicke beträgt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite, einer Rückseite und einem lateralen Chiprand; und Erzeugen eines aktiven Gebiets, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen einer ersten Lastanschlussstruktur, die auf der Vorderseite angeordnet ist, und einer zweiten Lastanschlussstruktur, die auf der Rückseite angeordnet ist, konfiguriert ist; und Erzeugen eines Randabschlussgebiets, das das aktive Gebiet von dem lateralen Chiprand separiert, wobei das Randabschlussgebiet auf der Vorderseite ein Schutzgebiet umfasst, das keinerlei metallische Strukturen umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht abgeschirmt, die sich um eine laterale Entfernung von wenigstens 20 µm weiter zu dem lateralen Chiprand als die metallische Struktur erstreckt; und wobei das Schutzgebiet in einem sperrenden Zustand der Leistungshalbleitervorrichtung dazu konfiguriert ist, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet zu dem lateralen Chiprand hin aufzunehmen.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite, einer Rückseite und einem lateralen Chiprand; und Erzeugen eines aktiven Gebiets, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen einer ersten Lastanschlussstruktur, die auf der Vorderseite angeordnet ist, und einer zweiten Lastanschlussstruktur, die auf der Rückseite angeordnet ist, konfiguriert ist; und Erzeugen eines Randabschlussgebiets, das das aktive Gebiet von dem lateralen Chiprand separiert, wobei das Randabschlussgebiet auf der Vorderseite ein Schutzgebiet umfasst, das keinerlei metallische Strukturen umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht abgeschirmt, die sich um eine laterale Entfernung von wenigstens 20 µm weiter zu dem lateralen Chiprand als die metallische Struktur erstreckt. In einem vertikalen Querschnitt erstreckt sich das Schutzgebiet von einem Startpunkt entlang der lateralen Richtung zu dem lateralen Chiprand, wobei sich der Startpunkt in einer Entfernung von höchstens 30 µm von einem äußersten Punkt entfernt befindet, wo sich ein dotiertes Halbleitergebiet in Kontakt mit einer Metallschicht befindet, die elektrisch mit der ersten Lastanschlussstruktur verbunden ist.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite, einer Rückseite und einem lateralen Chiprand; und Erzeugen eines aktiven Gebiets, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen einer ersten Lastanschlussstruktur, die auf der Vorderseite angeordnet ist, und einer zweiten Lastanschlussstruktur, die auf der Rückseite angeordnet ist, konfiguriert ist; Erzeugen eines Randabschlussgebiets, das das aktive Gebiet von dem lateralen Chiprand separiert; Erzeugen einer Isolationsschicht auf der Vorderseite, so dass ein lateraler Rand der Isolationsschicht wenigstens ein Kontaktloch definiert; Füllen des Kontaktlochs mit einer Metallschicht, so dass ein Kontakt mit einem dotierten Halbleitergebiet des Halbleiterkörpers hergestellt wird; und Erzeugen einer Hartpassivierungsschicht auf eine solche Weise auf der Vorderseite in wenigstens einem Teil des Randabschlussgebiets, dass sich die Hartpassivierungsschicht nicht oberhalb des lateralen Randes der Isolationsschicht erstreckt.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung die folgenden Schritte: Bereitstellen eines Halbleiterkörpers mit einer Vorderseite, einer Rückseite und einem lateralen Chiprand; und Erzeugen eines aktiven Gebiets, das in einem leitenden Zustand der Leistungshalbleitervorrichtung zum Leiten eines Laststroms zwischen einer ersten Lastanschlussstruktur, die auf der Vorderseite angeordnet ist, und einer zweiten Lastanschlussstruktur, die auf der Rückseite angeordnet ist, konfiguriert ist; Erzeugen eines Randabschlussgebiets, das das aktive Gebiet von dem lateralen Chiprand separiert; Erzeugen einer Hartpassivierungsschicht auf der Vorderseite in wenigstens einem Teil des Randabschlussgebiets, wobei die Hartpassivierungsschicht eine Oxidschicht mit einer Oxidschichtdicke umfasst; und Erzeugen einer Metallschicht auf der Vorderseite wenigstens in einem Teil des Randabschlussgebiets, wobei die Metallschicht einen lateralen Rand aufweist, wobei in einem Querschnitt entlang einer vertikalen Richtung, die von der Vorderseite zu der Rückseite zeigt, wobei der Querschnitt senkrecht zu dem lateralen Rand ist, ein gemeinsamer lateraler Erstreckungsbereich der Hartpassivierungsschicht und der Metallschicht höchstens 10-mal die Oxidschichtdicke beträgt.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu gezeichnet, stattdessen wird Wert auf die Veranschaulichung von Prinzipien der Erfindung gelegt. Zudem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1A-C veranschaulichen jeweils einen Abschnitt einer vertikalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 2 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 4 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 5 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft; und
    • 6 zeigt eine vergrößerte Ansicht eines Abschnitts aus 5.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen als Veranschaulichung gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „vor“, „hinter“, „rück“, „anführend“, „anhängend“, „unter“, „über“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf unterschiedliche Ausführungsformen Bezug genommen, von welchen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht beschränken. Zum Beispiel können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, auf andere Ausführungsformen angewandt oder mit diesen kombiniert werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Klarheit halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Ausdruck „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Dies sein. Sowohl die unten erwähnte erste laterale Richtung X als auch die unten erwähnte zweite laterale Richtung Y können zum Beispiel horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Ausdruck „vertikal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalen der Oberfläche des Halbleiterwafers. Die unten erwähnte vertikale Richtung Z kann zum Beispiel eine vertikale Richtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht steht.
  • In dieser Beschreibung wird n-dotiert als ein „erster Leitfähigkeitstyp“ bezeichnet, wohingegen p-dotiert als ein „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können umgekehrte Dotierungsbeziehungen eingesetzt werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Ferner kann sich der Ausdruck „Dotierungsstoffkonzentration“ in dieser Beschreibung auf eine durchschnittliche Dotierungsstoffkonzentration bzw. auf eine mittlere Dotierungsstoffkonzentration oder auf eine Flächenladungsträgerkonzentration eines speziellen Halbleitergebiets oder einer speziellen Halbleiterzone beziehen. Demnach kann z. B. eine Aussage, dass ein spezielles Halbleitergebiet eine bestimmte Dotierungsstoffkonzentration aufweist, die im Vergleich zu einer Dotierungsstoffkonzentration eines anderen Halbleitergebiets höher oder niedriger ist, angeben, dass sich die jeweiligen mittleren Dotierungsstoffkonzentrationen der Halbleitergebiete voneinander unterscheiden.
  • In dem Zusammenhang der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Anteil oder einem Teil einer Halbleitervorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Zusätzlich wird in dem Zusammenhang der vorliegenden Beschreibung der Ausdruck „elektrische Isolation“ in dem Kontext seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die elektrisch voneinander isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezielle in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne darauf beschränkt zu sein, eine Leistungshalbleitervorrichtung, die eine Streifenzellen- oder Nadelzellenkonfiguration aufweist, wie etwa einen Leistungshalbleitertransistor, der innerhalb eines Leistungswandlers oder einer Leistungsversorgung verwendet werden kann. Dementsprechend ist die Halbleitervorrichtung bei einer Ausführungsform zum Führen eines Laststroms konfiguriert, der einer Last zugeführt werden soll und/oder der jeweils von einer Leistungsquelle bereitgestellt wird. Beispielsweise kann die Halbleitervorrichtung eine oder mehrere aktive Leistungseinheitszellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte RC-IGBT-Zelle und/oder eine monolithisch integrierte MOS-Gated-Diode(MGD)-Zelle und/oder eine monolithisch integrierte MOSFET-Zelle und/oder Ableitungen davon. Eine solche Diodenzelle und/oder solche Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld darstellen, das mit einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Beschreibung verwendet, soll eine Halbleitervorrichtung auf einem einzigen Chip mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für einen starken Strom, typischerweise im Ampere-Bereich, z. B. von bis zu einigen zehn oder hundert Ampere oder sogar bis zu mehreren kA, und/oder für hohe Spannungen, typischerweise oberhalb von 100 V, typischer 500 V und darüber, z. B. bis wenigstens 1 kV, bis wenigstens 6 kV, gedacht. Zum Beispiel kann die unten beschriebene Halbleitervorrichtung eine Halbleitervorrichtung sein, die eine Streifenzellenkonfiguration oder eine Nadelzellenkonfiguration aufweist und die dazu konfiguriert sein kann, als eine Leistungskomponente in einer Anwendung mit niedriger, mittlerer und/oder hoher Spannung eingesetzt zu werden.
  • Zum Beispiel bezieht sich der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Beschreibung verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • 1A bis 1C veranschaulichen jeweils einen Abschnitt einer vertikalen Projektion einer Leistungshalbleitervorrichtung 1 gemäß manchen Ausführungsformen schematisch und beispielhaft. Die veranschaulichte vertikale Projektion ist in jedem Fall parallel zu einer Ebene, die durch eine erste laterale Richtung X und eine zweite laterale Richtung Y und orthogonal zu einer vertikalen Richtung Z definiert ist. Die Leistungshalbleitervorrichtung 1 umfasst einen Halbleiterkörper 10 mit einem lateralen Chiprand 109. Ferner weist die Leistungshalbleitervorrichtung 1 ein aktives Gebiet 16, das zum Leiten eines Laststroms (z. B. im Wesentlichen entlang der vertikalen Richtung Z) konfiguriert ist, und ein Randabschlussgebiet 17, das lateral zwischen dem Chiprand 109 und dem aktiven Gebiet 16 angeordnet ist, auf. Wie in jeder der 1A bis 1C gesehen werden kann, kann das aktive Gebiet 16 lateral von dem Randabschlussgebiet 17 umgeben sein.
  • Zum Beispiel umfasst das aktive Gebiet 16 eine oder mehrere Leistungszellen 14, die sich jeweils wenigstens teilweise in den Halbleiterkörper 10 erstrecken. Die vorliegende Patentschrift ist nicht auf eine spezielle Art einer Konfiguration der einen oder der mehreren Leistungszellen 14 beschränkt. Vielmehr können die Leistungszellen 14 eine beliebige Konfiguration aufweisen, die für eine Leistungshalbleitervorrichtung üblich ist, z. B. eine Diodenkonfiguration, eine Thyristorkonfiguration, eine MOS-Gated-Diode(MGD)-Konfiguration, eine Transistorkonfiguration, wie etwa eine IGBT-Konfiguration, eine RC(Reverse Conducting - rückwärts leitende)-IGBT-Konfiguration, eine MOSFET-Konfiguration und/oder eine beliebige aus diesen abgeleitete Konfiguration. Ein Fachmann ist mit diesen Arten von Konfigurationen vertraut. Dementsprechend sind in 1A-C die Leistungszellen 14 nur schematisch veranschaulicht, da die genaue Konfiguration kein Hauptgegenstand dieser Beschreibung ist.
  • Zum Beispiel kann die in 1A gezeigte Konfiguration einer Leistungsdiodenkonfiguration entsprechen, die eine einzige Leistungszelle 14 umfasst. Im Gegensatz dazu repräsentieren die in 1B und 1C veranschaulichten Konfigurationen beispielsweise Halbleiterschalterkonfigurationen (wie etwa z. B. eine MOSFET- und/oder IGBT-Konfiguration), wobei die Leistungszellen 14 dazu konfiguriert sein können, einen Laststrom durch Schalten der Leistungshalbleitervorrichtung 1 in einen Leitungszustand oder einen Sperrzustand zu steuern. Solche Leistungszellen 14 können zum Beispiel eine Steuerstruktur, wie etwa eine MOS-Steuerstruktur, umfassen. Wie beispielhaft in 1B veranschaulicht, können die Leistungszellen 14 eine Streifenkonfiguration aufweisen, die sich z. B. durch das gesamte aktive Gebiet 16 hindurch entlang der zweiten lateralen Richtung Y erstreckt. Bei einer anderen Ausführungsform, wie in 1C veranschaulicht, können die Leistungszellen 14 eine zellulare Konfiguration aufweisen, z. B. mit einem horizontalen Querschnitt, der eine quadratische Form, eine rechteckige Form, eine rechteckige Form mit abgerundeten Ecken, eine kreisförmige Form oder eine ellipsenförmige Form aufweist.
  • Die eine oder die mehreren Leistungszellen 14, die in dem aktiven Gebiet 16 der Leistungshalbleitervorrichtung 1 enthalten sein können, können zum selektiven Leiten eines Laststroms und Sperren einer Lastspannung in Abhängigkeit von z. B. einem Schaltzustand der Leistungshalbleitervorrichtung 1 und/oder von einer Richtung, in der ein Strom und/oder eine Spannung an die Leistungshalbleitervorrichtung 1 zugeführt oder angelegt wird, konfiguriert sein.
  • Zum Beispiel kann die Leistungshalbleitervorrichtung 1 mittels der wenigstens einen Leistungszelle 14 zum Unterstützen einer Sperrspannung von wenigstens 300 V, von wenigstens 500 V, von wenigstens 600 V, von wenigstens 1000 V, von wenigstens 1500 V oder von wenigstens 3000 V oder von sogar mehr als 6000 V konfiguriert sein. Ferner kann die wenigstens eine Leistungszelle 14 eine Kompensationsstruktur aufweisen, die auch als eine „Superjunction“-Struktur bezeichnet wird.
  • Zum Beispiel kann, um die eine oder die mehreren Leistungszellen 14 zu steuern, ein (nicht veranschaulichter) Steueranschluss bereitgestellt sein, der dazu konfiguriert sein kann, ein Steuersignal an eine Steuerelektrodenstruktur der einen oder der mehreren Leistungszellen 14 weiterzuleiten. Zum Beispiel kann der Steueranschluss ein Gate-Anschluss sein. Dadurch kann die Leistungshalbleitervorrichtung 1 in den Leitungszustand oder den Sperrzustand gesetzt werden. Bei einer Ausführungsform kann ein solches Steuersignal mittels Anlegen einer Spannung zwischen dem Steueranschluss und einem ersten Lastanschluss (in 1A-C nicht gezeigt) bereitgestellt werden.
  • Zwischen dem Chiprand 109, der z. B. mittels Waferzerteilen entstehen kann, und dem aktiven Gebiet 16 kann eine Randabschlussstruktur 171 (in 1A-C nicht gezeigt, siehe 2 bis 5) angeordnet sein. Mit anderen Worten kann eine Randabschlussstruktur 171 in dem Randabschlussgebiet 17 angeordnet sein. Zum Beispiel kann die Randabschlussstruktur 171 das aktive Gebiet 16 vollständig umgeben. Die Randabschlussstruktur 171 ist gemäß einer Ausführungsform nicht zum Leiten eines Laststroms konfiguriert, sondern ist stattdessen zum Sicherstellen einer zuverlässigen Sperrfähigkeit der Leistungshalbleitervorrichtung 1 konfiguriert. Zum Beispiel umfasst die Randabschlussstruktur 171 eine Feldring/Feldplatte-Abschlussstruktur. Zusätzlich oder alternativ dazu kann die Randabschlussstruktur eine Übergangsabschlusserweiterung(JTE: Junction Termination Extension)-Struktur und eine Lateraldotierungsvariation(VLD: Variation of Lateral Doping)-Struktur umfassen. Ein Fachmann ist mit diesen Arten von Randabschlussstrukturen vertraut.
  • 2 bis 6 veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts der Leistungshalbleitervorrichtung 1 gemäß manchen Ausführungsformen schematisch und beispielhaft. Die veranschaulichten Querschnitte sind parallel zu einer Ebene, die durch die erste laterale Richtung X und die vertikale Richtung Z definiert sind, wobei sich jede der veranschaulichten Komponenten auch entlang der zweiten lateralen Richtung Y erstrecken kann. 6 zeigt eine vergrößerte Ansicht eines Abschnitts aus 5.
  • Die Abschnitte der in 2 bis 6 gezeigten vertikalen Querschnitte befinden sich in jedem Fall nahe dem lateralen Chiprand 109 des Halbleiterkörpers 10 und beinhalten einen vertikalen Querschnitt von wenigstens einem Teil des Randabschlussgebiets 17. Außerdem ist in jeder der 2 bis 5 ein Peripherieteil des aktiven Gebiets 16 angrenzend an das Randgebiet 17 veranschaulicht.
  • Der Halbleiterkörper 10 ist sowohl mit einer ersten Lastanschlussstruktur 11 als auch einer zweiten Lastanschlussstruktur 12 der Leistungshalbleitervorrichtung 1 gekoppelt. Die erste Lastanschlussstruktur 11 kann (in Abhängigkeit von dem Typ der Leistungshalbleitervorrichtung) zum Beispiel ein Anodenanschluss, ein Emitteranschluss oder ein Source-Anschluss sein, der auf einer Vorderseite 10-1 des Halbleiterkörpers 10 angeordnet ist. Entsprechend kann der zweite Lastanschluss 12 zum Beispiel ein Kathodenanschluss, ein Kollektoranschluss oder ein Drain-Anschluss sein, der auf einer Rückseite 10-2 des Halbleiterkörpers 10 angeordnet ist. Zum Beispiel können der erste Lastanschluss 11 und/oder der zweite Lastanschluss 12 jeweilige Vorderseiten- oder Rückseitenmetallisierungen umfassen.
  • Der Halbleiterkörper 10 umfasst ein Driftgebiet 100 eines ersten Leitfähigkeitstyps (z. B. n-Typs). Bei einer Ausführungsform ist das Driftgebiet 100 ein n--dotiertes Gebiet. Wie in 2 bis 5 dargestellt, kann sich das Driftgebiet 100 in sowohl das aktive Gebiet 16 als auch das Randabschlussgebiet 17 der Leistungshalbleitervorrichtung 1 erstrecken. Jede der einen oder der mehreren Leistungszellen 14, die in dem aktiven Gebiet 16 der Leistungshalbleitervorrichtung 1 enthalten sein können, kann einen Teil des Driftgebiets 100 umfassen. Ferner kann jede der einen oder der mehreren Leistungszellen 14 dazu konfiguriert sein, einen Laststrom über das Driftgebiet 100 zwischen den Lastanschlussstrukturen 11 und 12 zu leiten und eine Sperrspannung, die zwischen den Lastanschlussstrukturen 11 und 12 angelegt wird, zu sperren.
  • Zum Beispiel kann bei manchen Ausführungsformen gemäß jeder der 1B bis 6 die Leistungshalbleitervorrichtung 1 eine Schaltvorrichtung, wie etwa z. B. ein IGBT oder ein MOSFET, sein. In diesem Fall umfasst das aktive Gebiet 16 mehrere Leistungszellen 14, wobei jede Leistungszelle 14 z. B. eine Graben-Gate-Struktur umfassen kann, wie schematisch in 2 bis 5 veranschaulicht ist, die in jedem Fall eine äußerste Leistungszelle 14 des aktiven Gebiets 16 zeigen. Zum Beispiel kann die Graben-Gate-Struktur in einer Streifenkonfiguration, wie in 1B veranschaulicht, oder einer zellularen Konfiguration (die z. B. eine quadratische oder rechteckige Form in einem horizontalen Querschnitt aufweist), wie beispielhaft in 1C veranschaulicht, angeordnet sein. Zum Beispiel kann jede der Leistungszellen 14 eine (in den Figuren nicht dargestellte) Steuerelektrode, die innerhalb eines Grabens 141 angeordnet ist, umfassen, wobei die Steuerelektrode dazu konfiguriert sein kann, ein Steuersignal, wie etwa eine Gate-Spannung, von einem (nicht veranschaulichten) Steueranschluss der Leistungshalbleitervorrichtung 1 zu empfangen. Zum Beispiel kann innerhalb jeder Leistungszelle 14 die Steuerelektrode mittels einer Isolationsstruktur, wie etwa einer Oxidstruktur, elektrisch von dem ersten Lastanschluss isoliert sein, wie es einem Fachmann wohlbekannt ist.
  • Ferner kann jede der Zellen 14 ein Körpergebiet 142 des zweiten Leitfähigkeitstyps (z. B. p-Typs) und wenigstens ein Source-Gebiet 143 des ersten Leitfähigkeitstyps umfassen, wobei das Source-Gebiet 143 in Kontakt mit dem ersten Lastanschluss 11 angeordnet ist, wobei das Körpergebiet 142 das wenigstens eine Source-Gebiet 143 von dem Driftgebiet 100 isoliert. Wie in jeder der 2 bis 5 gezeigt, kann ein Übergang zwischen dem Körpergebiet 102 und dem Driftgebiet 100 einen pn-Übergang 103 bilden, der zum Sperren einer Sperrspannung konfiguriert ist, die in Durchlassrichtung zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 angelegt wird. Innerhalb jeder Leistungszelle 14 kann die jeweilige Steuerelektrode elektrisch von sowohl dem Source-Gebiet 143, dem Körpergebiet 142 als auch dem Driftgebiet 100 durch eine (in 2-6 schematisch mit einer dicken Linie angegebene) Isolationsstruktur, wie etwa ein Gate-Oxid, isoliert sein. Zum Beispiel kann die Steuerelektrode dazu konfiguriert sein, in Abhängigkeit von dem Steuersignal einen Transportkanal, wie etwa z. B. einen n-Kanal, in dem Körpergebiet 142 zwischen dem Source-Gebiet 143 und dem Driftgebiet 100 zu induzieren, wodurch der Leitungszustand der Leistungshalbleitervorrichtung 1 ermöglicht wird. Anstelle solcher Grabenzellen 14 kann die Halbleitervorrichtung 1 mit sogenannten planaren Leistungsschaltzellen ausgerüstet sein, wobei sich die Gate-Elektrode vertikal oberhalb des Halbleiterkörpers 10 befindet (in den Figuren nicht gezeigt). Ein Fachmann ist mit den Prinzipien und Varianten von Konfigurationen solcher grabenbasierter oder planarer Leistungsschaltzellen 14 vertraut, und daher werden sie nicht ausführlich erklärt.
  • Wie es außerdem einem Fachmann wohlbekannt ist, kann, falls die Leistungshalbleitervorrichtung eine IGBT-Konfiguration aufweist, der Halbleiterkörper 10 ferner ein Rückseitenemittergebiet 108 des zweiten Leitfähigkeitstyps (z. B. p-Typs) umfassen, das auf der Rückseite 10-2 in Kontakt mit dem zweiten Lastanschluss 12 angeordnet ist. Bei einer anderen Variante, bei der die Leistungshalbleitervorrichtung 1 z. B. als ein MOSFET konfiguriert ist, kann ein solches Rückseitenemittergebiet 108 fehlen und kann durch ein stark dotiertes Gebiet (Drain) des ersten Leitfähigkeitstyps ersetzt sein.
  • Es ist anzumerken, dass die in jeder der 2 bis 5 dargestellte Transistorleistungszelle 14 nur eine beispielhafte Realisierung einer Leistungszelle in dem aktiven Gebiet 16 ist. Zum Beispiel kann bei einer alternativen Ausführungsform gemäß 1A eine einzige große Leistungszelle 14 bereitgestellt sein, die als eine Leistungsdiodenzelle konfiguriert sein kann. Zum Beispiel umfasst die Leistungsdiodenzelle 14 ein Anodengebiet eines zweiten Leitfähigkeitstyps (z. B. p-Typs), wobei das Anodengebiet in Kontakt mit dem ersten Lastanschluss 11 angeordnet ist. Ferner bildet ein Übergang zwischen dem Anodengebiet und dem Driftgebiet 100 einen pn-Übergang, der zum Sperren einer Sperrspannung zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 konfiguriert ist. Obwohl die in 2 bis 5 veranschaulichten Querschnitte in jedem Fall ein aktives Gebiet 16, das eine Leistungszelle 14 mit einer Graben-Gate-Struktur umfasst, als Beispiel veranschaulichen, können dementsprechend Aspekte bezüglich der Konfiguration des Randabschlussgebiets 17, die nachfolgend besprochen werden, ebenso auf Ausführungsformen der Leistungshalbeitervorrichtung 1 mit einer Diodenkonfiguration, z. B. in der Form einer einzigen großen Leistungszelle 14 innerhalb des aktiven Gebiets 16, verweisen.
  • Nun unter Zuwendung zu dem Randabschlussgebiet 17 gemäß allen in den 1A bis 7 veranschaulichten Ausführungsformen kann das Randabschlussgebiet 17 eine Randabschlussstruktur 171 umfassen, die nicht zum Leiten eines Laststroms konfiguriert ist, sondern eher zum Sicherstellen einer zuverlässigen Sperrfähigkeit der Leistungshalbleitervorrichtung 1 konfiguriert ist. Die Randabschlussstruktur 171 kann dazu konfiguriert sein, ein elektrisches Feld, das in dem Halbleiterkörper 10 vorhanden ist, in einem sperrenden Zustand der Leistungshalbleitervorrichtung 1 lateral abzuschließen. Zum Beispiel kann eine solche Randabschlussstruktur 171 eine Übergangsabschlusserweiterung(JTE)-Struktur, eine Feldring/Feldplatte-Abschlussstruktur, eine Lateraldotierungsvariations(VLD)-Struktur und/oder eine kombinierte VLD-DLC-Randabschlussstruktur umfassen. Ein Fachmann ist mit diesen Arten von Randabschlussstrukturen als solche vertraut.
  • Bei den in 2 bis 5 veranschaulichten beispielhaften Ausführungsformen umfasst die Randabschlussstruktur 171 ein dotiertes Halbleitergebiet 1711 des zweiten Leitfähigkeitstyps. Zum Beispiel kann das dotierte Halbleitergebiet 1711 eine Variation der lateralen Dotierung (VLD: Variation of Lateral Doping - Lateraldotierungsvariation) aufweisen. Ferner kann die Randabschlussstruktur 171 bei den Ausführungsformen aus 2 bis 5 eine elektrisch aktive halbisolierende Schicht 1712 umfassen, die oberhalb eines Teils des dotierten Halbleitergebiets 1711 angeordnet ist. Zum Beispiel ist die halbisolierende Schicht 1712 elektrisch von dem dotierten Halbleitergebiet 1711 durch wenigstens eine Isolationsschicht 15, wie etwa ein Oxid, isoliert. Die halbisolierende Schicht 1712 kann zum Beispiel wenigstens eines von Folgendem umfassen: amorphes Silicium (a-Si), halbisolierendes polykristallines Silicium (SIPOS: Semi-Insulating Poly-Crystalline Silicon) und ein elektroaktives Material, wie etwa diamantartiger Kohlenstoff (DLC: Diamond-Like Carbon) oder wasserstoffhaltiger amorpher Kohlenstoff (a-C:H). Zum Beispiel kann eine solche elektrisch aktive halbisolierende Schicht einen spezifischen elektrischen Widerstand in einem Bereich von 1E07 Ωcm bis 1E15 Ωcm aufweisen. Sie kann dementsprechend zum Sicherstellen einer relativ hohen elektrischen Sperrfähigkeit konfiguriert sein. Zur gleichen Zeit kann der spezifische elektrische Widerstand niedrig genug sein, um die Akkumulation elektrischer Ladungen, z. B. in einem Gebiet des Halbleiterkörpers 10 nahe der Hartpassivierungsschicht 18, zu verhindern.
  • Bei einer Ausführungsform gemäß jeder der 2 bis 6 ist eine Hartpassivierungsschicht 18 auf der Vorderseite 10-2 innerhalb des Randabschlussgebiets 17 angeordnet. Die Hartpassivierungsschicht 18 kann sich wenigstens oberhalb eines Teils einer Randabschlussstruktur 171 erstrecken, wie in den Figuren veranschaulicht ist. Zum Beispiel kann die Hartpassivierungsschicht 18 bei einer Ausführungsform gemäß den 2 und 3 das gesamte Randabschlussgebiet 17 bedecken und kann sich optional auch weiter in das aktive Gebiet 16 hinein erstrecken, wie beispielhaft in 2 veranschaulicht ist. Bei einer anderen Ausführungsform kann die Hartpassivierungsschicht 18 zum Beispiel einige nicht zusammenhängende Teile umfassen.
  • Bei einer Ausführungsform umfasst die Hartpassivierungsschicht 18 eine Oxidschicht 181. Zum Beispiel kann die Oxidschicht 181 eine Oxidschichtdicke d2 aufweisen. Die Oxidschichtdicke d2 kann z. B. in dem Bereich von 50 nm bis 5000 nm, z. B. 2700 nm, sein. Außerdem kann die Hartpassivierungsschicht 18 bei einer Ausführungsform eine Nitridschicht 182 umfassen. Zum Beispiel kann die Nitridschicht 182 oberhalb der Oxidschicht 181, wie etwa auf der Oxidschicht 181, angeordnet sein. Eine solche Nitridschicht 182 kann eine Nitridschichtdicke d3 aufweisen, die wenigstens 100 nm, wie etwa wenigstens 400 nm oder sogar wenigstens 800 nm, beträgt.
  • Ferner umfasst das Randabschlussgebiet 17 bei einer Ausführungsform ein Schutzgebiet 172. Das Schutzgebiet 172 ist auf der Vorderseite 10-1 des Halbleiterkörpers 10 angeordnet und umfasst keinerlei metallische Struktur. Dies ist beispielhaft in 2 und 3 veranschaulicht. Es ist anzumerken, dass in diesem Zusammenhang eine aus Polysilicium bestehende Struktur nicht als eine metallische Struktur zu verstehen ist. Ferner bedeutet die Aussage, dass das Schutzgebiet 172 keinerlei metallische Struktur umfasst, in dem vorliegenden Zusammenhang, dass keine metallische Struktur, die auf Waferebene erzeugt wurde, z. B. eine Gate-Runner-Elektrode oder ein metallgefülltes Kontaktloch, innerhalb des Schutzgebiets 172 vorhanden ist. Mit anderen Worten ist eine metallische Struktur, die möglicherweise zum Beispiel als Teil eines Gehäuses der Leistungshalbleitervorrichtung 1 in einem späteren Montageschritt angeordnet wurde (z. B. Bonddrähte), in dem Zusammenhang dieser Patentschrift nicht als „metallische Strukturen“ zu verstehen.
  • Bei einer anderen Ausführungsform kann ein Schutzgebiet 172 in dem Randabschlussgebiet 17 bereitgestellt werden, wobei das Schutzgebiet 172 keinerlei solche metallischen Strukturen umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht 178 abgeschirmt. Dies ist beispielhaft in 4 veranschaulicht. Bei dem in 4 gezeigten Ausführungsbeispiel ist eine Gate-Runner-Elektrode GR auf der Vorderseite 10-1 innerhalb des Randabschlussgebiets 17 angeordnet. Eine solche Gate-Runner-Elektrode GR kann zum Verteilen eines Steuersignals, das von z. B. einem Gate-Treiber stammen kann, an die Steuerelektroden mehrerer Transistorzellen 14 bereitgestellt werden, die in unterschiedlichen Gebieten des aktiven Gebiets 16 angeordnet sein können. Die Funktion und Gestaltung solcher Gate-Runner-Elektroden ist einem Fachmann wohlbekannt und wird daher nicht ausführlicher beschrieben. Wie beispielhaft in 4 veranschaulicht, erstreckt sich eine Polysiliciumschicht 178 unterhalb der Gate-Runner-Elektrode GR. Die Polysiliciumschicht 178 kann zum Abschirmen der Gate-Runner-Elektrode GR von unten konfiguriert sein. Das heißt, dass die Polysiliciumschicht 178 die Gate-Runner-Elektrode GR von einem elektrischen Feld abschirmt, das z. B. in dem sperrenden Zustand der Leistungshalbleitervorrichtung 1 in dem Halbleiterkörper 10 in der Nähe der Vorderseite 10-1 vorhanden ist. Zum Beispiel kann die Polysiliciumschicht 178 in eine Isolationsstruktur eingebettet sein, die z. B. durch Oxidschichten 1715, 15 gebildet sein kann, wie beispielhaft in 4 veranschaulicht ist.
  • Bei einer Ausführungsvariante erstreckt sich eine derartige Polysiliciumschicht 178, die eine metallische Struktur innerhalb des Randabschlussgebiets 17 abschirmt, um eine laterale Entfernung d5 von wenigstens 15 µm, wie etwa wenigstens 20 µm oder sogar wenigstens 50 µm, weiter zu dem lateralen Chiprand 109 hin als die metallische Struktur. Dies ist beispielhaft in 4 veranschaulicht, wobei die metallische Struktur eine Gate-Runner-Elektrode GR, wie oben beschrieben, ist.
  • Gemäß den Ausführungsbeispielen, die in jeder der 2 bis 6 veranschaulicht sind, kann bereitgestellt werden, dass das Schutzgebiet 172 in einem sperrenden Zustand der Leistungshalbleitervorrichtung 1 dazu konfiguriert ist, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet 16 zu dem lateralen Chiprand 109 hin aufzunehmen. Zum Beispiel kann sich die Spannung entlang der lateralen Richtung X innerhalb des Schutzgebiets 172 um wenigstens 90 % ändern. Zum Beispiel kann eine solche laterale Spannungsänderung auf der Vorderseite 10-1 des Halbleiterkörpers 10 mittels einer Randabschlussstruktur 171 erreicht werden, wie oben beschrieben ist, wobei die Randabschlussstruktur 171 wenigstens teilweise innerhalb des Schutzgebiets 172 angeordnet sein kann.
  • Bei einer Ausführungsform erstreckt sich das Schutzgebiet 172 in einem vertikalen Querschnitt, wie beispielhaft in jeder der 2 bis 6 veranschaulicht ist, von einem Startpunkt SP entlang der lateralen Richtung X zu dem lateralen Chiprand 109. Der Startpunkt SP kann sich in einer Entfernung dsp von höchstens 5 µm, wie etwa höchstens 10 µm oder höchstens 30 µm, von einem äußersten Punkt P entfernt befinden, wo sich ein dotiertes Halbleitergebiet 1711 in Kontakt mit einer Metall- und/oder Polysiliciumschicht 111 befindet, die elektrisch mit der ersten Lastanschlussstruktur 11 verbunden ist. Zum Beispiel ist in diesem Zusammenhang „äußerste“ als nahe dem lateralen Chiprand 109 befindlich zu verstehen (im Vergleich zu allen anderen Punkten in dem vertikalen Querschnitt, wo sich ein dotiertes Halbleitergebiet in Kontakt mit einer Metallschicht befindet, die elektrisch mit der ersten Lastanschlussstruktur verbunden ist). Das dotierte Halbleitergebiet 1711 kann von dem zweiten Leitfähigkeitstyp sein. Zum Beispiel kann das dotierte Halbleitergebiet 1711 einen Teil einer Randabschlussstruktur 171 bilden, wie in 2 bis 4 beispielhaft veranschaulicht ist. Bei den Ausführungsbeispielen aus 2 bis 4 bildet der Teil des dotierten Halbleitergebiets 1711, der sich in Kontakt mit der Metall- und/oder Polysiliciumschicht 111 befindet, einen Teil einer Ableitungszelle D, die in gewissen Betriebszuständen der Leistungshalbleitervorrichtung 1 zum Ableiten von Löchern aus dem Halbleiterkörper 10 konfiguriert ist. Bei anderen (nicht veranschaulichten) Ausführungsformen kann das dotierte Halbleitergebiet, das sich in Kontakt mit der Metallschicht befindet, z. B. ein Körpergebiet einer äußersten Leistungszelle des aktiven Gebiets 16 sein. Zum Beispiel kann die Metall- und/oder Polysiliciumschicht 111 einen Teil der ersten Lastanschlussstruktur 11 bilden.
  • Bei einer Ausführungsform erstreckt sich die Hartpassivierungsschicht 18 nicht weiter zu dem aktiven Gebiet 16 hin als das Schutzgebiet 172 (nicht veranschaulicht). Allgemeiner kann, falls die Hartpassivierungsschicht 18 eine Oxidschicht 181 mit einer Oxidschichtdicke d2 umfasst, bereitgestellt werden, dass sich die Hartpassivierungsschicht 18 um höchstens eine laterale Entfernung von 10-mal der Oxidschichtdicke d2 weiter zu dem aktiven Gebiet 16 hin erstreckt als das Schutzgebiet 172. Eine solche Situation ist schematisch und beispielhaft in 3 dargestellt.
  • Ferner kann bei einer Ausführungsform gemäß jeder der 2 bis 6 eine Weichpassivierungsschicht 13 oberhalb wenigstens eines Teils der Hartpassivierungsschicht 18 angeordnet sein. Zum Beispiel umfasst die Weichpassivierungsschicht 13 ein organisches Material, wie etwa Polyimid und/oder eine Epoxidverbindung. Es versteht sich, dass der Begriff „Weichpassivierungsschicht“ in dem Zusammenhang dieser Patentschrift eine dielektrische Schicht bezeichnen soll, die auf Waferebene, wie etwa durch Abscheidung auf einem Halbleiterwafer, erzeugt wird oder wurde. Mit anderen Worten sind Materialschichten, die möglicherweise zum Beispiel als Teil eines Gehäuses der Leistungshalbleitervorrichtung 1 in einem späteren Montageschritt angeordnet wurden (z. B. eine Vergussmasse), nicht als „Weichpassivierungsschicht“ zu verstehen.
  • Bei einer Ausführungsform kann die Weichpassivierungsschicht 13 das gesamte Randabschlussgebiet 17 bedecken (vergleiche z. B. 2). Ferner kann die Weichpassivierungsschicht 13 bei einer Ausführungsform in einem beträchtlichen Teil des aktiven Gebiets 16 auch oberhalb der Vorderseite 10-1 angeordnet sein.
  • Bei einer anderen Ausführungsform, wie beispielhaft in 3 veranschaulicht, erstreckt sich die Weichpassivierungsschicht 13 nicht weiter zu dem aktiven Gebiet 16 hin als das Schutzgebiet 172. Zum Beispiel kann sich die Hartpassivierungsschicht 18 in diesem Fall lateral weiter zu dem aktiven Gebiet 16 hin erstrecken als die Weichpassivierungsschicht 13. Zum Beispiel kann sich die Hartpassivierungsschicht 18 um wenigstens 2 µm, wie etwa um wenigstens 5 µm oder sogar um wenigstens 10 µm, weiter zu dem aktiven Gebiet 16 hin erstrecken als die Weichpassivierungsschicht 13.
  • Bei einer Ausführungsform gemäß jeder der 2 bis 6 kann die Leistungshalbleitervorrichtung 1 eine Isolationsschicht 15 umfassen, die auf der Vorderseite 10-1 angeordnet ist, wobei ein lateraler Rand 151 der Isolationsschicht 15 wenigstens ein Kontaktloch H definiert. Das Kontaktloch H kann mit einer Metall- und/oder Polysiliciumschicht 111 gefüllt sein. Zum Beispiel befindet sich die Metall- und/oder Polysiliciumschicht 111 in Kontakt mit einem dotierten Halbleitergebiet 1711 des Halbleiterkörpers 10. Bei den Ausführungsbeispielen aus 2 bis 6 ist die Metall- und/oder Polysiliciumschicht 111 elektrisch mit der ersten Lastanschlussstruktur 11 verbunden, so dass eine elektrische Verbindung einer Ableitungszelle D zu der ersten Lastanschlussstruktur 11 hergestellt wird, wie zuvor beschrieben worden ist. Es ist anzumerken, dass das Kontaktloch H auch in einer lateralen Richtung (z. B. entlang der zweiten lateralen Richtung Y) erweitert werden kann, so dass es eine längliche Kontaktkerbe bildet. Zum Beispiel kann der laterale Rand 151 der Isolationsschicht 15 eine ausgeprägte Stufentopografie auf der Vorderseite 10-1 des Halbleiterkörpers 10 bilden.
  • Wie ausführlicher in 6 beispielhaft veranschaulicht, die eine vergrößerte Ansicht eines Abschnitts aus 5 bereitstellt, kann die Hartpassivierungsschicht 18 wenigstens in einem Teil des Randabschlussgebiets 17 auf eine solche Weise auf der Vorderseite 10-2 angeordnet sein, dass sich die Hartpassivierungsschicht 18 lateral nicht über eine vertikale Projektion V des lateralen Randes 151 der Isolationsschicht 15 hinweg erstreckt. Mit anderen Worten kann die Hartpassivierungsschicht 18 auf eine solche Weise angeordnet sein, dass sie sich nicht in ein Gebiet erstreckt, das sich oberhalb des lateralen Randes 151 der Isolationsschicht 15 erstreckt. Falls zum Beispiel die Hartpassivierungsschicht 18 eine Oxidschicht 181 mit einer Oxidschichtdicke d2 aufweist, wie zuvor beschrieben, kann es bereitgestellt werden, dass die Hartpassivierungsschicht 18 lateral in einer minimalen Entfernung d4 von wenigstens 1-mal, wie etwa wenigstens 5-mal oder sogar wenigstens 10-mal, der Oxidschichtdicke d2 von der vertikalen Projektion V des lateralen Randes 151 der Isolationsschicht 15 entfernt endet. Bei einer weiteren Entwicklung kann bereitgestellt werden, dass die Hartpassivierungsschicht 18 lateral in einer minimalen Entfernung d4 von wenigstens 1 µm von dem lateralen Rand 151 der Isolationsschicht 15 entfernt endet, falls die Oxidschichtdicke d2 gleich oder kleiner als 1 µm ist.
  • Bei einer Ausführungsform kann die Metall- und/oder Polysiliciumschicht 111, die das Kontaktloch H füllt, wenigstens teilweise durch eine Weichpassivierungsschicht 13, wie etwa z. B. eine Polyimidschicht 13, wie oben beschrieben, bedeckt sein. Dies ist schematisch in 6 veranschaulicht, wo die gestrichpunktete Linie angeben soll, dass sich die Weichpassivierungsschicht 13 optional weiter zu dem aktiven Gebiet 16 hin erstrecken kann, wodurch die Metall- und/oder Polysiliciumschicht 111 in dem Kontaktloch H bedeckt wird.
  • Ferner kann, wie in 6 veranschaulicht die Leistungshalbleitervorrichtung 1 eine oder mehrere Schichten 111, 174 umfassen, die auf der Vorderseite 10-1 wenigstens in einem Teil des Randabschlussgebiets 17 angeordnet sind. Zum Beispiel stellt eine solche Metallschicht 111 eine elektrische Verbindung zwischen einer Ableitungszelle D und dem ersten Lastanschluss 11 her, wie zuvor beschrieben wurde. Zusätzlich oder alternativ dazu kann eine Metallschicht 174 wenigstens einen Teil einer Gate-Runner-Elektrode GR bilden, wie ebenfalls oben beschrieben wurde.
  • Die Metallschicht 111, 174 weist in jedem Fall wenigstens einen lateralen Rand 111-1, 174-1 auf. Zum Beispiel definiert der laterale Rand 111-1, 174-1 eine Stufentopographie. Wie zuvor erwähnt, erstreckt sich die Hartpassivierungsschicht 18, die eine Oxidschicht 181 mit einer Oxidschichtdicke d2 umfassen kann, wenigstens in einem Teil des Randabschlussgebiets 17.
  • Bei einer Ausführungsform gemäß 6 kann bereitgestellt werden, dass in einem Querschnitt entlang einer vertikalen Richtung Z, die von der Vorderseite 10-1 zu der Rückseite 10-2 zeigt, wobei der Querschnitt senkrecht zu dem jeweiligen lateralen Rand 111-1, 174-1 ist, ein jeweiliger gemeinsamer lateraler Erstreckungsbereich LX1, LX2, LX3 der Hartpassivierungsschicht 18 und der jeweiligen Metallschicht 111, 174 höchstens 10-mal die Oxidschichtdicke d2 beträgt. Zum Beispiel kann der jeweilige gemeinsame laterale Erstreckungsbereich LX1, LX2, LX3 an dem jeweiligen lateralen Rand 111-1, 174-1 beginnen. Zusätzlich oder alternativ dazu kann breitgestellt werden, dass der gemeinsame laterale Erstreckungsbereich LX1, LX2, LX3 wenigstens 10-mal eine Metallschichtdicke d6, d7 der jeweiligen Metallschicht 111, 174, wie bei dem jeweiligen lateralen Rand 111-1, 174-1 gemessen, beträgt.
  • Bei einer Ausführungsvariante kann bereitgestellt werden, dass der gemeinsame laterale Erstreckungsbereich der Hartpassivierungsschicht 18 und der jeweiligen Metallschicht an einem beliebigen solchen lateralen Rand einer Metallschicht, die innerhalb des Randabschlussgebietes 17 vorhanden sein kann, höchstens 10-mal die Oxidschichtdicke und/oder höchstens 10-mal eine Metallschichtdicke der jeweiligen Metallschicht an dem jeweiligen lateralen Rand der Metallschicht beträgt.
  • Ferner kann eine Weichpassivierungsschicht 13 (die z. B. ein Polyimid umfasst) oberhalb wenigstens eines Teils der Hartpassivierungsschicht 18 angeordnet sein, wie etwa auf der Hartpassivierungsschicht 18, wie oben beschrieben ist. Die Weichpassivierungsschicht 13 kann sich auch oberhalb eines Teils der jeweiligen Metallschicht 111, 174 oder oberhalb der Gesamtheit der Metallschicht 111, 174 erstrecken. Dies ist schematisch in jeder der 6 und 7 veranschaulicht, wo die gestrichpunktete Linie angeben soll, dass sich die Weichpassivierungsschicht 13 optional weiter zu dem aktiven Gebiet 16 hin erstrecken kann, wodurch die Metallschicht 111, 174 bedeckt wird.
  • Ausführungsformen eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung entsprechen den Ausführungsformen des Leistungshalbleiters, wie oben mit Bezug auf die Figuren beschrieben. Daher können zum Beispiel die Merkmale der Ausführungsformen der oben mit Bezug auf die Figuren beschriebenen Leistungshalbleitervorrichtung durch Ausführen entsprechender Verarbeitungsverfahrensschritte erreicht werden. Ausführungsformen eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung können dementsprechend Bereitstellen eines Halbleiterkörpers 10 und Bilden der jeweiligen Strukturen, die in/auf dem Halbleiterkörper 10 angeordnet sind, z. B. durch Prozesse, wie etwa maskierte Implantationen von Dotierungsstoffen und Abscheidung von Halbleiter- und/oder Oxidschichten, umfassen.
  • Die oben beschriebenen Ausführungsformen beinhalten die Erkennung, dass die Zuverlässigkeit einer Leistungshalbleitervorrichtung, wie etwa ihre Robustheit unter einer Betriebsbedingung mit hoher Spannung und hoher Feuchtigkeit, erheblich verbessert werden kann, indem gewisse Gestaltungsregeln mit Bezug auf die Anordnung metallischer Strukturen und/oder von Passivierungsschichten in einem Randabschlussgebiet der Leistungshalbleitervorrichtung beachtet werden.
  • Gemäß einer oder mehreren Ausführungsformen kann ein Schutzgebiet innerhalb eines Randabschlussgebiets auf der Vorderseite einer Leistungshalbleitervorrichtung bereitgestellt werden, wobei das Schutzgebiet keinerlei metallische Struktur umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht abgeschirmt, die sich um eine laterale Entfernung von wenigstens 20 µm weiter zu einem lateralen Chiprand als die metallische Struktur erstreckt, und wobei das Schutzgebiet in einem sperrenden Zustand der Leistungshalbleitervorrichtung dazu konfiguriert ist, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet zu dem lateralen Chiprand hin aufzunehmen. Zum Beispiel kann durch Bereitstellen eines solchen Schutzgebietes vermieden werden, dass der Anfang dieser metallischen Strukturen, die durch eine Hartpassivierungsschicht bedeckt sein können, während eines Betriebs der Leistungshalbleitervorrichtung hohen elektrischen Feldstärken ausgesetzt wird.
  • Ferner ist gemäß einer oder mehreren Ausführungsformen eine Isolationsschicht auf der Vorderseite der Leistungshalbleitervorrichtung angeordnet, wobei ein lateraler Rand der Isolationsschicht wenigstens ein Kontaktloch definiert, wobei das Kontaktloch mit einer Metallschicht gefüllt ist, die sich in Kontakt mit einem dotierten Halbleitergebiet des Halbleiterkörpers befindet. Eine Hartpassivierungsschicht ist auf eine solche Weise auf der Vorderseite in wenigstens einem Teil des Randabschlussgebiets angeordnet, dass sich die Hartpassivierungsschicht nicht oberhalb des lateralen Randes der Isolationsschicht erstreckt.
  • Ferner sind gemäß einer oder mehreren Ausführungsformen eine Metallschicht und eine Hartpassivierungsschicht, die eine Oxidschicht umfasst, auf der Vorderseite einer Leistungshalbleitervorrichtung wenigstens in einem Teil eines Randabschlussgebiets angeordnet. Die Metallschicht weist einen lateralen Rand auf. In einem Querschnitt entlang einer vertikalen Richtung, die von der Vorderseite zu der Rückseite der Leistungshalbleitervorrichtung zeigt, wobei der Querschnitt senkrecht zu dem lateralen Rand ist, beträgt ein gemeinsamer lateraler Erstreckungsbereich der Hartpassivierungsschicht und der Metallschicht höchstens 10-mal die Oxidschichtdicke.
  • Indem zum Beispiel die lateralen Ränder von Kontaktlöchern frei von einer Hartpassivierungsschicht gehalten werden und/oder indem eine enge Einkapselung eines Metallschichtrandes durch eine Hartpassivierungsschicht vermieden wird, kann ein Austausch von Ionen mit der Umgebung immer noch möglich sein, wodurch eine Spaltkorrosion der Metallschicht abgeschwächt oder verhindert wird. Zum Beispiel kann die Metallschicht anstelle der Spaltkorrosion einer moderaten selbstbegrenzenden Korrosion unterliegen, die für die Zuverlässigkeit des Randabschlusses möglicherweise nicht nachteilig ist.
  • Merkmale weiterer Ausführungsformen sind in den abhängigen Ansprüchen definiert. Die Merkmale weiterer Ausführungsformen und die Merkmale der oben beschriebenen Ausführungsformen können zum Bilden zusätzlicher Ausführungsformen miteinander kombiniert werden, solange die Merkmale nicht ausdrücklich als zueinander alternativ beschrieben sind.
  • Zuvor wurden Ausführungsformen, die eine Leistungshalbleitervorrichtung, wie etwa eine Diode, einen MOSFET oder einen IGBT betreffen, und entsprechende Verarbeitungsverfahren erklärt. Diese Vorrichtungen basieren zum Beispiel auf Silicium (Si). Entsprechend kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B. der Halbleiterkörper 10 und seine Gebiete/Zonen, wie etwa die Gebiete 100, 108, 142, 143, 103 und 1711, ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 und seine dotierten Gebiete/Zonen aus einem beliebigen Halbleitermaterial gefertigt sein können, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten unter anderem elementare Halbleitermaterialien, wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AIGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AIGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als „Homoübergang-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergang-Halbleitermaterial gebildet. Beispiele für Heteroübergang-Halbleitermaterialien beinhalten unter anderem Aluminiumgalliumnitrid(AIGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AIGaN)-Galliumnitrid(GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AIGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroübergang-Halbleitermaterialien. Für Leistungshalbleitervorrichtungsanwendungen werden zurzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Ausdrücke wie etwa „unter“, „unterhalb“, „oberhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu denjenigen, die in den Figuren dargestellt sind, verschiedene Orientierungen der entsprechenden Vorrichtung einschließen. Ferner werden auch Ausdrücke wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg verweisen gleiche Ausdrücke auf gleiche Elemente.
  • Wie hier verwendet, sind die Ausdrücke „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen offene Ausdrücke, die das Vorhandensein der angegebenen Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen.
  • In Anbetracht der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung beschränkt wird, noch durch die beigefügten Zeichnungen beschränkt wird. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.
  • Bezugszeichenliste
    • 1
    Leistungshalbleitervorrichtung
    10
    Halbleiterkörper
    10-1
    Vorderseite
    10-2
    Rückseite
    100
    Driftgebiet
    109
    Chiprand
    11
    Erste Lastanschlussstruktur
    111
    Metall- und/oder Polysiliciumschicht
    111-1
    Lateraler Rand
    12
    Zweite Lastanschlussstruktur
    13
    Weichpassivierungsschicht
    14
    Leistungszelle(n)
    141
    Graben
    142
    Körpergebiet
    143
    Source-Gebiet
    15
    Isolationsschicht
    151
    Lateraler Rand der Isolationsschicht
    16
    Aktives Gebiet
    17
    Randabschlussgebiet
    171
    Randabschlussstruktur
    1711
    Dotiertes Halbleitergebiet
    1712
    Halbisolierende Schicht
    1715
    Oxidschicht
    172
    Schutzschicht
    174
    Metallschicht
    174-1
    Lateraler Rand
    178
    Polysiliciumschicht
    18
    Hartpassivierungsschicht
    181
    Oxidschicht
    182
    Nitridschicht
    D
    Ableitungszelle
    d2
    Oxidschichtdicke
    d3
    Nitridschichtdicke
    d4
    Minimale Entfernung
    d5
    Laterale Entfernung
    d6
    Metallschichtdicke
    d7
    Metallschichtdicke
    GR
    Gate-Runner-Elektrode
    H
    Kontaktloch
    LX1
    Lateraler Erstreckungsbereich
    LX2
    Lateraler Erstreckungsbereich
    LX3
    Lateraler Erstreckungsbereich
    X
    Erste laterale Richtung
    Y
    Zweite laterale Richtung
    Z
    Vertikale Richtung

Claims (24)

  1. Leistungshalbleitervorrichtung (1), die eine Leistungshalbleitertransistorkonfiguration aufweist und Folgendes umfasst: - einen Halbleiterkörper (10) mit einer Vorderseite (10-1), die mit einer ersten Lastanschlussstruktur (11) gekoppelt ist, einer Rückseite (10-2), die mit einer zweiten Lastanschlussstruktur (12) gekoppelt ist, und einem lateralen Chiprand (109); - ein aktives Gebiet (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) konfiguriert ist; und - ein Randabschlussgebiet (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert; wobei das Randabschlussgebiet (17) auf der Vorderseite (10-1) ein Schutzgebiet (172) umfasst, das keinerlei metallische Strukturen umfasst, außer die metallische Struktur (GR) ist elektrisch von unten durch eine Polysiliciumschicht (178) abgeschirmt, die sich um eine laterale Entfernung (d5) von wenigstens 20 µm weiter zu dem lateralen Chiprand (109) als die metallische Struktur (GR) erstreckt, und wobei das Schutzgebiet (172) in einem sperrenden Zustand der Leistungshalbleitervorrichtung (1) dazu konfiguriert ist, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet (16) zu dem lateralen Chiprand (109) hin aufzunehmen.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei sich das Schutzgebiet (172) in einem vertikalen Querschnitt von einem Startpunkt (SP) entlang der lateralen Richtung (X) zu dem lateralen Chiprand (109) erstreckt, wobei sich der Startpunkt (SP) in einer Entfernung (dsp) von höchstens 30 µm von einem äußersten Punkt (P) entfernt befindet, wo sich ein dotiertes Halbleitergebiet (1711) in Kontakt mit einer Metall- und/oder Polysiliciumschicht (111) befindet, die elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist.
  3. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, die eine Hartpassivierungsschicht (18) umfasst, die auf der Vorderseite (10-2) in wenigstens einem Teil des Randabschlussgebiets (17) angeordnet ist.
  4. Leistungshalbleitervorrichtung (1) nach Anspruch 3, wobei die Hartpassivierungsschicht (18) eine Oxidschicht (181) mit einer Oxidschichtdicke (d2) umfasst und wobei sich die Hartpassivierungsschicht (18) um höchstens eine laterale Entfernung von 10-mal der Oxidschichtdicke (d2) weiter als das Schutzgebiet (172) zu dem aktiven Gebiet (16) hin erstreckt.
  5. Leistungshalbleitervorrichtung (1) nach Anspruch 3 oder 4, wobei sich die Hartpassivierungsschicht (18) lateral nicht weiter als das Schutzgebiet (172) zu dem aktiven Gebiet (16) hin erstreckt.
  6. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 3 bis 5, die ferner eine Weichpassivierungsschicht (13) umfasst, die oberhalb eines Teils der Hartpassivierungsschicht (18) angeordnet ist, wobei sich die Hartpassivierungsschicht (18) lateral weiter als die Weichpassivierungsschicht (13) zu dem aktiven Gebiet (16) hin erstreckt.
  7. Leistungshalbleiterbauelement (1), das Folgendes umfasst: - einen Halbleiterkörper (10) mit einer Vorderseite (10-1), die mit einer ersten Lastanschlussstruktur (11) gekoppelt ist, einer Rückseite (10-2), die mit einer zweiten Lastanschlussstruktur (12) gekoppelt ist, und einem lateralen Chiprand (109); - ein aktives Gebiet (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) konfiguriert ist; - ein Randabschlussgebiet (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert; - eine Isolationsschicht (15), die auf der Vorderseite (10-1) angeordnet ist, wobei ein lateraler Rand (151) der Isolationsschicht (15) wenigstens ein Kontaktloch (H) definiert, wobei das Kontaktloch (H) mit einer Metall- und/oder Polysiliciumschicht (111) gefüllt ist, die sich in Kontakt mit einem dotierten Halbleitergebiet (1711) des Halbleiterkörpers (10) befindet; und - eine Hartpassivierungsschicht (18), die auf eine solche Weise auf der Vorderseite (10-2) in wenigstens einem Teil des Randabschlussgebiets (17) angeordnet ist, dass sich die Hartpassivierungsschicht (18) nicht oberhalb des lateralen Randes (151) der Isolationsschicht (15) erstreckt.
  8. Leistungshalbleitervorrichtung (1) nach Anspruch 7, wobei die Hartpassivierungsschicht (18) eine Oxidschicht (181) mit einer Oxidschichtdicke (d2) aufweist, und wobei die Hartpassivierungsschicht (18) lateral in einer minimalen Entfernung (d4) von wenigstens einmal der Oxidschichtdicke (d2) von einer vertikalen Projektion (V) des lateralen Randes (151) der Isolationsschicht (15) entfernt endet.
  9. Leistungshalbleitervorrichtung (1) nach Anspruch 8, wobei die Hartpassivierungsschicht (18) lateral in einer minimalen Entfernung (d4) von wenigstens 1 µm von dem lateralen Rand der Isolationsschicht entfernt endet, falls die Oxidschichtdicke (d2) gleich oder kleiner als 1 µm ist.
  10. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 7 bis 9, wobei die Metallschicht (111) elektrisch mit der ersten Lastanschlussstruktur (11) verbunden ist.
  11. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 7 bis 10, wobei die Polysilicium- und/oder Metallschicht (111), die das Kontaktloch (H) füllt, wenigstens teilweise durch eine Weichpassivierungsschicht (13) bedeckt ist.
  12. Leistungshalbleiterbauelement (1), das Folgendes umfasst: - einen Halbleiterkörper (10) mit einer Vorderseite (10-1), die mit einer ersten Lastanschlussstruktur (11) gekoppelt ist, einer Rückseite (10-2), die mit einer zweiten Lastanschlussstruktur (12) gekoppelt ist, und einem lateralen Chiprand (109); - ein aktives Gebiet (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) konfiguriert ist; - ein Randabschlussgebiet (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert; - eine Hartpassivierungsschicht (18), die auf der Vorderseite (10-2) in wenigstens einem Teil des Randabschlussgebiets (17) angeordnet ist, wobei die Hartpassivierungsschicht (18) eine Oxidschicht (181) mit einer Oxidschichtdicke (d2) umfasst; und - eine Metallschicht (174, 111), die auf der Vorderseite (10-1) wenigstens in einem Teil des Randabschlussgebiets (17) angeordnet ist und einen lateralen Rand (174-1, 111-1) aufweist, wobei in einem Querschnitt entlang einer vertikalen Richtung (Z), die von der Vorderseite (10-1) zu der Rückseite (10-2) zeigt, wobei der Querschnitt senkrecht zu dem lateralen Rand (111-1, 174-1) ist, ein jeweiliger gemeinsamer lateraler Erstreckungsbereich (LX1, LX2, LX3) der Hartpassivierungsschicht (18) und der Metallschicht (174, 111) höchstens 10-mal die Oxidschichtdicke (d2) beträgt.
  13. Leistungshalbleitervorrichtung (1) nach Anspruch 12, wobei bei einem beliebigen solchen lateralen Rand einer Metallschicht (111, 174) in dem Randabschlussgebiet (17) der gemeinsame laterale Erstreckungsbereich (LX1, LX2, LX3) der Hartpassivierungsschicht (18) und der Metallschicht in einem vertikalen Querschnitt senkrecht zu dem lateralen Rand (111-1, 174-1) höchstens 10-mal die Oxidschichtdicke (d2) beträgt.
  14. Leistungshalbleitervorrichtung (1) nach Anspruch 12 oder 13, wobei der gemeinsame laterale Erstreckungsbereich (LX1, LX2, LX3) höchstens 10-mal eine Metallschichtdicke (d6, d7) der Metallschicht (111, 174) an dem lateralen Rand (111-1, 174-1) beträgt.
  15. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 12 bis 14, wobei die Metallschicht (174) wenigstens einen Teil einer Gate-Runner-Elektrode (GR) bildet.
  16. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 12 bis 14, wobei die Metallschicht (111) eine elektrische Verbindung zwischen einer Ableitungszelle (D) und dem ersten Lastanschluss (11) herstellt.
  17. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Hartpassivierungsschicht (18) eine Nitridschicht (182) umfasst.
  18. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, die eine Weichpassivierungsschicht (13) umfasst, die oberhalb wenigstens eines Teils der Hartpassivierungsschicht (18) angeordnet ist.
  19. Leistungshalbleitervorrichtung (1) nach einem der Ansprüche 3 bis 18, die eine Randabschlussstruktur (171) umfasst, wobei die Randabschlussstruktur (171) auf der Vorderseite (10-1) angeordnet ist und dazu konfiguriert ist, ein elektrisches Feld, das in dem Halbleiterkörper (10) vorhanden ist, in einem sperrenden Zustand der Leistungshalbleitervorrichtung (1) lateral zu abzuschließen. wobei die Hartpassivierungsschicht (18) oberhalb wenigstens eines Teils der Randabschlussstruktur (171) angeordnet ist.
  20. Leistungshalbleitervorrichtung (1) nach Anspruch 19, wobei die Randabschlussstruktur (171) Folgendes umfasst: eine Übergangsabschlusserweiterungsstruktur, eine Lateraldotierungsvariationsstruktur, eine Feldplatten-Abschlussstruktur und/oder eine Feldring-/Feldplatten-Abschlussstruktur.
  21. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung (1) ein IGBT ist oder einen IGBT umfasst.
  22. Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung (1), das die folgenden Schritte umfasst: - Bereitstellen eines Halbleiterkörpers (10) mit einer Vorderseite (10-1), einer Rückseite (10-2) und einem lateralen Chiprand (109); und - Erzeugen eines aktiven Gebiets (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen einer ersten Lastanschlussstruktur (11), die auf der Vorderseite (10-1) angeordnet ist, und einer zweiten Lastanschlussstruktur (12), die auf der Rückseite (10-2) angeordnet ist, konfiguriert ist; und - Erzeugen eines Randabschlussgebiets (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert; wobei das Randabschlussgebiet (109) auf der Vorderseite (10-1) ein Schutzgebiet (172) umfasst, das keinerlei metallische Strukturen umfasst, außer die metallische Struktur (GR) ist elektrisch von unten durch eine Polysiliciumschicht (178) abgeschirmt, die sich um eine laterale Entfernung (d5) von wenigstens 20 µm weiter zu dem lateralen Chiprand (109) als die metallische Struktur (GR) erstreckt, und wobei das Schutzgebiet (172) in einem sperrenden Zustand der Leistungshalbleitervorrichtung (1) dazu konfiguriert ist, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet (16) zu dem lateralen Chiprand (109) hin aufzunehmen.
  23. Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung (1), das die folgenden Schritte umfasst: - Bereitstellen eines Halbleiterkörpers (10) mit einer Vorderseite (10-1), einer Rückseite (10-2) und einem lateralen Chiprand (109); - Erzeugen eines aktiven Gebiets (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen einer ersten Lastanschlussstruktur (11), die auf der Vorderseite (10-1) angeordnet ist, und einer zweiten Lastanschlussstruktur (12), die auf der Rückseite (10-2) angeordnet ist, konfiguriert ist; - Erzeugen eines Randabschlussgebiets (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert; - Erzeugen einer Isolationsschicht (15) auf der Vorderseite (10-1), so dass ein lateraler Rand (151) der Isolationsschicht wenigstens ein Kontaktloch (H) definiert; - Füllen des Kontaktlochs (H) mit einer Metall- und/oder Polysiliciumschicht (111), so dass ein Kontakt mit einem dotierten Halbleitergebiet (1711) des Halbleiterkörpers (10) hergestellt wird; und - Erzeugen einer Hartpassivierungsschicht (18) auf eine solche Weise auf der Vorderseite (10-2) in wenigstens einem Teil des Randabschlussgebiets (17), dass sich die Hartpassivierungsschicht (18) nicht oberhalb des lateralen Randes (151) der Isolationsschicht (15) erstreckt.
  24. Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung (1), das die folgenden Schritte umfasst: - Bereitstellen eines Halbleiterkörpers (10) mit einer Vorderseite (10-1), einer Rückseite (10-2) und einem lateralen Chiprand (109); - Erzeugen eines aktiven Gebiets (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen einer ersten Lastanschlussstruktur (11), die auf der Vorderseite (10-1) angeordnet ist, und einer zweiten Lastanschlussstruktur (12), die auf der Rückseite (10-2) angeordnet ist, konfiguriert ist; - Erzeugen eines Randabschlussgebiets (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert; - Erzeugen einer Hartpassivierungsschicht (18) auf der Vorderseite (10-2) in wenigstens einem Teil des Randabschlussgebiets (17), wobei die Hartpassivierungsschicht (18) eine Oxidschicht (181) mit einer Oxidschichtdicke (d2) umfasst; und - Erzeugen einer Metallschicht (111, 174) auf der Vorderseite (10-1) wenigstens in einem Teil des Randabschlussgebiets (17), wobei die Metallschicht (111, 174) einen lateralen Rand (111-1, 174-1) aufweist, wobei in einem Querschnitt entlang einer vertikalen Richtung (Z), die von der Vorderseite (10-1) zu der Rückseite (10-2) zeigt, wobei der Querschnitt senkrecht zu dem lateralen Rand (111-1, 174-1) ist, ein jeweiliger gemeinsamer lateraler Erstreckungsbereich (LX1, LX2, LX3, LX4) der Hartpassivierungsschicht (18) und der Metallschicht (111, 174) höchstens 10-mal die Oxidschichtdicke (d2) beträgt.
DE102018132237.2A 2018-12-14 2018-12-14 Leistungshalbleitervorrichtung Pending DE102018132237A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018132237.2A DE102018132237A1 (de) 2018-12-14 2018-12-14 Leistungshalbleitervorrichtung
CN201911281432.3A CN111326566A (zh) 2018-12-14 2019-12-13 功率半导体器件
US16/713,392 US11387359B2 (en) 2018-12-14 2019-12-13 Ppower semiconductor device with anticorrosive edge termination structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018132237.2A DE102018132237A1 (de) 2018-12-14 2018-12-14 Leistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102018132237A1 true DE102018132237A1 (de) 2020-06-18

Family

ID=70858494

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018132237.2A Pending DE102018132237A1 (de) 2018-12-14 2018-12-14 Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US11387359B2 (de)
CN (1) CN111326566A (de)
DE (1) DE102018132237A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990944B (zh) * 2021-09-22 2024-04-19 深圳市迪浦电子有限公司 一种用于电源转换系统的防护芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048450A1 (en) * 2012-11-08 2015-02-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20160204192A1 (en) * 2015-01-08 2016-07-14 Renesas Electronics Corporation Semiconductor Device and Manufacturing Method for the Semiconductor Device
US20180047652A1 (en) * 2016-08-15 2018-02-15 Abb Schweiz Ag Power semiconductor device and method for manufacturing such a power semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US8164139B2 (en) * 2008-04-29 2012-04-24 Force Mos Technology Co., Ltd. MOSFET structure with guard ring
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
JP6440989B2 (ja) * 2013-08-28 2018-12-19 ローム株式会社 半導体装置
JP6337217B1 (ja) * 2015-04-24 2018-06-06 アーベーベー・シュバイツ・アーゲー 厚い上部金属設計を有するパワー半導体デバイスおよびそのパワー半導体デバイスの製造方法
DE102016120300A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Austria Ag Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150048450A1 (en) * 2012-11-08 2015-02-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20160204192A1 (en) * 2015-01-08 2016-07-14 Renesas Electronics Corporation Semiconductor Device and Manufacturing Method for the Semiconductor Device
US20180047652A1 (en) * 2016-08-15 2018-02-15 Abb Schweiz Ag Power semiconductor device and method for manufacturing such a power semiconductor device

Also Published As

Publication number Publication date
CN111326566A (zh) 2020-06-23
US20200194585A1 (en) 2020-06-18
US11387359B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE202012013723U1 (de) Halbleiterbauteil
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE112013002213T5 (de) Halbleitereinrichtung
DE102014117767A1 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112017004153T5 (de) Halbleitervorrichtung
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE102014105353A1 (de) Halbleiterbauelement mit kompensationsgebieten
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102021123451A1 (de) Halbleitervorrichtung
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102017121878A1 (de) Leistungsdiode
DE102014116625A1 (de) Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
DE112020002222T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumkarbid-halbleitervorrichtung
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102018132237A1 (de) Leistungshalbleitervorrichtung
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication