DE102015120210B4 - Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung - Google Patents

Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung Download PDF

Info

Publication number
DE102015120210B4
DE102015120210B4 DE102015120210.7A DE102015120210A DE102015120210B4 DE 102015120210 B4 DE102015120210 B4 DE 102015120210B4 DE 102015120210 A DE102015120210 A DE 102015120210A DE 102015120210 B4 DE102015120210 B4 DE 102015120210B4
Authority
DE
Germany
Prior art keywords
emitter
load terminal
power semiconductor
load
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120210.7A
Other languages
English (en)
Other versions
DE102015120210A1 (de
Inventor
Roman Baburske
Johannes Georg Laven
Hans-Joachim Schulze
Antonio Vellei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015120210.7A priority Critical patent/DE102015120210B4/de
Priority to US15/359,259 priority patent/US9899504B2/en
Priority to CN201611042435.8A priority patent/CN107039513B/zh
Publication of DE102015120210A1 publication Critical patent/DE102015120210A1/de
Application granted granted Critical
Publication of DE102015120210B4 publication Critical patent/DE102015120210B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Leistungshalbleitertransistor (1), umfassend einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12) und einen Halbleiterkörper (10), an den ersten Lastanschluss (11) und den zweiten Lastanschluss (12) gekoppelt, wobei der Halbleiterkörper (10) Folgendes enthält:- ein Driftgebiet (100) mit Dotierstoffen von einem ersten Leitfähigkeitstyp;- eine Transistorsektion (1-1), die konfiguriert ist zum Leiten eines Vorwärtslaststroms, wobei die Transistorsektion (1-1) einen Steuerkopf (1-11) besitzt, der den ersten Lastanschluss (11) an eine erste Seite (100-1) des Driftgebiets (100) koppelt; und- eine Diodensektion (1-2), die konfiguriert ist zum Leiten eines Rückwärtslaststroms, wobei die Diodensektion (1-2) einen Diodenanschluss (1-22) besitzt, der den zweiten Lastanschluss (12) an eine zweite Seite (100-2) des Driftgebiets (100) koppelt, wobei der Diodenanschluss (1-22) Folgendes enthält:- einen ersten Emitter (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und konfiguriert zum Injizieren von Majoritätsladungsträgern in das Driftgebiet (100), wobei der erste Emitter (101) elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; und- einen zweiten Emitter (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und konfiguriert zum Injizieren von Minoritätsladungsträgern in das Driftgebiet (100), wobei der erste Emitter (101) in Kontakt mit dem zweiten Emitter (102) angeordnet ist und wobei eine pn-Grenzschicht (105), ausgebildet durch einen Übergang zwischen dem ersten Emitter (101) und dem zweiten Emitter (102), eine Durchschlagspannung von unter 10 V aufweist, wobei jeder des ersten Emitters (101) und des zweiten Emitters (102) eine Dotierstoffkonzentration von mindestens 5*10cmbesitzt.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Schrift bezieht sich auf Ausführungsformen eines Leistungshalbleitertransistors. Diese Schrift bezieht sich insbesondere auf Ausführungsformen eines Leistungshalbleitertransistors mit Mitteln, die während eines Überlastzustands eine vergrößerte Ladungsträgerinjektion gestatten.
  • ALLGEMEINER STAND DER TECHNIK
  • Viele Funktionen von modernen Einrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Ansteuern eines Elektromotors oder einer elektrischen Maschine, basieren auf Halbleiterbauelementen. Beispielsweise werden IGBTs (Insulated Gate Bipolar Transistors), MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet, einschließlich unter anderem Schalter in Stromversorgungen und Leistungswandlern.
  • Einige solcher Leistungshalbleiterbauelemente, z.B. Leistungshalbleitertransistoren, sind in der Lage, einen Laststrom sowohl in einer Vorwärtsrichtung als auch einer Rückwärtsrichtung zu leiten, wie etwa ein RC-IGBT (Reverse Conducting IGBT).
  • Ein Leistungshalbleitertransistor ist üblicherweise ausgelegt, unter Nennbedingungen ständig zu arbeiten, gemäß deren z.B. ein Laststrom einen Nennwert normalerweise für nicht mehr als eine vorbestimmte Zeitperiode übersteigt.
  • Gelegentlich kann ein Leistungshalbleitertransistor dennoch einem Überlaststrom ausgesetzt werden, der signifikant höher ist als ein Nennlaststrom. Während eines derartigen Überlastzustands wird der Leistungshalbleitertransistor üblicherweise nicht geschaltet; vielmehr wird eine mögliche Schaltoperation aufgeschoben, bis der Überlaststrom auf einen bestimmten Wert abgefallen ist.
  • Obwohl der Leistungshalbleitertransistor möglicherweise nicht ausgelegt ist, um im Überlastzustand ständig zu arbeiten, kann es erforderlich sein, dass der Leistungshalbleitertransistor den Überlaststrom für eine gewisse Zeitperiode aushalten kann, ohne irgendwelche Schäden zu erleiden.
  • Die DE 10 2006 050 338 A1 offenbart einen Trench-Gate-RC-IGBT. Es sind rückseitig mehrere Emitterzonen vorgesehen. Dazu gehören n-Emitter sowie diesen vorgelagerte hoch dotierte p-Gebiete. Letztere Gebiete können hinsichtlich ihrer Erstreckungen schmaler oder breiter bzw. flacher oder höher als die darunterliegenden n-Emitter ausgestaltet werden. Neben den n-Emittern sind weitere, mit dem Kollektoranschluss des RC-IGBT verbundene p-Gebiete vorgesehen. Die n- und p-Gebiete können flächenmäßig etwa gleichgroß ausgestaltet sein.
  • Die US 2015 / 0262999 A1 beschreibt ebenfalls einen Trench-Gate-RC-IGBT, bei dem rückseitig unterschiedliche Dotierungsgebiete angeschlossen sind. Dort sind p-dotierte Gebiete neben n-dotierten Gebieten angeordnet, sowie weitere n-dotierte Gebiete neben weiteren p-dotierten Gebieten. All diese Gebiete sind mit dem Kollektoranschluss verbunden
  • Die DE 10 2014 223 793 A1 präsentiert auch einen RC-IGBT, bei dem am Kollektor eine hoch p-dotierte Kollektorschicht sowie eine hoch n-dotierte Kathodenschicht angeschlossen sind. Oberhalb der hoch n-dotierten Kathodenschicht liegt eine sog. normal p-dotierte Trennschicht, die ebenfalls an den Kollektor angeschlossen sein kann. Die normal p-dotierte Trennschicht soll die hoch n-dotierte Kathodenschicht von der n-Pufferschicht trennen.
  • Die US 2003/0042575 A1 beschreibt einen weiteren RC-IGBT, bei dem ein rückseitig angeschlossener n-Emitter vollständig von einem rückseitig angeschlossenen p-Emitter umgeben ist. Die Ankopplung des n-Emitters an die n-Driftregion erfolgt über den p-Emitter und einer n-Feldstoppschicht.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform umfasst ein Leistungshalbleitertransistor einen ersten Lastanschluss, einen zweiten Lastanschluss und einen Halbleiterkörper, an den ersten Lastanschluss und den zweiten Lastanschluss gekoppelt, wobei der Halbleiterkörper Folgendes enthält: ein Driftgebiet mit Dotierstoffen von einem ersten Leitfähigkeitstyp; eine Transistorsektion, die konfiguriert ist zum Leiten eines Vorwärtslaststroms, wobei die Transistorsektion einen Steuerkopf besitzt, der den ersten Lastanschluss an eine erste Seite des Driftgebiets koppelt; und eine Diodensektion, die konfiguriert ist zum Leiten eines Rückwärtslaststroms, wobei die Diodensektion einen Diodenanschluss besitzt, der den zweiten Lastanschluss an eine zweite Seite des Driftgebiets koppelt, wobei der Diodenanschluss Folgendes enthält: einen ersten Emitter mit Dotierstoffen vom ersten Leitfähigkeitstyp und konfiguriert zum Injizieren von Majoritätsladungsträgern in das Driftgebiet, wobei der erste Emitter elektrisch mit dem zweiten Lastanschluss verbunden ist; und einen zweiten Emitter mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und konfiguriert zum Injizieren von Minoritätsladungsträgern in das Driftgebiet, wobei der erste Emitter in Kontakt mit dem zweiten Emitter angeordnet ist und wobei eine pn-Sperrschicht, ausgebildet durch einen Übergang zwischen dem ersten Emitter und dem zweiten Emitter, eine Durchschlagspannung von unter 10 V aufweist, wobei jeder des ersten Emitters und des zweiten Emitters eine Dotierstoffkonzentration von mindestens 5*1018 cm-3 besitzt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Leistungshalbleitertransistor einen ersten Lastanschluss, einen zweiten Lastanschluss und einen Halbleiterkörper, an den ersten Lastanschluss und den zweiten Lastanschluss gekoppelt, wobei der Halbleiterkörper Folgendes enthält: ein Driftgebiet mit Dotierstoffen von einem ersten Leitfähigkeitstyp; eine Mehrheit von aktiven Zellen, die konfiguriert sind zum Implementieren sowohl eines Transistorbetriebs zum Leiten eines Vorwärtslaststroms als auch eines Diodenbetriebs zum Leiten eines Rückwärtslaststroms, wobei jede aktive Zelle einen Steuerkopf und ein Grenzflächengebiet umfasst, wobei der Steuerkopf den ersten Lastanschluss an eine erste Seite des Driftgebiets koppelt und das Grenzflächengebiet den zweiten Lastanschluss an eine zweite Seite des Driftgebiets koppelt; wobei das Grenzflächengebiet Folgendes enthält: einen ersten Emitter mit Dotierstoffen vom ersten Leitfähigkeitstyp und konfiguriert zum Injizieren von Majoritätsladungsträgern in das Driftgebiet für einen Diodenbetrieb, wobei der erste Emitter elektrisch mit dem zweiten Lastanschluss verbunden ist; und einen zweiten Emitter mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und konfiguriert zum Injizieren von Minoritätsladungsträgern in das Driftgebiet; und einen dritten Emitter, der separat von dem zweiten Emitter angeordnet und elektrisch mit dem zweiten Lastanschluss verbunden ist, wobei der dritte Emitter Dotierstoffe vom zweiten Leitfähigkeitstyp besitzt und konfiguriert ist zum Injizieren von Minoritätsladungsträgern in das Driftgebiet für den Transistorbetrieb, wobei die Dotierstoffkonzentration des zweiten Emitters größer ist als die Dotierstoffkonzentration des dritten Emitters. Der zweite Emitter ist elektrisch mit dem zweiten Lastanschluss verbunden ist. Der Halbleiterkörper umfasst weiterhin ein Feldstoppgebiet mit Dotierstoffen vom ersten Leitfähigkeitstyp mit einer größeren Dotierstoffkonzentration als das Driftgebiet umfasst, wobei das Feldstoppgebiet jeden des ersten Emitters, des zweiten Emitters und des dritten Emitters an das Driftgebiet koppelt.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen das Veranschaulichen von Prinzipien der Erfindung betont wird. Zudem bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
    • 1 schematisch eine Sektion eines vertikalen Querschnitts eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen;
    • 2 schematisch eine Sektion eines vertikalen Querschnitts eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen;
    • 3 schematisch eine Sektion eines vertikalen Querschnitts eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen;
    • 4 schematisch eine Sektion eines vertikalen Querschnitts eines RC-IGBT gemäß einer oder mehreren Ausführungsformen;
    • 5-11 jeweils schematisch eine Sektion eines vertikalen Querschnitts einer Emitteranordnung eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen; und
    • 12-13 jeweils schematisch eine Sektion einer horizontalen Projektion einer Emitteranordnung eines Leistungshalbleitertransistors gemäß einer oder mehreren Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „unterer“, „Front“, „hinterer“, „Rücken“, „vorderer“, „hinterer“, „unter“, „über“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun im Detail auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung vorgelegt und ist nicht als eine Beschränkung der Erfindung gedacht. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erzielen. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Varianten enthält. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur Veranschaulichungszwecken. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Bezügen bezeichnet, sofern nicht etwas anderes angegeben ist.
  • Der Ausdruck „horizontal“, wie er in dieser Schrift verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die sein. Beispielsweise können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die unten erwähnt sind, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander verlaufen können.
  • Der Ausdruck „vertikal“, wie er in dieser Schrift verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zur horizontalen Oberfläche angeordnet ist, d.h. parallel zur Normalenrichtung der Oberfläche des Halbleiterwafers. Beispielsweise kann die unten erwähnte Erstreckungsrichtung Z eine vertikale Richtung sein, die senkrecht sowohl zur ersten lateralen Richtung X als auch zur zweiten lateralen Richtung Y verläuft.
  • In dieser Schrift wird n-dotiert als ein „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Weiterhin kann sich innerhalb dieser Schrift der Ausdruck „Dotierstoffkonzentration“ auf eine durchschnittliche Dotierstoffkonzentration beziehungsweise eine mittlere Dotierstoffkonzentration oder auf eine Flächenladungsträgerkonzentration eines spezifischen Halbleitergebiets oder einer Halbleiterzone wie etwa eines Halbleitergebiets innerhalb eines Grabens beziehen. Somit kann z.B. eine Aussage, die besagt, dass ein spezifisches Halbleitergebiet eine gewisse Dotierstoffkonzentration aufweist, die im Vergleich zu einer Dotierstoffkonzentration eines anderen Halbleitergebiets höher oder niedriger ist, anzeigen, dass die jeweiligen mittleren Dotierstoffkonzentrationen der Halbleitergebiete voneinander differieren.
  • Im Kontext der vorliegenden Schrift sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass es zwischen zwei Gebieten, Sektionen, Zonen, Abschnitten oder Teilen eines Halbleiterbauelements oder zwischen verschiedenen Anschlüssen eines oder mehrerer Bauelemente oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder einem Teil eines Halbleiterbauelements eine niederohmige elektrische Verbindung oder einen niederohmigen Stromweg gibt. Weiterhin soll in dem Kontext der vorliegenden Schrift der Ausdruck „in Kontakt“ beschreiben, dass zwischen zwei Elementen des jeweiligen Halbleiterbauelements eine direkte physische Verbindung vorliegt; z.B. enthält ein Übergang zwischen zwei in Kontakt miteinander stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • In dieser Schrift beschriebene spezifische Ausführungsformen betreffen unter anderem einen Leistungshalbleitertransistor, der innerhalb eines Leistungswandlers oder einer Stromversorgung verwendet werden kann. Beispielsweise kann der Leistungshalbleitertransistor eine oder mehrere aktive Leistungshalbleiterzellen wie etwa eine monolithisch integrierte Diodenzelle und/oder eine monolithisch integrierte Transistorzelle und/oder eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte RC-IGBT-Zelle und/oder eine monolithisch integrierte MGD-Zelle (MOS Gated Diode) und/oder eine monolithisch integrierte MOSFET-Zelle und/oder Ableitungen davon umfassen. Eine derartige Diodenzelle und/oder solche Transistorzellen können in ein Leistungshalbleitermodul integriert sein.
  • Der Ausdruck „Leistungshalbleitertransistor“, wie er in dieser Schrift verwendet wird, soll ein Halbleiterbauelement auf einem einzelnen Chip mit Hochspannungsblockierungs- und/oder Hochstromführungsfähigkeiten beschreiben. Mit anderen Worten ist ein derartiges Leistungshalbleiterbauelement für einen hohen Strom beabsichtigt, typischerweise im Ampere-Bereich, z.B. bis zu mehreren zehn oder hundert Ampere, und/oder hohe Spannungen, typischerweise über 15 V, noch typischer 100 V und darüber.
  • 1 veranschaulicht schematisch eine Sektion eines vertikalen Querschnitts eines Leistungshalbleitertransistors 1, im Folgenden einfach auch als „Transistor“ bezeichnet, gemäß einer oder mehreren Ausführungsformen. Der dargestellte vertikale Querschnitt kann parallel zu einer Ebene verlaufen, die durch eine vertikale Richtung Z und eine senkrecht dazu angeordnete erste laterale Richtung X definiert ist.
  • Der Transistor 1 enthält einen Halbleiterkörper 10, der an einen ersten Lastanschluss 11 und an einen zweiten Lastanschluss 12 gekoppelt ist. Bei einer Ausführungsform ist der erste Lastanschluss 11 auf einer Vorderseite des Halbleiterkörpers 10 angeordnet, und der zweite Lastanschluss 12 ist auf einer Rückseite eines Halbleiterkörpers 10 angeordnet. Beispielsweise umfasst der erste Lastanschluss 11 eine vorderseitige Metallisierung, und der zweite Lastanschluss 12 umfasst eine rückseitige Metallisierung.
  • Der Transistor 1 kann konfiguriert sein zum Leiten eines Laststroms zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 in einer Vorwärtsrichtung, z.B. entgegengesetzt der vertikalen Richtung Z, und in einer der Vorwärtsrichtung entgegengesetzten Rückwärtsrichtung, z.B. in der vertikalen Richtung Z. Dazu kann der Transistor 1 eine Transistorsektion 1-1 umfassen, die konfiguriert ist zum mindestens teilweisen Leiten des Vorwärtslaststroms. Weiterhin kann der Transistor 1 eine Diodensektion 1-2 umfassen, die konfiguriert ist zum mindestens teilweisen Leiten des Rückwärtslaststroms. Beispielsweise kann in der Nähe des zweiten Lastanschlusses 12, z.B. in einem rückseitigen Gebiet des Transistors 1, die Diodensektion 1-2 seitlich bei der Transistorsektion 1-1 angeordnet sein, wie schematisch in 1 dargestellt.
  • Der Halbleiterköper 10 eines Transistors 1 kann ein Driftgebiet 100 enthalten, das Dotierstoffe von einem ersten Leitfähigkeitstyp besitzt. Beispielsweise ist das Driftgebiet ein schwach n-dotiertes Gebiet.
  • Der Transistor 1 kann weiterhin einen Steuerkopf 1-11 besitzen, der den ersten Lastanschluss 11 an eine erste Seite 100-1 des Driftgebiets 100 koppelt. Der Steuerkopf 1-11 kann in einem vorderseitigen Gebiet des Transistors 1 angeordnet sein. Beispielsweise kann der Steuerkopf 1-11 einen Teil jeder Transistorsektion 1-1 bilden, die konfiguriert ist zum mindestens teilweisen Leiten des Vorwärtslaststroms, und der Diodensektion 1-2, die konfiguriert ist zum mindestens teilweisen Leiten des Rückwärtslaststroms. Der Steuerkopf 1-11, der den ersten Lastanschluss 11 an die erste Seite 100-1 des Driftgebiets 100 koppelt, kann eine herkömmliche Konfiguration aufweisen mit z.B. einem Sourcegebiet, einem Körpergebiet (auch als Kanalgebiet bezeichnet) und einem isolierten Gate, von denen ein Ausführungsbeispiel bezüglich 4 ausführlicher erläutert wird.
  • Die Diodensektion 1-2, die konfiguriert ist zum mindestens teilweisen Leiten des Rückwärtslaststroms, kann einen Diodenanschluss 1-22 umfassen, der einen zweiten Lastanschluss 12 an eine zweite Seite 100-2 des Driftgebiets 100 koppelt. Der Diodenanschluss 1-22 kann einen ersten Emitter 101 enthalten, der Dotierstoffe vom ersten Leitfähigkeitstyp besitzt und der konfiguriert ist zum Injizieren von Majoritätsladungsträgern in das Driftgebiet, wobei der erste Emitter 101 elektrisch mit dem zweiten Lastanschluss 12 verbunden sein kann. Beispielsweise ist der erste Emitter ein hochdotiertes n-Gebiet (n+-Gebiet).
  • Wie in 1 dargestellt, kann die erste Seite 100-1 des Driftgebiets 100 dem ersten Lastanschluss 11 zugewandt sein, z.B. und einer Vorderseite des Transistors 1, die zweite Seite 100-2 des Driftgebiets 100 kann dem zweiten Lastanschluss 12 zugewandt sein, z.B. einer Rückseite des Transistors 1.
  • Die Transistorsektion 1-1 kann weiterhin einen Drainanschluss 1-12 umfassen, der ebenfalls den zweiten Lastanschluss 12 an die zweite Seite 100-2 des Driftgebiets 100 koppelt. Dieser Drainanschluss 1-12 kann einen dritten Emitter 103 enthalten, der lateral bei dem ersten Emitter 101 angeordnet sein kann und der ebenfalls elektrisch mit dem zweiten Lastanschluss 12 verbunden ist. Der dritte Emitter 103 kann Dotierstoffe vom zweiten Leitfähigkeitstyp besitzen und kann konfiguriert sein zum Injizieren von Minoritätsladungsträgern in das Driftgebiet 100.
  • Bei einer Ausführungsform bilden der erste Emitter 101, der zweite Emitter 102 und der dritte Emitter 103 einen rückseitigen Emitter des Transistors 1.
  • Beispielsweise bildet der Diodenanschluss 1-22 einen Teil einer Kathode der Diodensektion 1-2. Ein Teil einer Anode der Diodensektion 1-2 kann innerhalb des Steuerkopfs 1-11 enthalten sein.
  • Gemäß der in 1 schematisch dargestellten Ausführungsform kann der Diodenanschluss 1-22 weiterhin einen zweiten Emitter 102 enthalten, der Dotierstoffe vom zweiten Leitfähigkeitstyp besitzt und der konfiguriert ist zum Injizieren von Minoritätsladungsträgern in das Driftgebiet 100. Der erste Emitter 101 kann in Kontakt mit dem zweiten Emitter 102 angeordnet sein. Beispielsweise wird aufgrund des Kontakts eine pn-Grenzschicht 105 durch einen Übergang zwischen dem ersten Emitter 101 und dem zweiten Emitter 102 ausgebildet. Gemäß einer Ausführungsform beträgt eine Durchschlagspannung der pn-Grenzschicht 105 weniger als 10 V. Die Durchschlagspannung der pn-Grenzschicht 105 kann sogar unter 10 V liegen, beispielsweise unter 8 V, unter 7 V oder sogar unter 5 V. Beispielsweise kann die Richtung der Durchschlagspannung von dem zweiten Lastanschluss 12 zum ersten Lastanschluss 11 weisen, z.B. gegen die vertikale Richtung Z, falls z.B. der zweite Emitter 102 p-dotiert und der erste Emitter 101 n-dotiert ist.
  • Der zweite Emitter 102 kann konfiguriert sein zum mindestens teilweisen Führen des Laststroms, z.B. mindestens eines des Rückwärtslaststroms und des Vorwärtslaststroms. Somit kann der zweite Emitter 102 ein laststromführendes Element des Transistors 1 bilden. Mit anderen Worten kann ein Pfad des Laststroms, zum Beispiel mindestens einer des Pfads des Rückwärtslaststroms und des Pfads des Vorwärtslaststroms, durch den zweiten Emitter 102 verlaufen.
  • Zudem kann, wie schematisch in 1 dargestellt, die pn-Grenzschicht 105 von dem zweiten Lastanschluss 12 isoliert sein. Dazu kann beispielsweise der erste Emitter 101 so angeordnet sein, dass er den zweiten Emitter 102 von dem zweiten Lastanschluss 12 isoliert. Weiterhin kann der zweite Emitter 102 mit Hilfe mindestens eines des Driftgebiets 100 und des ersten Emitters 101 räumlich von dem dritten Emitter 103 isoliert sein.
  • Gemäß einer Ausführungsform kann die Spannung über der pn-Grenzschicht 105 von einer Größe des durch den Transistor 1 geleiteten Laststroms abhängen. Falls beispielsweise der Laststrom einen Nennschwellwert übersteigt, kann die Spannung über der pn-Grenzschicht 105 die Durchschlagspannung der pn-Grenzschicht 105 erreichen oder sogar übersteigen, was zu einer vergrößerten Injektion von Minoritätsladungsträgern in das Driftgebiet 100 führen kann. Somit sind gemäß einer Ausführungsform der erste Emitter 101 und der zweite Emitter 102 konfiguriert, als eine Zener-Diode betrieben zu werden. Dazu kann die Dotierstoffkonzentration jedes des ersten Emitters 101 und des zweiten Emitters 102 mindestens 5*1018 cm-3 betragen, z.B. in der Nähe der pn-Grenzschicht 105. Mit anderen Worten kann der zweite Emitter 102 elektrisch potentialfrei sein und in Kontakt mit dem ersten Emitter angeordnet sein und eine ausreichend hohe Dotierstoffkonzentration aufweisen, so dass der Zener-Effekt verwendet werden kann.
  • Der Halbleiterkörper 10 kann auch eine in 1 nicht dargestellte Feldstoppschicht enthalten, die jeden des ersten Emitters 101, des zweiten Emitters 102 und des dritten Emitters 103 bedecken kann. Beispielsweise kann die Feldstoppschicht Dotierstoffe vom ersten Leitfähigkeitstyp mit einer höheren Dotierstoffkonzentration im Vergleich zum Driftgebiet 100 umfassen. Somit versteht sich, dass die zweite Seite 100-2 des Driftgebiets 100 mit Hilfe der Feldstoppschicht und durch einen oder mehrere des ersten Emitters 101, des zweiten Emitters 102 und des dritten Emitters 103 an den zweiten Lastanschluss 12 gekoppelt sein kann. Dieser optionale Aspekt wird bezüglich 4 ausführlicher erläutert.
  • 2 veranschaulicht schematisch eine Sektion eines vertikalen Querschnitts des Leistungshalbleitertransistors 1 gemäß einer oder mehreren weiteren Ausführungsformen. Was oben bezüglich der Ausführungsform gemäß 1 festgestellt worden ist, kann gleichermaßen für die Ausführungsform gemäß 2 gelten, falls nicht etwas anderes festgestellt wird.
  • Beispielsweise kann der Transistor 1 auf herkömmliche Weise ein aktives Gebiet und ein nicht aktives Randgebiet, auch als „Grenzschichtterminierungsgebiet“ bezeichnet, das aktive Gebiet umgebend, umfassen. Beispielsweise ist das aktive Gebiet konfiguriert zum Leiten des Laststroms in jeder der Vorwärtsrichtung und der Rückwärtsrichtung, und gemäß einer Ausführungsform ist das das aktive Gebiet umgebende Randgebiet nicht konfiguriert zum Leiten des Laststroms. Da die Differenzierung zwischen dem aktiven Gebiet und dem Randgebiet dem Fachmann als solches vertraut ist, zeigen die Zeichnungen diese Elemente des Transistors 1 nicht separat.
  • Das aktive Gebiet kann eine Mehrheit aktiver Zellen umfassen, wobei jede aktive Zelle mindestens eine der Transistorsektion 1-1 und mindestens eine der Diodensektion 1-2 umfassen kann. Somit kann jede aktive Zelle konfiguriert sein zum Implementieren sowohl einer Transistorerscheinung zum Leiten des Vorwärtslaststroms als auch eines Diodenbetriebs zum Leiten des Rückwärtslaststroms. Jede aktive Zelle kann weiterhin mindestens den Steuerkopf 1-11, an die erste Seite 100-1 des Driftgebiets 100 gekoppelt, und ein Grenzflächengebiet mit dem ersten Emitter 101, dem zweiten Emitter 102 und dem dritten Emitter 103 und dem zweiten Lastanschluss an die zweite Seite 100-2 des Driftgebiets 100 koppelnd umfassen.
  • Beispielsweise besitzt der erste Emitter 101 des Grenzflächengebiets Dotierstoffe vom ersten Leitfähigkeitstyp und ist konfiguriert zum Injizieren von Majoritätsladungsträgern in das Driftgebiet 100 für einen Diodenbetrieb. Der erste Emitter 101 kann elektrisch mit dem zweiten Lastanschluss 12 gekoppelt sein. Weiterhin kann der erste Emitter 101 in zwei oder mehr erste Teilsektionen 101-1, 101-2 getrennt sein, die z.B. auf die rückseitige Transistorsektion 1-1 und die Diodensektion (1-2) ausgerichtet sein können.
  • Der zweite Emitter 102 kann die Dotierstoffe vom zweiten Leitfähigkeitstyp besitzen und kann konfiguriert sein zum Injizieren von Minoritätsladungsträgern in das Driftgebiet 100, falls z.B. der Laststrom, z.B. mindestens einer des Vorwärtslaststroms und des Rückwärtslaststroms, den Nennschwellwert übersteigt.
  • Weiterhin kann der dritte Emitter 103 separat von dem zweiten Emitter 102 angeordnet sein und kann elektrisch mit dem zweiten Lastanschluss 12 verbunden sein. Der dritte Emitter 103 kann Dotierstoffe vom zweiten Leitfähigkeitstyp besitzen und kann konfiguriert sein zum Injizieren von Minoritätsladungsträgern in das Driftgebiet 100 für den Transistorbetrieb. Optional kann der dritte Emitter 103 in zwei oder mehr dritte Teilsektionen 103-1, 103-2 unterteilt sein. Es versteht sich, dass in einer Ausführungsform der dritte Emitter 103 beziehungsweise die dritten Teilsektionen 103-1, 103-2 eine inhomogene Dotierstoffverteilung entlang der ersten lateralen Richtung X umfassen können, um z.B. den Übergang zwischen dem aktiven Gebiet und dem oben erwähnten Randgebiet zu berücksichtigen.
  • Bei einer Ausführungsform ist die Dotierstoffkonzentration des zweiten Emitters 102 größer als die Dotierstoffkonzentration des dritten Emitters 103. Beispielsweise ist die Dotierstoffkonzentration des zweiten Emitters 102 mindestens zehnmal größer als die Dotierstoffkonzentration des dritten Emitters 103.
  • Gemäß einer in 2 schematisch dargestellten Ausführungsform und im Gegensatz zu der Ausführungsform von 1 kann der zweite Emitter 102 elektrisch mit dem zweiten Lastanschluss 12 verbunden sein und kann bei zwei ersten Teilsektionen 101-1 und 101-2 des ersten Emitters 101 angeordnet sein. Somit kann entlang der ersten lateralen Richtung X ein Übergang zwischen dem ersten Emitter 101 und dem zweiten Emitter 102 zwei pn-Grenzschichten 105-1 und 105-2 umfassen. Aufgrund der lateralen Nachbarschaftsbeziehung zwischen dem ersten Emitter 101 und dem zweiten Emitter 102 kann sich jede der pn-Grenzschichten 105-1 und 105-2 im Wesentlichen parallel zur vertikalen Richtung Z erstrecken.
  • Weiterhin kann jede der ersten Teilsektionen 101-1 und 101-2 lateral von einer jeweiligen dritten Teilsektion 103-1, 103-2 benachbart sein, wie in 2 dargestellt. Jeder des ersten Emitters 101, des zweiten Emitters 102 und des dritten Emitters 103 kann die gleiche Gesamterstreckung entlang der vertikalen Richtung Z aufweisen.
  • Gemäß einer weiteren Ausführungsform, von der ein Beispiel schematisch in 3 dargestellt ist, können die durch Übergänge zwischen dem zweiten Emitter 102 und dem ersten Emitter 101 ausgebildeten pn-Grenzschichten 105-1 und 105-2 mit Hilfe eines Isolators 15 elektrisch von dem zweiten Lastanschluss 12 isoliert sein. Beispielsweise kann der Isolator 15 derart zwischen dem zweiten Emitter 102 und dem zweiten Lastanschluss 12 angeordnet sein, dass keine der pn-Grenzschichten 105-1 und 105-2, die durch Übergänge zwischen dem zweiten Emitter 102 und dem ersten Emitter 101 gebildet werden, mit dem zweiten Lastanschluss 12 in Kontakt stehen, sondern davon isoliert sind.
  • Beispielsweise umfasst gemäß jeder der in 1 bis 3 schematisch dargestellten Ausführungsformen jede aktive Zelle des Transistors 1 den zweiten Emitter 102, der mit Dotierstoffen vom zweiten Leitfähigkeitstyp dotiert ist und der konfiguriert sein kann zum Injizieren von Minoritätsladungsträgern in das Driftgebiet 100, falls eine Größe des Laststroms, z.B. mindestens einer des Vorwärtslaststroms und des Rückwärtslaststroms, einen Nennschwellwert übersteigt. Beispielsweise ist der zweite Emitter 102 nicht notwendigerweise im Randgebiet des Transistors 1 angeordnet, sondern vielmehr nur in den aktiven Zellen des Transistors 1. Beispielsweise kann aufgrund der Anwesenheit des zweiten Emitters 102 in den aktiven Zellen des Transistors 1 der Transistor 1 während eines Überlastzustands eine vergrößerte bipolare Verstärkung aufweisen, z.B. für den Fall, dass der Laststrom, z.B. mindestens einer des Vorwärtslaststroms und des Rückwärtslaststroms, den Nennschwellwert übersteigt. Weiterhin kann gemäß einer Ausführungsform der zweite Emitter 102 konfiguriert sein zum Nicht-Injizieren von Minoritätsladungsträgern in das Driftgebiet 100, falls der Laststrom, z.B. mindestens einer des Vorwärtslaststroms und des Rückwärtslaststroms, unter dem Nennschwellwert liegt.
  • Bei einer Ausführungsform beträgt der Nennschwellwert den Nennlaststrom, z.B. den Nennvorwärtslaststrom oder den Nennrückwärtslaststrom, für den der Leistungshalbleitertransistor 1 ausgelegt ist, multipliziert mit einem gewissen Faktor. Der Faktor kann beispielsweise in Abhängigkeit von der Anwendung gewählt werden und kann z.B. 1,2, 1,5, 3,0 oder 4,0 betragen, um einige wenige Beispiele zu nennen. Somit kann der Nennschwellwert dem 1,2-, 1,5-, 3,0- oder dem 4,0-fachen des Nennlaststroms entsprechen, für den der Leistungshalbleitertransistor 1 ausgelegt ist.
  • Gemäß einer Ausführungsform kann die in einer von 1 bis 3 beispielhaft und schematisch dargestellte Struktur zum Ausbilden eines RC-IGBT (Reverse Conducting IGBT) eingesetzt werden. Ein Ausführungsbeispiel eines derartigen RC-IGBT ist in 4 schematisch dargestellt, auf die nun Bezug genommen wird.
  • 4 veranschaulicht schematisch eine Sektion eines vertikalen Querschnitts eines RC-IGBT 1 gemäß einer oder mehreren Ausführungsformen. Das Ausführungsbeispiel von 4 verwendet die Struktur, wie zuvor bezüglich 1 erläutert worden ist. Es versteht sich jedoch, dass das durch die Emitter 101 bis 103 ausgebildete Grenzflächengebiet auch eine Konfiguration aufweisen könnte, wie schematisch in 2 beziehungsweise in 3 dargestellt ist.
  • Auf der Vorderseite des RC-IGBT 1 kann eine Mehrheit von Sourcegebieten 109-1 bis 109-4 angeordnet sein, die elektrisch mit dem ersten Lastanschluss 11 verbunden sind, wobei diese Sourcegebiete 109-1 bis 109-4 Halbleitersourcegebiete sein können, die Dotierstoffe vom ersten Leitfähigkeitstyp mit einer höheren Dotierstoffkonzentration im Vergleich zum Driftgebiet 100 umfassen. Beispielsweise kann jedes der Sourcegebiete 109-1 bis 109-4 ein hochdotiertes n-Gebiet (n+-Gebiet) sein. Gemäß einer anderen Ausführungsform kann es sich bei dem Sourcegebiet 109-1 bis 109-4 um Metallsourcegebiete handeln.
  • Weiterhin kann der RC-IGBT 1 eine Mehrheit von Körpergebieten 108-1 bis 108-3 umfassen, die Dotierstoffe vom zweiten Leitfähigkeitstyp umfassen und die die Sourcegebiete 109-1 bis 109-4 von dem Halbleiterdriftgebiet 100 isolieren.
  • Weiterhin kann der RC-IGBT 1 eine Mehrheit von Grabengateelektroden 13-1 und 13-2 umfassen, die mit Hilfe eines jeweiligen Grabenisolators 14-1 und 14-2 elektrisch von dem Halbleiterkörper 10 isoliert sind. Beispielsweise sind die Grabengateelektroden 13-1 und 13-2 weiterhin elektrisch von dem ersten Lastanschluss 11 isoliert. Bei einer weiteren Ausführungsform kann mindestens eine der Elektroden 13-1, 13-2 als eine Feldplatte verwendet werden, z.B. durch elektrisches Verbinden der Elektrode mit dem ersten Lastanschluss 11.
  • Bei einer Ausführungsform kann der oben bezüglich 1 bis 3 erwähnte Steuerkopf 1-11 durch mindestens eine der Grabengateelektroden 13-1, 13-2 mindestens einen der Grabenisolatoren 14-1, 14-2, mindestens eines der Sourcegebiete 109-1 bis 109-4 und mindestens eines der Körpergebiete 108-1 bis 108-3 gebildet werden.
  • Die Grabengateelektroden 13-1 und 13-2 können elektrisch miteinander verbunden und an einen Steueranschluss 131 zum Empfangen eines Steuersignals gekoppelt sein. Beispielsweise ist der RC-IGBT 1 konfiguriert, in Abhängigkeit von dem Steuersignal in einen des blockierenden Zustands und eines leitenden Zustands versetzt zu werden. Das Steuersignal kann z.B. durch Anlegen einer Spannung zwischen dem ersten Lastanschluss 11 und dem Steueranschluss 131 geliefert werden. Beispielsweise kann im blockierenden Zustand ein zwischen den Körpergebieten 108-1 bis 108-3 und dem Driftgebiet 100 ausgebildetes Verarmungsgebiet konfiguriert sein zum Blockieren einer zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 angelegten Durchlassspannung. Beispielsweise kann im leitenden Zustand ein Inversionskanal innerhalb der Körpergebiete 108-1 bis 108-3 bei den Grabenisolatoren 14-1 und 14-2 induziert werden, um die Leitung des Vorwärtslaststroms zu gestatten.
  • Auf der Rückseite kann der RC-IGBT 1 das den ersten Emitter 101, den zweiten Emitter 102 und den dritten Emitter 103 umfassende Grenzflächengebiet umfassen. Wie in 4 dargestellt, kann der erste Emitter 101 erste (Emitter-)Teilsektionen 101-1 bis 101-4 umfassen, der zweite Emitter 102 kann zweite (Emitter-)Teilsektionen 102-1 bis 102-4 umfassen, und der dritte Emitter 103 kann dritte (Emitter-)Teilsektionen 103-1 bis 103-3 umfassen.
  • Weiterhin kann der RC-IGBT 1 eine Feldstoppschicht 107 umfassen, die bereits oben bezüglich 1 erwähnt worden ist. Dementsprechend kann die Feldstoppschicht 107 Dotierstoffe vom ersten Leitfähigkeitstyp umfassen, z.B. mit einer höheren Dotierstoffkonzentration im Vergleich zum Driftgebiet 100. Beispielsweise ist die Feldstoppschicht 107 ein hochdotiertes n-Gebiet (n+-Gebiet). Das Feldstoppgebiet 107 kann jeden des ersten Emitters 101, des zweiten Emitters 102 und des dritten Emitters 103 bedecken.
  • Jede Transistorsektion 1-1 kann mindestens eine der dritten Emitterteilsektionen 103-1 bis 103-3 umfassen, und jede Diodensektion 1-2 kann sowohl mindestens eine der ersten Emitterteilsektionen 101-1 bis 101-4 als auch mindestens eine der zweiten Emitterteilsektionen 102-1 bis 102-4 umfassen. Die ersten Teilsektionen 101-1 bis 101-4 des ersten Emitters 101 können bei einigen Ausführungsformen auch als „n-Shorts“ bezeichnet werden.
  • Gemäß der Ausführungsform des in 4 schematisch dargestellten RC-IGBT 1 ist der zweite Emitter 102, d.h. seine zweiten Teilsektionen 102-1 bis 102-4, mit Hilfe einer jeweiligen der ersten Teilsektionen 101-1 bis 101-4 des ersten Emitters 101 elektrisch von dem zweiten Lastanschluss 12 isoliert. Gemäß einer Ausführungsform ist jedes durch eine der ersten Teilsektionen des ersten Emitters 101 und eine der zweiten Teilsektionen des zweiten Emitters 102 ausgebildete Emitterpaar konfiguriert, als eine Zener-Diode betrieben zu werden, wie bezüglich 1 oben erläutert wurde.
  • Es versteht sich, dass in dem Fall, dass jede der linken Grenze und der rechten Grenze der in 4 dargestellten Sektion eine Symmetrieachse bildet, 4 schematisch eine Variante der Anordnung der zweiten Teilsektionen 102-1 bis 102-4 und der n-Shorts 101-1 bis 101-4 darstellt, gemäß derer die Anzahl an n-Shorts, zwischen einer durch die beiden benachbarten Gräben 13-1 und 13-2 definierten lateralen Sektion angeordnet, im Vergleich zu der Anzahl an n-Shorts verschieden sein kann, die außerhalb der lateralen Sektion angeordnet sind. Eine derartige Anordnung kann beispielsweise angemessen sein, falls die Dichte von an der Vorderseite ausgebildeten Inversionskanälen inhomogen ist.
  • Weiterhin versteht sich, dass die ersten Emitter (z.B. die n-Shorts) 101-1 bis 101-4 laterale Erstreckungen aufweisen können, die voneinander verschieden sind, und dass die Anzahl an zweiten Emittern 102-1 bis 102-4 entsprechend variieren kann. Weiterhin können die zweiten Emitter 102-1 bis 102-4 die Form eines Streifens aufweisen, z.B. aufgrund dessen, dass eine Gesamterstreckung entlang der zweiten lateralen Richtung Y ein Vielfaches der Gesamterstreckung entlang der ersten lateralen Richtung X beträgt.
  • Bezüglich den übrigen 5-13 werden weitere optionale Merkmale von beispielhaften Anordnungen des ersten Emitters 101, des zweiten Emitters 102 und des dritten Emitters 103 einer aktiven Zelle des Transistors 1 beschrieben; d.h., Ausführungsbeispiele des Grenzflächengebiets, das den ersten Emitter 101, den zweiten Emitter 102 und den dritten Emitter 103 umfasst, sollen ausführlicher dargestellt werden. Was oben bezüglich der übrigen Merkmale der Ausführungsformen des Transistors 1 festgestellt worden ist, der bezüglich der 1 bis 4 erläutert worden ist, kann gleichermaßen für die Ausführungsformen zutreffen, die nachfolgend beschrieben werden, sofern nicht etwas anderes angegeben ist.
  • Obwohl die meisten der 5 bis 13 den ersten Emitter 101 und den dritten Emitter 103 mit identischen Gesamterstreckungen entlang der vertikalen Richtung Z darstellen, versteht sich, dass gemäß einer oder mehreren Ausführungsformen die Gesamterstreckungen voneinander verschieden sein können. Beispielsweise lediglich unter Bezugnahme auf 7 kann die Gesamterstreckung des ersten Emitters 101 entlang der vertikalen Richtung Z größer sein als die Gesamterstreckung der benachbarten dritten Teilsektionen 103-1 und 103-2 entlang der vertikalen Richtung Z, die z.B. mindestens 120% der Gesamterstreckungen der benachbarten dritten Teilsektionen 103-1 und 103-2 beträgt. Gemäß einer anderen Ausführungsform kann die Gesamterstreckung des ersten Emitters 101 entlang der vertikalen Richtung Z kleiner sein als die Gesamterstreckung der benachbarten dritten Teilsektionen 103-1 und 103-2 entlang der vertikalen Richtung Z, die z.B. weniger als 80% der Gesamterstreckungen der benachbarten dritten Teilsektionen 103-1 und 103-2 beträgt.
  • Beispielsweise kann gemäß einer oder mehreren unten vorgelegten Ausführungsformen das Grenzflächengebiet, das den ersten Emitter 101, den zweiten Emitter 102 und den dritten Emitter 103 umfasst, einen rückseitigen Emitter des Transistors 1 bilden. Weiterhin können die Position des zweiten Emitters, seine räumlichen Abmessungen und seine Dotierstoffkonzentrationen, derart gewählt werden, dass der zweite Emitter 102 nur dann aktiv wird, wenn der Laststrom, z.B. mindestens einer des Vorwärtslaststroms und des Rückwärtslaststroms, den Nennschwellwert übersteigt. Somit kann der zweite Emitter 102 so konfiguriert sein, das er die Minoritätsladungsträger nur dann in das Driftgebiet 100 injiziert, wenn der Laststrom, z.B. mindestens einer des Vorwärtslaststroms und des Rückwärtslaststroms ausreichend hoch ist, z.B. signifikant größer als der Nennlaststrom, und dass er im Wesentlichen inaktiv bleibt, solange diese Bedingung nicht erfüllt ist.
  • Gemäß den Varianten (1) bis (4) des schematisch in 5 dargestellten Grenzflächengebiets kann jeder des ersten Emitters 101, des zweiten Emitters 102 und des dritten Emitters 103 elektrisch mit dem zweiten Lastanschluss 12 verbunden sein. Beispielsweise weist jeder der drei Emitter 101 bis 103 die gleiche Gesamterstreckung entlang der vertikalen Richtung Z auf. In Variante (1) ist der zweite Emitter 102 räumlich entlang der ersten lateralen Richtung X von dritten Teilsektionen 103-1 und 103-2 des dritten Emitters 103 mit Hilfe erster Teilsektionen 101-1 und 101-2 des ersten Emitters 101 isoliert. Die Gesamterstreckung des zweiten Emitters 102 entlang der ersten lateralen Richtung X kann signifikant kleiner sein als die Gesamterstreckung entlang der ersten lateralen Richtung X des dritten Emitters 103 beziehungsweise seiner dritten Teilsektionen 103-1 und 103-2. In Variante (2) umfasst der zweite Emitter 102 zweite Teilsektionen 102-1 bis 102-3, die räumlich voneinander getrennt angeordnet sind, wobei jede zweite Teilsektion 102-1 bis 102-3 durch Teilsektionen 101-1 bis 101-4 des ersten Emitters 101 entlang der ersten lateralen Richtung X von dem dritten Emitter 103 isoliert ist. In Variante (3) sind zweite Teilsektionen 102-1 und 102-3 des zweiten Emitters 102 lateral bei Teilsektionen 103-1 und 103-2 des dritten Emitters 103 angeordnet. Somit kann der zweite Emitter mit dem dritten Emitter 103 in Kontakt stehen. In Variante (4) wird der erste Emitter 101 nicht durch den zweiten Emitter 102 beziehungsweise durch eine zweite Teilsektion des zweiten Emitters 102 unterbrochen. Zusammengefasst kann gemäß der Ausführungsform des in 5 schematisch dargestellten Grenzflächengebiets der erste Emitter 101 lateral von dem zweiten Emitter 102 beziehungsweise durch zweite Teilsektionen 102-1 bis 102-3 des zweiten Emitters 102 flankiert sein. Zudem beträgt gemäß einer Ausführungsform in jeder aktiven Zelle des Transistors 1 die Gesamterstreckung des zweiten Emitters 102 beziehungsweise die akkumulierte Gesamterstreckung aller zweiter Teilsektionen des zweiten Emitters 102 entlang der ersten lateralen Richtung X weniger als 75% der Gesamterstreckung des dritten Emitters 103 beziehungsweise der akkumulierten Gesamterstreckung aller dritter Teilsektionen des dritten Emitters 103 in jeder aktiven Zelle. Außerdem beträgt gemäß einer Ausführungsform in jeder aktiven Zelle des Transistors 1 die Gesamterstreckung des zweiten Emitters 102 beziehungsweise die akkumulierte Gesamterstreckung aller zweiter Teilsektionen des zweiten Emitters 102 entlang der ersten lateralen Richtung X weniger als 75% der Gesamterstreckung des ersten Emitters 101 beziehungsweise der akkumulierten Gesamterstreckung aller erster Teilsektionen des dritten Emitters 100 in jeder aktiven Zelle. Die laterale Erstreckung des zweiten Emitters 102 entlang der ersten lateralen Richtung X kann aber gemäß den in 5 dargestellten Varianten sogar signifikant kleiner sein als 75% der lateralen Erstreckung des ersten Emitters 101 oder des dritten Emitters 103; beispielsweise kann die Gesamterstreckung des zweiten Emitters 102 innerhalb des Bereichs von 10% bis 50% der Gesamterstreckung des dritten Emitters 103 entlang der ersten lateralen Richtung X liegen. Beispielsweise kann gemäß den in 9 dargestellten Varianten die Gesamterstreckung des zweiten Emitters 102 ebenfalls innerhalb des Bereichs von 10% bis 110% der Gesamterstreckung des dritten Emitters 103 entlang der ersten lateralen Richtung X liegen. Weiterhin sind gemäß den in 5 schematisch dargestellten Ausführungsformen die Dotierstoffkonzentration des zweiten Emitters 102 beziehungsweise die innerhalb jeder seiner Teilsektionen vorliegenden Dotierstoffkonzentrationen mindestens zehnmal so hoch wie die Dotierstoffkonzentration des dritten Emitters 103. Beispielsweise liegt die Dotierstoffkonzentration des dritten Emitters 103 innerhalb des Bereichs von 1*1017cm-3 bis 1*10cm-3, und die Dotierstoffkonzentration des zweiten Emitters 102 liegt innerhalb des Bereichs von 1*1018 cm-3 bis 1*1022 cm-3. Gemäß einer weiteren Ausführungsform können die Dotierstoffkonzentrationen niedriger sein, z.B. kann die Dotierstoffkonzentration des dritten Emitters 103 innerhalb des Bereichs von 1*1015cm-3 bis 1*1018cm-3 liegen, und die Dotierstoffkonzentration des zweiten Emitters 102 kann innerhalb des Bereichs von 1*1017cm-3 bis 1*1022 cm-3 liegen.
  • Gemäß den Varianten (1) bis (2) des Ausführungsbeispiels des in 6 schematisch dargestellten Grenzflächengebiets können die räumlichen Abmessungen der drei Emitter 101, 102 und 103 jenen entsprechen, die bezüglich der Ausführungsform von 5 erläutert worden sind, wobei die Dotierstoffkonzentration des zweiten Emitters 102 beziehungsweise die Dotierstoffkonzentration seiner zweiten Teilsektionen 102-1 bis 102-3 im Wesentlichen gleich der Dotierstoffkonzentration der dritten Teilsektionen 103-1, 103-2 des dritten Emitters 103 ist, die im Bereich von z.B. 2*1017cm-3 bis 1*1018cm-3 sein kann. Somit kann gemäß der in 6 schematisch dargestellten Ausführungsform jede aktive Zelle des Transistors 1 den dritten Emitter 103 umfassen, der konfiguriert ist zum Injizieren der Minoritätsladungsträger für einen Transistorbetrieb des Transistors 1, und den ersten Emitter 101, der konfiguriert ist zum Injizieren von Majoritätsladungsträgern in das Driftgebiet 100 für einen Diodenbetrieb, wobei der erste Emitter 101 durch den zweiten Emitter 102 beziehungsweise durch seine zweiten Teilsektionen 102-1 bis 102-3 unterbrochen sein kann, wobei der zweite Emitter 102 konfiguriert sein kann zum Injizieren von Minoritätsladungsträgern in das Driftgebiet, falls der durch den Transistor 1 geleitete Laststrom den Nennschwellwert übersteigt.
  • Gemäß den Varianten (1) bis (3) des Ausführungsbeispiels der in 7 schematisch dargestellten Grenzflächenregion kann der erste Emitter 101 den zweiten Emitter 102 von jedem des dritten Emitters 103 und des zweiten Lastanschlusses 12 isolieren. Beispielsweise können der zweite Emitter 102 beziehungsweise seine zweiten Teilsektionen 102-1 bis 102-3 in einer Inselstruktur auf dem ersten Emitter 101 angeordnet sein. Beispielsweise beträgt die Gesamterstreckung entlang der ersten lateralen Richtung X jeder der zweiten Teilsektionen 102-1 bis 102-3 höchstens 30% der Gesamterstreckung entlang der ersten lateralen Richtung X des ersten Emitters 101. Gemäß den in 7 schematisch dargestellten Varianten (1) bis (3) ist der zweite Emitter 102 nicht in einem Gebiet über dem dritten Emitter 103 angeordnet, so dass ein Pfad, der von einer der dritten Teilsektionen 103-1 und 103-2 parallel zur vertikalen Richtung Z startet, den zweiten Emitter 102 oder eine Teilsektion davon nicht kreuzt. Mit anderen Worten sind in einer Ausführungsform der zweite Emitter 102 (beziehungsweise seine zweiten Teilsektionen) und der dritte Emitter 103 (beziehungsweise seine dritten Teilsektionen) derart angeordnet, dass sie entlang der ersten lateralen Richtung X keinen gemeinsamen lateralen Erstreckungsbereich aufweisen. In Variante (1) ist in jeder aktiven Zelle der erste Emitter 101 von nur einem zweiten Emitter 102 bedeckt. In Variante (2) kann jeder erste Emitter 101 von mehr als einer zweiten Teilsektion 102-1 bis 102-3 des zweiten Emitters 102 bedeckt sein, wobei diese Teilsektionen 102-1 bis 102-3 separat voneinander angeordnet sein können. Gemäß Variante (3) kann der erste Emitter 101 den dritten Emitter 103 bedecken. Beispielsweise kann in Variante (3) der schichtartige Teil des ersten Emitters 101 zwischen den zweiten Teilsektionen 102-1 bis 102-3 und des dritten Emitters 103 in der vertikalen Richtung Z verwendet werden, um die Blockieranforderungen im blockierenden Zustand sicherzustellen beziehungsweise zu unterstützen. Beispielsweise kann der Teil des ersten Emitters 101 angeordnet sein, um entlang der vertikalen Richtung Z den dritten Emitter 103, z.B. seine dritten Teilsektionen 103-1 und 103-2, von dem Driftgebiet 100 zu trennen. Wie bezüglich 1 erläutert wurde, kann ein Übergang zwischen dem zweiten Emitter 102 und dem ersten Emitter 101 eine pn-Grenzschicht 105 bilden, wobei die pn-Grenzschicht 105 eine Durchschlagspannung von unter 10 V aufweisen kann. Beispielsweise sind der erste Emitter 101 und der zweite Emitter 102 konfiguriert, als eine Zener-Diode betrieben zu werden. Dies kann auch für die gemäß Varianten (2) und (3) zwischen jeder der zweiten Teilsektionen 102-1 bis 102-3 und dem ersten Emitter 101 ausgebildeten pn-Grenzschichten 105-1 bis 105-3 gelten.
  • Gemäß den Varianten (1) bis (2) der in 8 schematisch dargestellten Ausführungsform des Grenzflächengebiets können die zweiten Teilsektionen 102-1 bis 102-3 des zweiten Emitters 102 entlang der ersten lateralen Richtung X eine kleine Überlappung mit dem dritten Emitter 103 aufweisen. Beispielsweise stehen in Variante (1) die zweiten Teilsektionen 102-1 und 102-3 des zweiten Emitters 102 in Kontakt mit dritten Teilsektionen 103-1 bis 103-3 des dritten Emitters 103. In Variante (2) weisen die zweiten Teilsektionen 102-1 und 102-3 immer noch entlang der ersten lateralen Richtung X eine kleine Überlappung mit dem dritten Emitter 103 auf; der zweite Emitter 102 ist jedoch mit Hilfe des ersten Emitters 101, der den dritten Emitter 103 möglicherweise zumindest teilweise bedeckt, räumlich von dem dritten Emitter 103 isoliert. Beispielsweise kann das Verringern des Spalts entlang der ersten lateralen Richtung X zwischen den zweiten Teilsektionen 102-1 bis 102-3 und den dritten Teilsektionen 103-1, 103-2 zu einem reduzierten Schwellwertstrom führen, der eine Zündung der zweiten Teilsektionen 102-1 bis 102-3 bewirkt, die, wie oben erläutert, p++-Gebiete sein können.
  • Gemäß den Varianten (1) bis (2) der schematisch in 9 dargestellten Ausführungsform des Grenzflächengebiets kann jede der zweiten Teilsektionen 102-1 bis 102-7 des zweiten Emitters 102 lateral durch zwei erste Teilsektionen des ersten Emitters 101 oder durch zwei dritte Teilsektionen des dritten Emitters 103 flankiert sein. Somit kann gemäß der Ausführungsform von 9 jede aktive Zelle des Transistors 1 einen ersten Emitter 101 mit einer Mehrheit von ersten Teilsektionen 101-1 bis 101-4, die separat voneinander angeordnet sind und jeweils mit dem zweiten Lastanschluss 12 verbunden sind, einen zweiten Emitter 102 umfassend eine Mehrheit von zweiten Teilsektionen 102-1 bis 102-7, die separat voneinander angeordnet sind, wobei jede zweite Teilsektion 102-1 bis 102-7 elektrisch mit dem zweiten Lastanschluss 12 verbunden ist, und einen dritten Emitter 103 mit einer Mehrheit von dritten Teilsektionen 103-1 bis 103-6, die separat voneinander angeordnet sind und wobei jede dritte Teilsektion 103-1 bis 103-6 elektrisch mit dem zweiten Lastanschluss 12 verbunden ist, aufweisen. Alle die oben erwähnten Emitterteilsektionen können die gleiche Gesamterstreckung entlang der vertikalen Richtung Z aufweisen.
  • Gemäß den Varianten (1) bis (3) der in 10 schematisch dargestellten Ausführungsform des Grenzflächengebiets können die zweiten Teilsektionen 102-1 bis 102-7 des zweiten Emitters 102 mit Hilfe jedes des ersten Emitters 101 und des zweiten Emitters 103 von dem zweiten Lastanschluss 12 isoliert sein. Beispielsweise können in den Varianten (1) bis (2) mindestens einige der zweiten Teilsektionen 102-1 bis 102-7 mit dem dritten Emitter 103 in Kontakt stehen. Weiterhin können in den Varianten (1) bis (3) mindestens einige der Teilsektionen 102-1 bis 102-7 des zweiten Emitters 102 mit dem ersten Emitter 101 in Kontakt stehen, wodurch die pn-Grenzschicht 105 beziehungsweise die pn-Grenzschichten 105-1 bis 105-7 ausgebildet werden (siehe Varianten (2) und (3)). Was oben bezüglich der pn-Grenzschicht 105 der in 1 schematisch dargestellten Ausführungsform festgestellt worden ist, kann gleichermaßen für jede der pn-Grenzschichten 105 und 105-1 bis 105-7, in 10 schematisch dargestellt, gelten. In den Varianten (1) bis (3) der in 10 schematisch dargestellten Ausführungsform des Grenzflächengebiets können zweite Teilsektionen des zweiten Emitters 102 ebenfalls innerhalb des Pfads entlang der vertikalen Richtung Z von dem ersten Lastanschluss 11 zum zweiten Lastanschluss 12, der den durch die dritten Teilsektionen 103-1 und 103-2 gebildeten dritten Emitter 103 kreuzt, angeordnet sein. Mit anderen Worten können der zweite Emitter 102 (beziehungsweise seine zweiten Teilsektionen) und der dritte Emitter 103 (beziehungsweise seine dritten Teilsektionen) entlang der ersten lateralen Richtung X einen gemeinsamen lateralen Erstreckungsbereich aufweisen.
  • 11 veranschaulicht schematisch weitere Varianten (1) bis (5) eines Ausführungsbeispiels des Grenzflächengebiets des Transistors 1. Beispielsweise umfasst in Variante 1 das Grenzflächengebiet einen Isolator 15, der den zweiten Emitter 102 elektrisch von dem zweiten Lastanschluss 12 isoliert. Somit sind die beiden pn-Grenzschichten 105-1 und 105-2, die durch einen Übergang entlang der ersten lateralen Richtung X zwischen dem ersten Emitter 101 mit den zwei ersten Teilsektionen 101-1 und 101-2 und dem zweiten Emitter 102 gebildet werden, elektrisch von dem zweiten Lastanschluss 12 isoliert. Gemäß dieser Variante (1) bleibt jeder des ersten Emitters 101 und des dritten Emitters 103 elektrisch mit dem zweiten Lastanschluss 12 verbunden.
  • In Variante (2) bildet ein Übergang entlang der vertikalen Richtung Z zwischen den ersten Teilsektionen 102-1 und 101-2 des ersten Emitters 101 zu dem zweiten Lastanschluss 12 einen jeweiligen Schottky-Kontakt 16-1 und 16-2. In dieser Variante kann der zweite Emitter 102 elektrisch mit dem zweiten Lastanschluss 12 verbunden sein.
  • Gemäß Variante (3) bildet der Übergang zwischen jedem des ersten Emitters 101 mit den ersten Emitterteilsektionen 101-1 und 101-2 und dem zweiten Emitter 102 entlang der vertikalen Richtung Z zum zweiten Lastanschluss 12 einen zusammenhängenden Schottky-Kontakt 16. Somit kann eine Schottky-Barriere zwischen jedem des ersten Emitters 101 und des zweiten Emitters 102 und dem zweiten Lastanschluss 12 ausgebildet werden, während der dritte Emitter 103 elektrisch mit dem zweiten Lastanschluss 12 verbunden ist.
  • Gemäß Variante (4) ist der Schottky-Kontakt 16 nur zwischen dem ersten Emitter 101 und dem zweiten Lastanschluss 12 vorgesehen, wobei der zweite Emitter 102 mit Hilfe des ersten Emitters 101 von dem zweiten Lastanschluss 12 isoliert ist.
  • Beispielsweise können die Strukturen mit dem Schottky-Kontakt 16 beziehungsweise den Schottky-Kontakten 16-1 und 16-2 zum Ausbilden eines RB-IGBT (Reverse Blocking IGBT) verwendet werden.
  • Gemäß Variante (5) kann der erste Emitter 101 eine Mehrheit erster Teilsektionen 101-1 bis 101-5 umfassen, wobei jede der ersten Teilsektionen 101-1 bis 101-5 die Form einer jeweiligen dünnen Rippe mit einer Gesamterstreckung entlang der lateralen Richtung X besitzt, die innerhalb des Bereichs von 20 nm bis 1 µm liegt. Aufgrund dieser kleinen lateralen Erstreckung kann das elektrische Feld durch laterale Komponenten in diesem Bereich abgeschirmt werden und der Transistor 1 kann konfiguriert sein zum Bereitstellen einer umgekehrten Blockierfähigkeit. Jede der ersten Teilsektionen 101-1 bis 101-5 kann lateral von einer oder mehreren der zweiten Teilsektionen 102-1 bis 102-4 und/oder von einer der dritten Teilsektionen 103-1 und 103-2 des dritten Emitters 103 benachbart sein.
  • Jede von 12 und 13 veranschaulicht schematisch eine Sektion einer horizontalen Projektion des Grenzflächengebiets des Transistors 1 gemäß einiger Ausführungsformen. Beispielsweise kann die Projektion parallel zu einer Ebene sein, die durch die erste laterale Richtung X und die zweite laterale Richtung Y definiert wird, die senkrecht zu jeder der ersten lateralen Richtung X und der vertikalen Richtung Z verläuft. Gemäß den in jeder von 12 und 13 schematisch dargestellten Ausführungsformen kann der erste Emitter 101 eine streifenartige Struktur aufweisen, und auch der zweite Emitter 102 kann eine streifenartige Struktur aufweisen, die im Wesentlichen senkrecht zu der streifenartigen Struktur des ersten Emitters 101 angeordnet ist. Außerdem kann der dritte Emitter 103 eine streifenartige Struktur aufweisen, die im Wesentlichen parallel zu und bei der streifenartigen Struktur des ersten Emitters 101 angeordnet ist. Beispielsweise kann die streifenartige Struktur des zweiten Emitters 102 auf und in Kontakt mit jeder der streifenartigen Struktur des ersten Emitters 101 und der streifenartigen Struktur des zweiten Emitters 103 angeordnet sein, wie in 12 schematisch dargestellt. Somit kann die streifenartige Struktur des zweiten Emitters 102 mit Hilfe der streifenartigen Strukturen des ersten Emitters 101 und des dritten Emitters 103 von dem zweiten Lastanschluss 12 isoliert sein. Beispielsweise entspricht die in 12 schematisch dargestellte Ausführungsform der Grenzflächengebiete Variante (2) der Ausführungsform des in 10 schematisch dargestellten Grenzflächengebiets.
  • Gemäß der in 13 schematisch dargestellten Ausführungsformen ist der Aufbau des ersten Emitters 101 und des dritten Emitters 103 im Vergleich zu der Ausführungsform von 12 unverändert, wobei die streifenartige Struktur des zweiten Emitters 102 durch ein oder mehrere Unterbrechungsgebiete 104-1 bis 104-4 unterbrochen ist, die Gebiete entweder vom ersten oder vom zweiten Leitfähigkeitstyp sein können. Beispielsweise kann im Fall einer n-Dotierung die Emittereffizienz in dem in Sperrrichtung leitenden Modus aufgrund einer geringeren Dotierungskonzentration des einen oder der mehreren Unterbrechungsgebiete 104-1 bis 104-4 oder aufgrund des Begrenzens des Stromflusses zum ersten Emitter 101, durch einen nichtohmschen Kontakt in dem einen oder den mehreren Unterbrechungsgebieten 104-1 bis 104-4 bewirkt, reduziert werden. Die reduzierte Emittereffizienz kann zu geringeren Sperrverzögerungsverlusten führen. Im Fall einer p-Dotierung in dem einen oder den mehreren Unterbrechungsgebieten 104-1 bis 104-4 sind zusätzliche Gebiete für die Lochinjektion während des Durchlassbetriebs gemäß einer Ausführungsform vorgesehen.
  • Falls nicht anderweitig festgestellt, kann der erste Emitter 101 (beziehungsweise jede seiner ersten Teilsektionen) eine Dotierstoffkonzentration innerhalb des Bereichs von 2*1016cm-3 bis 1*1022cm-3 besitzen. Weiterhin kann der dritte Emitter 103 (beziehungsweise jede seiner dritten Teilsektionen) eine Dotierstoffkonzentration innerhalb des Bereichs von 1*1015cm-3 bis 1*1018cm-3 besitzen, und der zweite Emitter 102 (beziehungsweise jede seiner zweiten Teilsektionen) kann eine Dotierstoffkonzentration innerhalb des Bereichs von 1*1017cm-3 bis 1*1022cm-3 besitzen.
  • Gemäß einer oder mehreren Ausführungsformen wird eine rückseitige Emitterstruktur eines Leistungshalbleitertransistors vorgelegt, die eine bipolare Verstärkung während eines Überlastzustands gestattet, die im Vergleich zu einer bipolaren Verstärkung während eines Nennzustands erhöht ist, wodurch eine gute Kurzschlussrobustheit und immer noch niedrige Schaltverluste während des Nennbetriebs angeboten werden.
  • Merkmale weiterer Ausführungsformen werden in den abhängigen Ansprüchen definiert. Die Merkmale der weiteren Ausführungsformen und die Merkmale der oben beschriebenen Ausführungsformen können miteinander kombiniert werden, um zusätzliche Ausführungsformen auszubilden, solange die Merkmale nicht ausdrücklich als zueinander alternativ beschrieben werden.
  • Oben wurden Leistungshalbleitertransistoren betreffende Ausführungsformen erläutert. Beispielsweise basieren diese Halbleitertransistoren auf Silizium (Si). Dementsprechend kann ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht, z.B. die Halbleitergebiete 10, 100, 101, 101-1, 101-2, 101-3, ..., 102, 102-1, 102-2, 102-3, ..., 103, 103-1, 103-23, 103-3, ..., 107, 108-1, 108-2, 108-3, 109-1, 109-2, 109-3 und 109-4 von Ausführungsbeispielen, ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silizium verwendet werden.
  • Es versteht sich jedoch, dass die Halbleitergebiete 10, 100, 101, 101-1, 101-2, 101-3, ..., 102, 102-1, 102-2, 102-3, ..., 103, 103-1, 103-23, 103-3, ..., 107, 108-1, 108-2, 108-3, 109-1, 109-2, 109-3 und 109-4 aus einem beliebigen Material hergestellt werden können, das sich zum Herstellen eines Halbleiterbauelements eignet. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbundhalbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre und ternäre II-VI-Halbleitermaterialien wie etwa Kadmiumtellurid (CdTe) und Quecksilberkadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial ausgebildet. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen unter anderem Aluminiumgalliumnitrid-(AlGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid-(InGaN)-Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid-(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid-(AIGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid-(InGaN)-Aluminiumgalliumnitrid (AIGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleiterbauelementanwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Ausdrücke wie etwa „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des jeweiligen Bauelements zusätzlich zu anderen Orientierungen als jenen in den Figuren dargestellten umfassen. Weiterhin werden Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen ebenfalls verwendet, um verschiedene Elemente, Regionen und Sektionen usw. zu beschreiben, und sie sollen nicht beschränkend sein. In der Beschreibung beziehen sich gleiche Ausdrücke auf gleiche Elemente.

Claims (20)

  1. Leistungshalbleitertransistor (1), umfassend einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12) und einen Halbleiterkörper (10), an den ersten Lastanschluss (11) und den zweiten Lastanschluss (12) gekoppelt, wobei der Halbleiterkörper (10) Folgendes enthält: - ein Driftgebiet (100) mit Dotierstoffen von einem ersten Leitfähigkeitstyp; - eine Transistorsektion (1-1), die konfiguriert ist zum Leiten eines Vorwärtslaststroms, wobei die Transistorsektion (1-1) einen Steuerkopf (1-11) besitzt, der den ersten Lastanschluss (11) an eine erste Seite (100-1) des Driftgebiets (100) koppelt; und - eine Diodensektion (1-2), die konfiguriert ist zum Leiten eines Rückwärtslaststroms, wobei die Diodensektion (1-2) einen Diodenanschluss (1-22) besitzt, der den zweiten Lastanschluss (12) an eine zweite Seite (100-2) des Driftgebiets (100) koppelt, wobei der Diodenanschluss (1-22) Folgendes enthält: - einen ersten Emitter (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und konfiguriert zum Injizieren von Majoritätsladungsträgern in das Driftgebiet (100), wobei der erste Emitter (101) elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; und - einen zweiten Emitter (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und konfiguriert zum Injizieren von Minoritätsladungsträgern in das Driftgebiet (100), wobei der erste Emitter (101) in Kontakt mit dem zweiten Emitter (102) angeordnet ist und wobei eine pn-Grenzschicht (105), ausgebildet durch einen Übergang zwischen dem ersten Emitter (101) und dem zweiten Emitter (102), eine Durchschlagspannung von unter 10 V aufweist, wobei jeder des ersten Emitters (101) und des zweiten Emitters (102) eine Dotierstoffkonzentration von mindestens 5*1018 cm-3 besitzt.
  2. Leistungshalbleitertransistor (1) nach Anspruch 1, wobei die pn-Grenzschicht (105) von dem zweiten Lastanschluss (12) isoliert ist.
  3. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der erste Emitter (101) und der zweite Emitter (102) konfiguriert sind, als eine Zener-Diode betrieben zu werden.
  4. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der Diodenanschluss (1-22) einen Teil einer Kathode der Diodensektion (1-2) bildet.
  5. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Transistorsektion (1-1) weiterhin einen Drainanschluss (1-12) umfasst, der den zweiten Lastanschluss (12) an die zweite Seite (100-2) des Driftgebiets (100) koppelt, wobei der Drainanschluss (1-12) einen dritten Emitter (103) enthält, der separat von dem zweiten Emitter (102) angeordnet und elektrisch mit dem zweiten Lastanschluss (12) gekoppelt ist, wobei der dritte Emitter (103) Dotierstoffe vom zweiten Leitfähigkeitstyp besitzt und konfiguriert ist zum Injizieren von Minoritätsladungsträgern in das Driftgebiet (100).
  6. Leistungshalbleitertransistor (1) nach Anspruch 5, wobei der dritte Emitter (103) seitlich bei dem ersten Emitter (101) angeordnet ist, wobei der erste Emitter (101) den zweiten Emitter (102) von jedem des zweiten Lastanschlusses (12) und des dritten Emitters (103) isoliert.
  7. Leistungshalbleitertransistor (1), umfassend einen ersten Lastanschluss (11), einen zweiten Lastanschluss (12) und einen Halbleiterkörper (10), an den ersten Lastanschluss (11) und den zweiten Lastanschluss (12) gekoppelt, wobei der Halbleiterkörper (10) Folgendes enthält: - ein Driftgebiet (100) mit Dotierstoffen von einem ersten Leitfähigkeitstyp; - eine Mehrheit von aktiven Zellen (1-1, 1-2), die konfiguriert sind zum Implementieren sowohl eines Transistorbetriebs zum Leiten eines Vorwärtslaststroms als auch eines Diodenbetriebs zum Leiten eines Rückwärtslaststroms, wobei jede aktive Zelle (1-1, 1-2) einen Steuerkopf (1-11) und ein Grenzflächengebiet (101, 102, 103) umfasst, wobei der Steuerkopf (1-11) den ersten Lastanschluss (11) an eine erste Seite (100-1) des Driftgebiets (100) koppelt und das Grenzflächengebiet (101, 102, 103) den zweiten Lastanschluss (12) an eine zweite Seite (100-2) des Driftgebiets (100) koppelt; wobei das Grenzflächengebiet Folgendes enthält: - einen ersten Emitter (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und konfiguriert zum Injizieren von Majoritätsladungsträgern in das Driftgebiet (100) für einen Diodenbetrieb, wobei der erste Emitter (101) elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; und - einen zweiten Emitter (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und konfiguriert zum Injizieren von Minoritätsladungsträgern in das Driftgebiet (100); und - einen dritten Emitter (103), der separat von dem zweiten Emitter (102) angeordnet und elektrisch mit dem zweiten Lastanschluss (12) verbunden ist, wobei der dritte Emitter (103) Dotierstoffe vom zweiten Leitfähigkeitstyp besitzt und konfiguriert ist zum Injizieren von Minoritätsladungsträgern in das Driftgebiet (100) für den Transistorbetrieb, wobei die Dotierstoffkonzentration des zweiten Emitters (102) größer ist als die Dotierstoffkonzentration des dritten Emitters (103); und wobei der zweite Emitter (102) elektrisch mit dem zweiten Lastanschluss (12) verbunden ist; wobei der Halbleiterkörper (10) weiterhin ein Feldstoppgebiet (107) mit Dotierstoffen vom ersten Leitfähigkeitstyp mit einer größeren Dotierstoffkonzentration als das Driftgebiet (100) umfasst, wobei das Feldstoppgebiet (107) jeden des ersten Emitters (101), des zweiten Emitters (102) und des dritten Emitters (103) an das Driftgebiet (100) koppelt.
  8. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche 5 bis 7, wobei der erste Emitter (101) den zweiten Emitter (102) von dem dritten Emitter (103) isoliert.
  9. Leistungshalbleitertransistor (1) nach Anspruch 7 oder 8, wobei der zweite Emitter (102) in Kontakt mit dem ersten Emitter (101-1, 101-2) angeordnet ist und wobei eine pn-Grenzschicht (105-1, 105-2), die durch einen Übergang zwischen dem ersten Emitter (101-1, 101-2) und dem zweiten Emitter (102) gebildet ist, von dem zweiten Lastanschluss (12) isoliert ist.
  10. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche 5 bis 9, wobei der dritte Emitter (103) den zweiten Emitter (102) von dem ersten Emitter (101) isoliert.
  11. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche 5 bis 10, wobei der erste Emitter (101) in Kontakt mit jedem des zweiten Emitters (102) und des dritten Emitters (103) steht.
  12. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche 5 bis 11, wobei eine Gesamterstreckung entlang einer ersten lateralen Richtung (X) des zweiten Emitters (102) weniger als 75% der Gesamterstreckung entlang der ersten lateralen Richtung (X) des dritten Emitters (103) beträgt.
  13. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche 5 bis 12, umfassend eine aktive Zone und eine die aktive Zone umgebende Randzone, wobei die aktive Zone konfiguriert ist zum Leiten des Laststroms zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) in jeder der Vorwärtsrichtung und der Rückwärtsrichtung und wobei jeder des ersten Emitters (101), des zweiten Emitters (102) und des dritten Emitters (103) in der aktiven Zone angeordnet ist.
  14. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche 5 bis 13, wobei die Dotierstoffkonzentration des dritten Emitters (102) innerhalb des Bereichs von 1*1016 cm-3 bis 1*1018 cm-3 liegt.
  15. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der erste Emitter (101) den zweiten Emitter (102) von dem zweiten Lastanschluss (12) isoliert.
  16. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffkonzentration des ersten Emitters (101) innerhalb des Bereichs von 2*1016 cm-3 bis 1*1022 cm-3 liegt.
  17. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei die Dotierstoffkonzentration des zweiten Emitters (102) innerhalb des Bereichs von 2*1017 cm-3 bis 1*1022 cm-3 liegt.
  18. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei ein Übergang zwischen dem ersten Emitter (101) und dem zweiten Lastanschluss (12) einen Schottky-Kontakt (16) umfasst.
  19. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei eine Gesamterstreckung entlang einer ersten lateralen Richtung (X) des zweiten Emitters (102) weniger als 75% der Gesamterstreckung entlang der ersten lateralen Richtung (X) des ersten Emitters (101) beträgt.
  20. Leistungshalbleitertransistor (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Emitter (102) konfiguriert ist zum Injizieren der Minoritätsladungsträger in das Driftgebiet (100), nur falls ein Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) über einem Nennwert liegt.
DE102015120210.7A 2015-11-23 2015-11-23 Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung Active DE102015120210B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015120210.7A DE102015120210B4 (de) 2015-11-23 2015-11-23 Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
US15/359,259 US9899504B2 (en) 2015-11-23 2016-11-22 Power semiconductor transistor having increased bipolar amplification
CN201611042435.8A CN107039513B (zh) 2015-11-23 2016-11-23 具有增强的双极放大的功率半导体晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015120210.7A DE102015120210B4 (de) 2015-11-23 2015-11-23 Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung

Publications (2)

Publication Number Publication Date
DE102015120210A1 DE102015120210A1 (de) 2017-05-24
DE102015120210B4 true DE102015120210B4 (de) 2019-02-21

Family

ID=58693620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120210.7A Active DE102015120210B4 (de) 2015-11-23 2015-11-23 Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung

Country Status (3)

Country Link
US (1) US9899504B2 (de)
CN (1) CN107039513B (de)
DE (1) DE102015120210B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019135545A1 (de) * 2019-12-20 2021-06-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
CN113224164B (zh) * 2021-04-21 2022-03-29 电子科技大学 一种超结mos器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042575A1 (en) 2001-02-02 2003-03-06 Hideki Takahashi Insulated gate bipolar transistor, semiconductor device, method of manufacturing insulated-gate bipolar transistor, and method of manufacturing semiconductor device
DE102006050338A1 (de) 2006-10-25 2008-04-30 Infineon Technologies Austria Ag Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
US20150137176A1 (en) * 2013-11-19 2015-05-21 United Microelectronics Corp. Semiconductor power device
DE102014223793A1 (de) 2013-11-26 2015-05-28 Mitsubishi Electric Corporation Halbleitervorrichtung
US20150262999A1 (en) 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415747B2 (en) * 2010-12-28 2013-04-09 Infineon Technologies Austria Ag Semiconductor device including diode
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5919121B2 (ja) * 2011-07-27 2016-05-18 株式会社豊田中央研究所 ダイオードおよび半導体装置
US8860025B2 (en) * 2011-09-07 2014-10-14 Infineon Technologies Ag Semiconductor device and method for manufacturing the semiconductor device
JP5745650B2 (ja) * 2011-12-15 2015-07-08 株式会社日立製作所 半導体装置および電力変換装置
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042575A1 (en) 2001-02-02 2003-03-06 Hideki Takahashi Insulated gate bipolar transistor, semiconductor device, method of manufacturing insulated-gate bipolar transistor, and method of manufacturing semiconductor device
DE102006050338A1 (de) 2006-10-25 2008-04-30 Infineon Technologies Austria Ag Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
US20150137176A1 (en) * 2013-11-19 2015-05-21 United Microelectronics Corp. Semiconductor power device
DE102014223793A1 (de) 2013-11-26 2015-05-28 Mitsubishi Electric Corporation Halbleitervorrichtung
US20150262999A1 (en) 2014-03-14 2015-09-17 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN107039513B (zh) 2020-10-16
CN107039513A (zh) 2017-08-11
US9899504B2 (en) 2018-02-20
US20170148904A1 (en) 2017-05-25
DE102015120210A1 (de) 2017-05-24

Similar Documents

Publication Publication Date Title
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
DE102016112019B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016112020A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016112017A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102017118665A1 (de) Rc-igbt
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE102018114375B4 (de) Leistungselektronikanordnung
DE102017123285B4 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102018111939B4 (de) Leistungshalbleiterbauelement
DE102019109502A1 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative