CN111326566A - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN111326566A
CN111326566A CN201911281432.3A CN201911281432A CN111326566A CN 111326566 A CN111326566 A CN 111326566A CN 201911281432 A CN201911281432 A CN 201911281432A CN 111326566 A CN111326566 A CN 111326566A
Authority
CN
China
Prior art keywords
semiconductor device
power semiconductor
lateral
region
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911281432.3A
Other languages
English (en)
Other versions
CN111326566B (zh
Inventor
O.洪贝尔
J-G.鲍尔
J.布兰登布格
D.卡尔
P.S.科赫
A.科普罗夫斯基
S.克伦普
T.库尔茨曼
E.莱歇尔
H.吕廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111326566A publication Critical patent/CN111326566A/zh
Application granted granted Critical
Publication of CN111326566B publication Critical patent/CN111326566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种具有功率半导体晶体管配置的功率半导体器件包括：半导体本体，其具有耦合到第一负载端子结构的前侧、耦合到第二负载端子结构的背侧和横向芯片边缘；有源区，其被配置用于在功率半导体器件的导通状态下在第一负载端子结构和第二负载端子结构之间传导负载电流；以及边缘终止区，其将有源区与横向芯片边缘分开。在前侧处，边缘终止区包括保护区，其不包括任何金属结构，除非金属结构被多晶硅层从下方电屏蔽，所述多晶硅层比金属结构更朝向横向芯片边缘延伸至少20μm的横向距离。在功率半导体器件的阻断状态下，保护区被配置为容纳在从有源区朝向横向芯片边缘的横向方向上的半导体本体内部的阻断电压的至少90%的电压变化。

Description

功率半导体器件
技术领域
本说明书涉及功率半导体器件的实施例。特别地，本说明书涉及具有至少布置在边缘终止区的一部分中的硬钝化层的功率半导体器件的实施例。
背景技术
汽车、消费者和工业应用中的现代设备的许多功能（诸如转换电能和驱动电动机或电机）依赖于功率半导体器件。例如，绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（仅举几例）已经用于各种应用，包括但不限于电源和功率转换器中的开关，例如，在牵引应用中。
功率半导体器件通常包括半导体本体，该半导体本体被配置用于沿着器件的两个负载端子之间的负载电流路径传导负载电流。此外，在功率半导体器件具有晶体管配置的情况下，负载电流路径可以借助于通常被称为栅电极的绝缘电极来控制。例如，在从例如驱动器单元接收相应的控制信号时，控制电极可以将功率半导体器件设置在导通状态和阻断状态之一。
此外，为了传导负载电流，功率半导体器件可以包括一个或多个功率单元，其可以布置在功率半导体器件的所谓的有源区中。功率半导体器件可以由边缘横向地（laterally）限制。在横向边缘和包括一个或多个功率单元的有源区之间，可以布置边缘终止区，其可以包括边缘终止结构。这种边缘终止结构可以用于影响半导体本体内的电场的进程（course）的目的，例如以便确保功率半导体器件的可靠阻断能力。边缘终止结构可以包括布置在半导体本体内的一个或多个部件、还有布置在半导体本体的表面上方的一个或多个部件。
这种边缘终止概念的常见示例是p掺杂多晶硅场环与场板的组合，其中场板可以被配置用于提供外部电荷的有效掩蔽。例如，场板可以包括诸如铝的金属。或者，这种场板可以由多晶硅形成，例如以便使边缘终止结构在暴露于湿度和电场时不易受腐蚀。例如，在将p掺杂场环与n掺杂多晶硅场板组合的边缘终止结构中，仍然可以存在金属层以提供场板与场环之间的电接触，从而减少电场对金属层的外边缘的影响。
通常，在边缘终止区中提供一个或多个钝化层，诸如硬钝化层，包括氧化物和氮化物。例如，这种钝化层可以布置在边缘终止结构上方，以便从电和化学污染物（诸如离子）保护包括边缘终止结构的半导体表面。
通常期望提供即使在例如牵引应用中遇到的苛刻环境条件下也是可靠的边缘终止和钝化概念。为此，可能期望使边缘终止结构在湿度和电场的组合影响下不易受到腐蚀。在这种条件下的器件性能通常通过强加速可靠性测试（诸如HV-H3TRB或H2S）来测试。
发明内容
根据一个实施例，功率半导体器件具有功率半导体晶体管配置，并且包括：半导体本体，其具有耦合到第一负载端子结构的前侧、耦合到第二负载端子结构的背侧以及横向芯片边缘；有源区，被配置用于在功率半导体器件的导通状态下在第一负载端子结构和第二负载端子结构之间传导负载电流；以及边缘终止区，其将有源区与横向芯片边缘分开。在前侧处，边缘终止区包括保护区，其不包括任何金属结构，除非金属结构被多晶硅层从下方电屏蔽，所述多晶硅层比金属结构更朝向横向芯片边缘延伸至少20μm的横向距离。在功率半导体器件的阻断状态下，保护区被配置为容纳在从有源区朝向横向芯片边缘的横向方向上的半导体本体内部的阻断电压的至少90%的电压变化。
根据一个实施例，功率半导体器件具有功率半导体晶体管配置，并且包括：半导体本体，其具有耦合到第一负载端子结构的前侧、耦合到第二负载端子结构的背侧以及横向芯片边缘；有源区，被配置用于在功率半导体器件的导通状态下在第一负载端子结构和第二负载端子结构之间传导负载电流；以及边缘终止区，将有源区与横向芯片边缘分开。在前侧处，边缘终止区包括保护区，其不包括任何金属结构，除非金属结构被多晶硅层从下方电屏蔽，该多晶硅层比金属结构更朝向横向芯片边缘延伸至少20μm的横向距离。在竖直（vertical）截面中，保护区从起点沿着横向方向延伸到横向芯片边缘，其中起点位于离其中掺杂半导体区与金属和/或多晶硅层接触的最外点至多30μm的距离处，所述金属和/或多晶硅层与第一负载端子结构电连接。
根据另一实施例，一种功率半导体器件包括：半导体本体，其具有耦合到第一负载端子结构的前侧、耦合到第二负载端子结构的背侧以及横向芯片边缘；有源区，被配置用于在功率半导体器件的导通状态下在第一负载端子结构和第二负载端子结构之间传导负载电流；边缘终止区，将有源区与横向芯片边缘分开；绝缘层，其布置在前侧处，其中绝缘层的横向边缘限定至少一个接触孔，所述接触孔填充有金属层，所述金属层与所述半导体本体的掺杂半导体区接触；以及硬钝化层，其以使得硬钝化层不在绝缘层的横向边缘上方延伸的方式至少在边缘终止区的一部分中布置在前侧处。
根据另一实施例，一种功率半导体器件包括：半导体本体，其具有耦合到第一负载端子结构的前侧、耦合到第二负载端子结构的背侧以及横向芯片边缘；有源区，被配置用于在功率半导体器件的导通状态下在第一负载端子结构和第二负载端子结构之间传导负载电流；边缘终止区，将有源区与横向芯片边缘分开；硬钝化层，至少在边缘终止区的一部分中布置在前侧处，所述硬钝化层包括具有氧化物层厚度的氧化物层；以及金属层，至少在边缘终止区的一部分中布置在前侧处并且具有横向边缘，其中，在沿着从前侧指向背侧的竖直方向的截面中，所述截面垂直于横向边缘，硬钝化层和金属层的共同横向延伸范围相当于氧化物层厚度的至多10倍。
根据另一实施例，一种处理功率半导体器件的方法包括以下步骤：提供具有前侧、背侧和横向芯片边缘的半导体本体；创建有源区，所述有源区被配置用于在功率半导体器件的导通状态下在布置在前侧处的第一负载端子结构与布置在背侧处的第二负载端子结构之间传导负载电流；以及创建将有源区与横向芯片边缘分开的边缘终止区；其中，在前侧处，边缘终止区包括保护区，其不包括任何金属结构，除非金属结构被多晶硅层从下方电屏蔽，所述多晶硅层比金属结构更朝向横向芯片边缘延伸至少20μm的横向距离，并且其中，在功率半导体器件的阻断状态下，保护区被配置为容纳在从有源区朝向横向芯片边缘的横向方向上的半导体本体内部的阻断电压的至少90%的电压变化。
根据另一实施例，一种处理功率半导体器件的方法包括以下步骤：提供具有前侧、背侧和横向芯片边缘的半导体本体；创建有源区，所述有源区被配置用于在功率半导体器件的导通状态下在布置在前侧处的第一负载端子结构与布置在背侧处的第二负载端子结构之间传导负载电流；以及创建将有源区与横向芯片边缘分开的边缘终止区；其中，在前侧处，边缘终止区包括保护区，其不包括任何金属结构，除非金属结构被多晶硅层从下方电屏蔽，所述多晶硅层比金属结构更朝向横向芯片边缘延伸至少20μm的横向距离。在竖直截面中，保护区从起点沿着横向方向延伸到横向芯片边缘，其中起点位于离其中掺杂半导体区与金属和/或多晶硅层接触的最外点至多30μm的距离处，所述金属和/或多晶硅层与第一负载端子结构电连接。
根据另一实施例，一种处理功率半导体器件的方法包括以下步骤：提供具有前侧、背侧和横向芯片边缘的半导体本体；创建有源区，所述有源区被配置用于在功率半导体器件的导通状态下在布置在前侧处的第一负载端子结构与布置在背侧处的第二负载端子结构之间传导负载电流；以及创建将有源区与横向芯片边缘分开的边缘终止区；在前侧处创建绝缘层，使得绝缘层的横向边缘限定至少一个接触孔；用金属和/或多晶硅层填充接触孔，以便建立与半导体本体的掺杂半导体区的接触；以及以使得硬钝化层不在绝缘层的横向边缘上方延伸的方式至少在边缘终止区的一部分中在前侧处创建硬钝化层。
根据另一实施例，一种处理功率半导体器件的方法包括以下步骤：提供具有前侧、背侧和横向芯片边缘的半导体本体；创建有源区，所述有源区被配置用于在功率半导体器件的导通状态下在布置在前侧处的第一负载端子结构与布置在背侧处的第二负载端子结构之间传导负载电流；创建将有源区与横向芯片边缘分开的边缘终止区；至少在边缘终止区的一部分中在前侧处创建硬钝化层，所述硬钝化层包括具有氧化物层厚度的氧化物层；以及至少在边缘终止区的一部分中在前侧处创建金属层，所述金属层具有横向边缘，其中，在沿着从前侧指向背侧的竖直方向的截面中，所述截面垂直于横向边缘，硬钝化层（18）和金属层的共同横向延伸范围相当于氧化物层厚度的至多10倍。
本领域技术人员在阅读以下详细描述并查看附图后将认识到附加的特征和优点。
附图说明
附图中的部分不一定是按比例的，作为代替，重点在于说明本发明的原理。此外，在附图中，相同的附图标记表示相应的部分。在附图中：
图1A-C每一个都示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直投影的一部分；
图2示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分；
图3示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分；
图4示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分；
图5示意性和示例性地示出根据一个或多个实施例的功率半导体器件的竖直截面的一部分；以及
图6示出图5的一部分的放大图。
具体实施方式
在以下详细描述中，参考了形成其一部分的附图，并且在附图中通过图示的方式示出了可以实践本发明的特定实施例。
在这方面，可以参考所描述的附图的取向来使用方向术语，诸如"顶部"、"底部"、"下方"、"前"、"后"、"背"、"头"、"尾"、"下方"、"上方"等。由于实施例的部分可以以多个不同的取向定位，所以方向术语是用于说明的目的而决不是限制。应当理解，在不脱离本发明范围的情况下，也可以利用其他实施例，并且可以进行结构或逻辑上的改变。因此，以下详细描述不应被视为限制性的，并且本发明的范围由所附权利要求来限定。
现在将详细参考各种实施例，在附图中示出了实施例的一个或多个示例。每个示例是通过解释的方式提供的，而不意为限制本发明。例如，作为一个实施例的一部分示出或描述的特征也可以用在其他实施例上或与其他实施例结合使用，以产生又一实施例。本发明旨在包括这样的修改和变化。示例使用特定语言来描述，语言不应被解释为是对所附权利要求范围的限制。附图不是按比例绘制的，并且仅用于说明性目的。为了清楚起见，如果没有另外说明，那么在不同的附图中相同的元件或制造步骤是由相同的附图标记表示的。
在本说明书中使用的术语"水平"旨在描述基本上平行于半导体衬底或半导体结构的水平表面的取向。这可以是例如半导体晶片或管芯的表面。例如，以下所提及的第一横向方向X与第二横向方向Y两者均可以是水平方向，其中第一横向方向X与第二横向方向Y可以彼此垂直。
在本说明书中使用的术语"竖直"旨在描述基本上垂直于水平表面布置的取向，即平行于半导体晶片的表面的法线方向。例如，下面提到的竖直方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的竖直方向。
在本说明书中，n掺杂被称为"第一导电类型"，而p掺杂被称为"第二导电类型"。或者，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂的，而第二导电类型可以是n掺杂的。
此外，在本说明书内，术语"掺杂剂浓度"可以指特定半导体区或半导体区域的平均掺杂剂浓度或（or, respectively）均值掺杂剂浓度或片电荷载流子浓度。因此，例如，特定半导体区呈现出与另一半导体区的掺杂剂浓度相比较高或较低的特定掺杂剂浓度的陈述可以指示半导体区的相应平均掺杂剂浓度彼此不同。
在本说明书的上下文中，术语"欧姆接触"、"电接触"、"欧姆连接"和"电连接"旨在描述在半导体器件的两个区、区段、区域、部或部分之间或者在一个或多个器件的不同端子之间或者在端子或金属化或电极和半导体器件的一部或一部分之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语"接触"旨在描述在相应半导体器件的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，如果没有另外说明，则在其通常有效理解的上下文中使用术语"电绝缘"，并且因此旨在描述两个或更多个部件彼此分开地定位并且不存在连接这些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。例如，电容器的两个电极可以彼此电绝缘而同时通过例如绝缘体（例如电介质）彼此机械地和电容性地耦合。
本说明书中描述的具体实施例涉及但不限于呈现条形单元或针形单元配置的功率半导体器件，诸如功率半导体晶体管，其可以在功率转换器或电源内使用。因此，在一个实施例中，半导体器件被配置用于承载要被馈送到负载和/或由功率源提供的负载电流。例如，半导体器件可以包括一个或多个有源功率单位单元，诸如单片集成二极管单元、和/或单片集成晶体管单元、和/或单片集成IGBT单元、和/或单片集成RC-IGBT单元、和/或单片集成MOS栅控二极管（MGD）单元、和/或单片集成MOSFET单元和/或其衍生物。这种二极管单元和/或这种晶体管单元可以集成在功率半导体模块中。多个这样的单元可以构成与功率半导体器件的有源区一起布置的单元场。
本说明书中使用的术语"功率半导体器件"旨在描述具有高电压阻断和/或高载流能力的单个芯片上的半导体器件。换句话说，这种功率半导体器件旨在用于高电流（典型地在例如高达几十或几百安培或甚至高达几kA的安培范围内）和/或高电压（典型地高于100V，更典型地为500V和更高，例如高达至少1 kV，高达至少6 kV）。例如，下面描述的半导体器件可以是呈现条形单元配置或针形单元配置的半导体器件，并且可以被配置用于在低、中和/或高电压应用中用作功率部件。
例如，在本说明书中使用的术语"功率半导体器件"不针对被用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图1A至1C每一个示意性和示例性地示出了根据一些实施例的功率半导体器件1的竖直投影的一部分。所示的竖直投影在每种情况下都平行于由第一横向方向X和第二横向方向Y限定的平面并且正交于竖直方向Z。功率半导体器件1包括具有横向芯片边缘109的半导体本体10。此外，功率半导体器件1呈现被配置用于传导负载电流（例如，基本上沿着竖直方向Z）的有源区16和横向布置在芯片边缘109和有源区16之间的边缘终止区17。如图1A至1C中的每一个所示，有源区16可以被边缘终止区17横向包围。
例如，有源区16包括一个或多个功率单元14，每个功率单元至少部分地延伸到半导体本体10中。本说明书不限于一个或多个功率单元14的特定种类的配置。相反，功率单元14可以呈现功率半导体器件所共同的任何配置，例如，二极管配置、晶闸管配置、MOS栅控二极管（MGD）配置、晶体管配置（诸如IGBT配置）、RC（反向导通）IGBT配置、MOSFET配置以及从其导出的任何配置中的至少一个。本领域技术人员熟悉这些种类的配置。因此，在图1A-C中，仅示意性地示出了功率单元14，因为确切的配置并不是本说明书的主要主题。
例如，图1A所示的配置可以对应于包括单个功率单元14的功率二极管配置。与之相比，图1B和1C中所示的配置可以例如表示半导体开关配置（诸如例如MOSFET和/或IGBT配置），其中功率单元14可以被配置用于通过将功率半导体器件1切换到导通状态和阻断状态之一来控制负载电流。这种功率单元14可以例如包括诸如MOS控制结构的控制结构。如图1B中示例性地示出的，功率单元14可以呈现条形配置，其可以例如沿第二横向方向Y延伸遍及整个有源区16。在另一个实施例中，如图1C所示，功率单元14可以呈现蜂窝状配置，例如，具有呈现正方形形状、矩形形状、具有圆角的矩形形状、圆形形状和椭圆形形状中的一种的水平截面。
可以包括在功率半导体器件1的有源区16中的一个或多个功率单元14可以被配置用于选择性地传导负载电流，并用于对阻断电压进行阻断，这取决于例如功率半导体器件1的开关状态和/或电流和/或电压被馈送或施加到功率半导体器件1的方向。
例如，借助于至少一个功率单元14，功率半导体器件1可以被配置成支持至少300V、至少500V、至少600V、至少1000V、至少1500V、或至少3000V、或甚至大于6000V的阻断电压。此外，至少一个功率单元14可以呈现还被称为"超结"结构的补偿结构。
例如，为了控制一个或多个功率单元14，可以提供控制端子（未示出），该控制端子可以被配置用于将控制信号转发到一个或多个功率单元14的控制电极结构。例如，控制端子可以是栅极端子。由此，功率半导体器件1可以被设定为导通状态和阻断状态中的一个。在一个实施例中，这种控制信号可以通过在控制端子和第一负载端子（图1A-C中未示出）之间施加电压来提供。
在芯片边缘109（其可能例如通过晶片切割而形成）和有源区16之间，可以布置边缘终止结构171（在图1A-C中未示出，参考图2-5）。换句话说，边缘终止结构171可以布置在边缘终止区17中。例如，边缘终止结构171可以完全包围有源区16。根据一个实施例，边缘终止结构171不是被配置用于传导负载电流，而是被配置用于确保功率半导体器件1的可靠阻断能力。例如，边缘终止结构171包括场环/场板终止结构。附加地或替选地，边缘终止结构可以包括结终止扩展（JTE）结构和横向掺杂变化（VLD）结构中的至少一种。本领域技术人员熟悉这些种类的边缘终止结构。
图2至图6每一个示意性和示例性地示出了根据一些实施例的功率半导体器件1的竖直截面的一部分。所示的截面平行于由第一横向方向X和竖直方向Z限定的平面，其中，所示的部件中的每一个也可以沿着第二横向方向Y延伸。图6示出了图5的一部分的放大图。
图2至6中所示的竖直截面的部分在每种情况下都位于半导体本体10的横向芯片边缘109附近，并且包括边缘终止区17的至少一部分的竖直截面。此外，在图2至5的每一个中示出了与边缘终止区17相邻的有源区16的外围部分。
半导体本体10耦合到功率半导体器件1的第一负载端子结构11和第二负载端子结构12中的每一个。第一负载端子结构11可以是例如布置在半导体本体10的前侧10-1上的阳极端子、发射极端子或源极端子（取决于功率半导体器件的类型）。相应地，第二负载端子12可以是例如布置在半导体本体10的背侧10-2上的阴极端子、集电极端子或漏极端子。例如，第一负载端子11和/或第二负载端子12可以包括相应的前侧或背侧金属化，前侧金属化可以包括铜和/或铝金属化。
半导体本体10包括第一导电类型（例如，n型）的漂移区100。在一个实施例中，漂移区100是n-掺杂区。如图2至5所示，漂移区100可以延伸到功率半导体器件1的有源区16和边缘终止区17中的每一个中。可以包括在功率半导体器件1的有源区16中的一个或多个功率单元14中的每一个可以包括所述漂移区100的一部分。此外，一个或多个功率单元14中的每一个可以被配置用于在负载端子结构11和12之间经由所述漂移区100传导负载电流，并且用于阻断施加在所述负载端子结构11和12之间的阻断电压。
例如，在根据图1B至图6中的每一个的一些实施例中，功率半导体器件1可以是开关器件，诸如例如IGBT或MOSFET。在这种情况下，有源区16包括多个功率单元14，其中每个功率单元14可以例如包括沟槽-栅极结构，如图2至5中示意性地描绘的，图2至5在每种情况下示出有源区16的一个最外功率单元14。例如，沟槽-栅极结构可以被布置成如图1B所示的条形配置和如图1C中示例性示出的蜂窝状配置（例如，在水平截面中呈现正方形或矩形形状）中的一种。例如，每个功率单元14可以包括布置在沟槽141内的控制电极（图中未描绘），其中控制电极可以被配置用于从功率半导体器件1的控制端子（未示出）接收控制信号，诸如栅极电压。例如，在每个功率单元14内，控制电极可以借助于绝缘结构与第一负载端子电绝缘，所述绝缘结构诸如氧化物结构，如本领域技术人员所公知的。
此外，每个单元14可以包括第二导电类型（例如，p型）的体区142和至少一个第一导电类型的源极区143，源极区143被布置为与第一负载端子11接触，其中体区142将至少一个源极区143与漂移区100隔离。如图2至图5中的每一个所示，体区102和漂移区100之间的过渡可以形成pn结103，该pn结103被配置用于阻断在第一负载端子11和第二负载端子12之间正向地施加的阻断电压。在每个功率单元14内，相应的控制电极可以通过诸如栅极氧化物（在图2-6中用粗线示意性地指示）的绝缘结构与源极区143、体区142和漂移区100中的每一个电绝缘。例如，控制电极可以被配置用于取决于控制信号在源极区143和漂移区100之间的体区142中诱生出传输沟道，诸如例如n沟道，从而使得能够实现功率半导体器件1的导通状态。代替这样的沟槽单元14，功率半导体器件1可以配备有所谓的平面功率开关单元，其中栅电极竖直地位于半导体本体10之上（图中未示出）。本领域技术人员熟悉这种基于沟槽的或平面的功率开关单元14的配置的原理和变型，因此将不对它们进行更详细的解释。
如本领域技术人员所公知的，在功率半导体器件具有IGBT配置的情况下，半导体本体10还可以包括第二导电类型（例如，p型）的背侧发射极区108，其被布置在背侧10-2处与第二负载端子12接触。在另一变型中，其中功率半导体器件1被配置为例如MOSFET，这样的背侧发射极区108可以不存在并且可以由第一导电类型的高掺杂区（漏极）代替。
应当注意，图2至5中的每一个中所描述的晶体管功率单元14仅仅是有源区16中的功率单元的示例性实现。例如，在根据图1A的替选实施例中，可以提供单个大功率单元14，其可以被配置为功率二极管单元。例如，功率二极管单元14包括第二导电类型（例如，p型）的阳极区，其中阳极区被布置为与第一负载端子11接触。此外，阳极区和漂移区100之间的过渡形成pn结，该pn结被配置用于阻断第一负载端子11和第二负载端子12之间的阻断电压。因此，尽管图2至图5中所示的截面通过示例的方式在每种情况下示出了包括具有沟槽-栅极结构的功率单元14的有源区16，但是与下面将解释的边缘终止区17的配置有关的方面也可以参考具有二极管配置的功率半导体器件1的实施例，例如，以有源区16内的单个大功率单元14的形式。
现在转到边缘终止区17，根据图1A至6中所示的所有实施例，所述边缘终止区17可以包括边缘终止结构171，该边缘终止结构171没有被配置用于传导负载电流，而是被配置用于确保功率半导体器件1的可靠阻断能力。边缘终止结构171可以被配置用于在功率半导体器件1的阻断状态下横向终止存在于半导体本体10中的电场。例如，这种边缘终止结构171可以包括结终止延伸（JTE）结构、场环/场板终止结构、横向掺杂变化（VLD）结构和组合的VLD-DLC边缘终止结构中的至少一种。技术人员同样熟悉这些种类的边缘终止结构。
在图2至5所示的示例性实施例中，边缘终止结构171包括第二导电类型的掺杂半导体区1711。例如，掺杂半导体区1711可以呈现横向掺杂的变化（VLD）。此外，在图2至5的实施例中，边缘终止结构171可以包括布置在掺杂半导体区1711的一部分上方的电活性（active）半绝缘层1712。例如，半绝缘层1712通过诸如氧化物的至少一个绝缘层15与掺杂半导体区1711电绝缘。半绝缘层1712可以例如包括以下至少之一：非晶硅（a-Si）、半绝缘多晶硅（SIPOS）和电活性材料，诸如类金刚石碳（DLC）或氢化非晶硅（a-C：H）。例如，这种电活性半绝缘层可以具有在1E07Ωcm至1E15Ωcm范围内的电阻率。因此，它可以被配置用于确保相对较高的电阻断能力。同时，电阻率可以足够低以防止电荷例如在半导体本体10的靠近硬钝化层18的区中的累积。
在根据图2至6中的每一个的实施例中，硬钝化层18被布置在边缘终止区17内的前侧10-2处。硬钝化层18可以至少在边缘终止结构171的一部分之上延伸，如图中所示。例如，在根据图2和3的一个实施例中，硬钝化层18可以覆盖整个边缘终止区17，并且还可以可选地进一步延伸到有源区16中，如图2中示例性地示出的。在其他实施例中，硬钝化层18可以例如包括几个断开的部分。
在一个实施例中，硬钝化层18包括氧化物层181。例如，氧化物层181可以具有氧化物层厚度d2。氧化物层厚度d2可以在例如50 nm至5000 nm的范围内，例如2700 nm。此外，在一个实施例中，硬钝化层18可以包括氮化物层182。例如，氮化物层182可以布置在氧化物层181上方，诸如在氧化物层181的顶部上。这种氮化物层182可以具有氮化物层厚度d3，其相当于至少100 nm，诸如至少400 nm，或者甚至至少800 nm。
此外，在一个实施例中，边缘终止区17包括保护区172。保护区172布置在半导体本体10的前侧10-1处，并且不包括任何金属结构。这在图2和3中示例性地示出。应当注意，在此上下文中，由多晶硅组成的结构不应被理解为金属结构。此外，在本上下文中，保护区172不包括任何金属结构的陈述意味着在晶片级创建的金属结构（诸如例如，栅极流道电极或金属填充的接触孔）不存在于保护区172内部。换句话说，在本说明书的上下文中，可能已经被布置为例如稍后的组装步骤中的功率半导体器件1的封装的一部分的金属结构（例如接合线）不应被理解为"金属结构"。
在另一实施例中，保护区172可以设置在边缘终止区17中，其中保护区172不包括任何这样的金属结构，除非金属结构被多晶硅层178从下方电屏蔽。这在图4中示例性地示出。在图4所示的示例性实施例中，栅极流道电极GR被布置在边缘终止区17内的前侧10-1处。可以提供这样的栅极流道电极GR以用于将可以来自例如栅极驱动器的控制信号分发到可以布置在有源区16的不同区中的多个晶体管单元14的控制电极。这种栅极流道电极的功能和设计对于本领域技术人员是公知的，因此将不进一步详细描述。如图4中示例性示出的，多晶硅层178在栅极流道电极GR下方延伸。多晶硅层178可以被配置用于从下方屏蔽栅极流道电极GR。也就是说，多晶硅层178可以例如在功率半导体器件1的阻断状态下从可以在前侧10-1附近存在于半导体本体10中的电场掩蔽栅极流道电极GR。例如，多晶硅层178可以嵌入在绝缘结构中，该绝缘结构可以例如由氧化物层1715、15形成，如图4中示例性地示出的。
在一个变型实施例中，掩蔽边缘终止区17内的金属结构的这种多晶硅层178比金属结构更朝向横向芯片边缘109延伸至少15μm的横向距离d5，诸如至少20μm或甚至至少50μm。这在图4中示例性地描绘，其中金属结构是如上所述的栅极流道电极GR。
根据图2至图6中的每一个中示出的示例性实施例，可以认为，在功率半导体器件1的阻断状态下，保护区172被配置为容纳（accommodate）在从有源区16朝向横向芯片边缘109的横向方向上的半导体本体内部的阻断电压的至少90%的电压变化。例如，电压可以在保护区172内沿着横向方向X改变至少90%。例如，可以通过如上所述的边缘终止结构171来实现半导体本体10的前侧10-1处的这种横向电压改变，其中边缘终止结构171可以至少部分地布置在保护区172内。
在一个实施例中，在如图2至图6中的每一个中示例性地描绘的竖直截面中，保护区172沿着横向方向X从起点SP延伸到横向芯片边缘109。起点SP可以位于离其中掺杂半导体区1711与金属和/或多晶硅层111（其与第一负载端子结构11电连接）接触的最外点P至多5μm的距离dsp处，诸如至多10μm或至多30μm。例如，在此上下文中，"最外"将被理解为位于最靠近横向芯片边缘109（与竖直截面中的其中掺杂半导体区与金属层（其与第一负载端子结构电连接）接触的所有其他点相比）。掺杂半导体区1711可以是第二导电类型的。例如，掺杂半导体区1711可以形成边缘终止结构171的一部分，如图2至4中示例性地示出的。在图2至4的示例性实施例中，掺杂半导体区1711的与金属和/或多晶硅层111接触的部分形成排出单元D的一部分，其被配置用于在功率半导体器件1的某些操作状态下从半导体本体10排出空穴。在其他实施例（未示出）中，与金属层接触的掺杂半导体区可以是例如有源区16的最外功率单元的体区。例如，金属和/或多晶硅层111可以形成第一负载端子结构11的一部分。
在一个实施例中，硬钝化层18没有比保护区172（未示出）更朝向有源区16延伸。更一般地，在硬钝化层18包括具有氧化物层厚度d2的氧化物层181的情况下，可以认为，硬钝化层18可以比保护区172更朝向有源区16延伸至多10倍氧化物层厚度d2的横向距离。在图3中示意性和示例性地描绘了这种情况。
此外，在根据图2至图6中的每一个的实施例中，软钝化层13可以布置在硬钝化层18的至少一部分之上。例如，软钝化层13包括有机材料，诸如聚酰亚胺和/或环氧化合物。应当理解，在本说明书的上下文中，术语"软钝化层"应指诸如通过在半导体晶片上的沉积在晶片级处创建或已经创建的电介质层。换句话说，可能已经被布置为例如稍后的组装步骤中的功率半导体器件1的封装的一部分的材料层（例如，模制原料）不应被理解为"软钝化层"。
在一个实施例中，软钝化层13可以覆盖整个边缘终止区17（例如，参见图2）。此外，在一个实施例中，软钝化层13也可以布置在有源区16的相当一部分中的前侧10-1上方。
在另一实施例中，如图3中示例性地示出的，软钝化层13没有比保护区172更朝向有源区16延伸。例如，在这种情况下，硬钝化层18可以比软钝化层13更朝向有源区16横向延伸。例如，硬钝化层18可以比软钝化层13更朝向有源区16延伸至少2μm，诸如至少5μm，或者甚至至少10μm。
在实施例中，根据图2至6中的每一个，功率半导体器件1可以包括布置在前侧10-1处的绝缘层15，其中绝缘层15的横向边缘151限定至少一个接触孔H。接触孔H可以用金属和/或多晶硅层111填充。例如，金属和/或多晶硅层111与半导体本体10的掺杂半导体区1711接触。在图2至图6的示例性实施例中，金属和/或多晶硅层111与第一负载端子结构11电连接，以便建立排出单元D到第一负载端子结构11的电连接，如前所述。应注意，接触孔H也可以在横向方向上（例如，沿第二横向方向Y）延伸，以便形成细长的接触槽。例如，绝缘层15的横向边缘151可以在半导体本体10的前侧10-1处限定明显的台阶形貌。
如提供了图5的一部分的放大图的图6中更详细地示例性示出的，硬钝化层18可以以使得硬钝化层18不横向延伸跨过绝缘层15的横向边缘151的竖直投影V的方式至少在边缘终止区17的一部分中布置在前侧10-2处。换句话说，硬钝化层18可以以使得其不在位于绝缘层15的横向边缘151上方的区中延伸的方式布置。例如，在硬钝化层18包括具有氧化物层厚度d2的氧化物层181（如前所述）的情况下，可以认为，硬钝化层18横向终止于距绝缘层15的横向边缘151的竖直投影V为氧化物层厚度d2的至少1倍、诸如至少5倍、或甚至至少10倍的最小距离d4处。在进一步的发展中，可以认为，在氧化物层厚度d2等于或小于1μm的情况下，硬钝化层18横向终止于距绝缘层15的横向边缘151为至少1μm的最小距离d4处。
在一个实施例中，填充接触孔H的金属和/或多晶硅层111可以至少部分地被软钝化层13（诸如例如如上所述的聚酰亚胺层13）覆盖。这在图6中示意性地示出，其中点虚线将指示软钝化层13可以可选地更朝向有源区16延伸，从而覆盖接触孔H中的金属和/或多晶硅层111。
此外，如图6所示，功率半导体器件1可以包括至少在边缘终止区17的一部分中布置在前侧10-1处的一个或多个金属层111、174。例如，如前所述，这种金属层111在排出单元D和第一负载端子11之间建立电连接。附加地或替选地，金属层174可以形成栅极流道电极GR的至少一部分，如上所述。
金属层111、174在每种情况下都呈现至少一个横向边缘111-1、174-1。例如，横向边缘111-1、174-1限定台阶形貌。此外，如上所述，可以包括具有氧化物层厚度d2的氧化物层181的硬钝化层18至少在边缘终止区17的一部分中延伸。
在根据图6的实施例中，可以认为，在沿着从前侧10-1指向背侧10-2的竖直方向Z的截面中，该截面垂直于相应的横向边缘111-1、174-1，硬钝化层18和相应的金属层111、174的相应的共同横向延伸范围LX1、LX2、LX3相当于氧化物层厚度d2的至多10倍。例如，相应的共同横向延伸范围LX1、LX2、LX3可以在相应的横向边缘111-1、174-1处开始。附加地或替选地，所述共同横向延伸范围LX1、LX2、LX3相当于在相应的横向边缘111-1、174-1处测量的相应的金属层111、174的金属层厚度d6、d7的至多10倍。
在一个变型实施例中，可以认为，在可以存在于边缘终止区17内的金属层的任何这样的横向边缘处，硬钝化层18和相应金属层的所述共同横向延伸范围相当于氧化物层厚度的至多10倍和/或金属层的相应横向边缘处的相应金属层的金属层厚度的至多10倍。
此外，如上所述，软钝化层13（包括例如聚酰亚胺）可以布置在硬钝化层18的至少一部分之上，诸如在硬钝化层18的顶部上，如上所述。软钝化层13也可以延伸在相应金属层111、174的一部分之上或在整个金属层111、174之上。这在图6中示意性地示出，其中点虚线将指示软钝化层13可以可选地更朝向有源区16延伸，从而覆盖金属层111、174。
处理功率半导体器件的方法的实施例对应于如上参考附图所述的功率半导体的实施例。因此，例如，可以通过执行相应的处理方法步骤来实现以上参考附图描述的功率半导体器件的实施例的特征。因此，处理功率半导体器件的方法的实施例可以包括提供半导体本体10、以及例如通过诸如掺杂剂的掩模注入以及半导体和/或氧化物层的沉积之类的过程来形成布置在半导体本体10中/上的相应结构。
上述实施例包括以下认识：可以通过遵守关于功率半导体器件的边缘终止区中的金属结构和/或钝化层的布置的某些设计规则来显著地提高功率半导体器件的可靠性，诸如其在高电压和高湿度操作条件下的耐用性。
根据一个或多个实施例，保护区可以设置在功率半导体器件的前侧处的边缘终止区内，其中保护区不包括任何金属结构，除非金属结构被比金属结构更朝向横向芯片边缘延伸至少20μm的横向距离的多晶硅层从下方电屏蔽，并且其中，在功率半导体器件的阻断状态下，保护区被配置为容纳在从有源区朝向横向芯片边缘的横向方向上的半导体本体内部的阻断电压的至少90%的电压变化。例如，通过提供这种保护区，可以从一开始就避免可能被硬钝化层覆盖的金属结构在功率半导体器件的操作期间暴露于高电场强度。
此外，根据一个或多个实施例，绝缘层被布置在功率半导体器件的前侧处，其中绝缘层的横向边缘限定至少一个接触孔，该接触孔填充有与半导体本体的掺杂半导体区接触的金属层。硬钝化层以使得硬钝化层不延伸在绝缘层的横向边缘上方的方式至少在边缘终止区的至少一部分中布置在前侧处。
此外，根据一个或多个实施例，金属层和包括氧化物层的硬钝化层至少在边缘终止区的一部分中布置在功率半导体器件的前侧处。金属层呈现横向边缘。在沿着从功率半导体器件的前侧指向背侧的竖直方向的截面中（截面垂直于横向边缘），硬钝化层和金属层的共同横向延伸范围相当于氧化物层厚度的至多10倍。
例如，通过保持接触孔的横向边缘没有硬钝化层和/或通过避免金属层边缘被硬钝化层紧密包封，离子与环境的交换仍然将是可能的，从而减轻了或防止了金属层的缝隙腐蚀。例如，代替缝隙腐蚀，金属层可以经受适度的自限制腐蚀，其可能不损害边缘终止的可靠性。
在从属权利要求中限定了其他实施例的特征。其他实施例的特征和上述实施例的特征就可以彼此组合以形成另外的实施例，只要所述特征没有被明确地描述为是彼此的替选。
以上，说明了涉及诸如二极管、MOSFET、IGBT的功率半导体器件的实施例及相应的处理方法。例如，这些器件是基于硅（Si）的。因此，单晶半导体区或层（例如半导体本体10及其区/区域，诸如区100、108、142、143、103和1711）可以是单晶Si区或Si层。在其他实施例中，可以采用多晶硅或非晶硅。
然而，应当理解，半导体本体10及其掺杂区/区域也可以由适于制造半导体器件的任何半导体材料制成。这种材料的示例包括但不限于诸如硅（Si）或锗（Ge）的基本半导体材料、诸如碳化硅（SiC）或硅锗（SiGe）的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷砷化铟镓（InGaAsP）之类的二元、三元或四元III-V半导体材料、以及诸如碲化镉（CdTe）和碲镉汞（HgCdTe）之类的二元或三元II-VI半导体材料，仅举几个例子。上述半导体材料也称为"同质结半导体材料"。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体器件应用，目前主要使用Si、SiC、GaAs和GaN材料。
诸如"下"、"下方"、"上方"、"下部"、"上部"、"上"等的空间相对术语出于方便描述被用于解释一个元件相对于第二元件的定位。这些术语旨在包括除了与图中所示的那些不同的取向之外的相应设备的不同取向。此外，诸如"第一"、"第二"等的术语也被用于描述各种元件、区、部分等，并且也不意图是限制性的。在整个说明书中，相同的术语指代相同的元件。
如本文所用，术语"具有"、"含有"、"包括"、"包含"、"呈现"等是开放式术语，其指示所陈述的元件或特征的存在，但不排除附加的元件或特征。
考虑到上述变化和应用的范围，应当理解，本发明不受前述描述限制，也不受附图限制。作为代替，本发明仅由所附权利要求及其合法等效物限制。
附图标记列表
1功率半导体器件
10半导体本体
10-1前侧
10-2背侧
100漂移区
109芯片边缘
11第一负载端子结构
111金属和/或多晶硅层
111-1横向边缘
12第二负载端子结构
13软钝化层
14（一个或多个）功率单元
141沟槽
142体区
143源极区
15绝缘层
151绝缘层的横向边缘
16有源区
17边缘终止区
171边缘终止结构
1711掺杂半导体区
1712半绝缘层
1715氧化物层
172保护区
174金属层
174-1横向边缘
178多晶硅层
18硬钝化层
181氧化物层
182氮化物层
D排出单元
d2氧化物层厚度
d3氮化物层厚度
d4最小距离
d5横向距离
d6金属层厚度
d7金属层厚度
GR栅极流道电极
H接触孔
LX1横向延伸范围
LX2横向延伸范围
LX3横向延伸范围
X第一横向方向
Y第二横向方向
Z竖直方向。

Claims (24)

1.一种功率半导体器件（1），具有功率半导体晶体管配置，并包括：
- 半导体本体（10），具有耦合到第一负载端子结构（11）的前侧（10-1）、耦合到第二负载端子结构（12）的背侧（10-2）、以及横向芯片边缘（109）；
- 有源区（16），被配置用于在功率半导体器件（1）的导通状态下在第一负载端子结构（11）和第二负载端子结构（12）之间传导负载电流；以及
- 边缘终止区（17），将有源区（16）与横向芯片边缘（109）分开；
其中，在前侧（10-1）处，边缘终止区（17）包括保护区（172），其不包括任何金属结构，除非金属结构（GR）被多晶硅层（178）从下方电屏蔽，所述多晶硅层（178）比金属结构（GR）更朝向横向芯片边缘（109）延伸至少20μm的横向距离（d5），并且
其中，在功率半导体器件（1）的阻断状态下，保护区（172）被配置为容纳在从有源区（16）朝向横向芯片边缘（109）的横向方向上的半导体本体内部的阻断电压的至少90%的电压变化。
2.如权利要求1所述的功率半导体器件（1），其中，在竖直截面中，保护区（172）从起点（SP）沿着横向方向（X）延伸到横向芯片边缘（109），
其中，起点（SP）位于离其中掺杂半导体区（1711）与金属和/或多晶硅层（111）接触的最外点（P）至多30μm的距离（dsp）处，所述金属和/或多晶硅层（111）与第一负载端子结构（11）电连接。
3.如前述权利要求中任一项所述的功率半导体器件（1），包括硬钝化层（18），其布置在边缘终止区（17）的至少一部分中的前侧（10-2）处。
4.如权利要求3所述的功率半导体器件（1），其中硬钝化层（18）包括具有氧化物层厚度（d2）的氧化物层（181），并且其中硬钝化层（18）比保护区（172）更朝向有源区（16）延伸至多氧化物层厚度（d2）的10倍的横向距离。
5.如权利要求3或4所述的功率半导体器件（1），其中硬钝化层（18）不比保护区（172）更朝向有源区（16）横向延伸。
6.如权利要求3至5中任一项所述的功率半导体器件（1），还包括软钝化层（13），其布置在硬钝化层（18）的一部分之上，其中硬钝化层（18）比软钝化层（13）更朝向有源区（16）横向延伸。
7.一种功率半导体器件（1），包括：
- 半导体本体（10），具有耦合到第一负载端子结构（11）的前侧（10-1）、耦合到第二负载端子结构（12）的背侧（10-2）、以及横向芯片边缘（109）；
- 有源区（16），被配置用于在功率半导体器件（1）的导通状态下在第一负载端子结构（11）和第二负载端子结构（12）之间传导负载电流；
- 边缘终止区（17），将有源区（16）与横向芯片边缘（109）分开；
- 绝缘层（15），布置在前侧（10-1）处，其中绝缘层（15）的横向边缘（151）限定至少一个接触孔（H），所述接触孔（H）填充有与半导体本体（10）的掺杂半导体区（1711）接触的金属和/或多晶硅层（111）；以及
- 硬钝化层（18），其以使得硬钝化层（18）不在绝缘层（15）的横向边缘（151）上方延伸的方式至少在边缘终止区（17）的一部分中布置在前侧（10-2）处。
8.如权利要求7所述的功率半导体器件（1），其中硬钝化层（18）包括具有氧化物层厚度（d2）的氧化物层（181），并且其中硬钝化层（18）横向终止于距绝缘层（15）的横向边缘（151）的竖直投影（V）为氧化物层厚度（d2）的至少一倍的最小距离（d4）处。
9.如权利要求8所述的功率半导体器件（1），其中，如果氧化物层厚度（d2）等于或小于1μm，则硬钝化层（18）横向终止于距绝缘层的横向边缘至少1μm的最小距离（d4）处。
10.如权利要求7至9中任一项所述的功率半导体器件（1），其中，所述金属层（111）与所述第一负载端子结构（11）电连接。
11.如权利要求7至10中任一项所述的功率半导体器件（1），其中填充接触孔（H）的多晶硅和/或金属层（111）至少部分地被软钝化层（13）覆盖。
12.一种功率半导体器件（1），包括：
- 半导体本体（10），具有耦合到第一负载端子结构（11）的前侧（10-1）、耦合到第二负载端子结构（12）的背侧（10-2）、以及横向芯片边缘（109）；
- 有源区（16），被配置用于在功率半导体器件（1）的导通状态下在第一负载端子结构（11）和第二负载端子结构（12）之间传导负载电流；
- 边缘终止区（17），将有源区（16）与横向芯片边缘（109）分开；
- 硬钝化层（18），至少在边缘终止区（17）的一部分中布置在前侧（10-2）处，所述硬钝化层（18）包括具有氧化物层厚度（d2）的氧化物层（181）；以及
- 金属层（174，111），至少在边缘终止区（17）的一部分中布置在前侧（10-1）处并且具有横向边缘（174-1，111-1），
其中，在沿着从前侧（10-1）指向背侧（10-2）的竖直方向（Z）的截面中，所述截面垂直于横向边缘（111-1，174-1），硬钝化层（18）和金属层（174，111）的共同横向延伸范围（LX1，LX2，LX3）相当于氧化物层厚度（d2）的至多10倍。
13.如权利要求12所述的功率半导体器件（1），其中在边缘终止区（17）中的金属层（111，174）的任何这样的横向边缘处，在垂直于横向边缘（111-1，174-1）的竖直截面中，硬钝化层（18）和金属层的共同横向延伸范围（LX1，LX2，LX3）相当于氧化物层厚度（d2）的至多10倍。
14.如权利要求12或13所述的功率半导体器件（1），其中所述共同横向延伸范围（LX1，LX2，LX3）相当于横向边缘（111-1，174-1）处的金属层（111，174）的金属层厚度（d6，d7）的至多10倍。
15.如权利要求12至14中任一项所述的功率半导体器件（1），其中，所述金属层（174）形成栅极流道电极（GR）的至少一部分。
16.如权利要求12至14中任一项所述的功率半导体器件（1），其中，所述金属层（111）在排出单元（D）和第一负载端子结构（11）之间建立电连接。
17.如前述权利要求中任一项所述的功率半导体器件（1），其中所述硬钝化层（18）包括氮化物层（182）。
18.如前述权利要求中任一项所述的功率半导体器件（1），包括布置在所述硬钝化层（18）的至少一部分之上的软钝化层（13）。
19.如权利要求3至18中任一项所述的功率半导体器件（1），包括边缘终止结构（171），所述边缘终止结构（171）被布置在前侧（10-1）处，并且被配置用于在功率半导体器件（1）的阻断状态下横向终止存在于半导体本体（10）中的电场，其中硬钝化层（18）被布置在边缘终止结构（171）的至少一部分之上。
20.如权利要求19所述的功率半导体器件（1），其中所述边缘终止结构（171）包括以下中的至少一个：结终止延伸结构、横向掺杂变化结构、场板终止结构和场环/场板终止结构。
21.如前述权利要求中任一项所述的功率半导体器件（1），其中所述功率半导体器件（1）是IGBT或包括IGBT。
22.一种处理功率半导体器件（1）的方法，包括以下步骤：
- 提供具有前侧（10-1）、背侧（10-2）和横向芯片边缘（109）的半导体本体（10）；
- 创建有源区（16），所述有源区被配置用于在功率半导体器件（1）的导通状态下在布置在前侧（10-1）处的第一负载端子结构（11）与布置在背侧（10-2）处的第二负载端子结构（12）之间传导负载电流；以及
- 创建将有源区（16）与横向芯片边缘（109）分开的边缘终止区（17）；
其中，在前侧（10-1）处，边缘终止区（17）包括保护区（172），其不包括任何金属结构，除非金属结构（GR）被多晶硅层（178）从下方电屏蔽，所述多晶硅层（178）比金属结构（GR）更朝向横向芯片边缘（109）延伸至少20μm的横向距离（d5），并且
其中，在功率半导体器件（1）的阻断状态下，保护区（172）被配置为容纳在从有源区（16）朝向横向芯片边缘（109）的横向方向上的半导体本体内部的阻断电压的至少90%的电压变化。
23.一种处理功率半导体器件（1）的方法，包括以下步骤：
- 提供具有前侧（10-1）、背侧（10-2）和横向芯片边缘（109）的半导体本体（10）；
- 创建有源区（16），所述有源区被配置用于在功率半导体器件（1）的导通状态下在布置在前侧（10-1）处的第一负载端子结构（11）与布置在背侧（10-2）处的第二负载端子结构（12）之间传导负载电流；
- 创建将有源区（16）与横向芯片边缘（109）分开的边缘终止区（17）；
- 在前侧（10-1）处创建绝缘层（15），使得绝缘层的横向边缘（151）限定至少一个接触孔（H）；
- 用金属和/或多晶硅层（111）填充接触孔（H），以便建立与半导体本体（10）的掺杂半导体区（1711）的接触；以及
- 以使得硬钝化层（18）不在绝缘层（15）的横向边缘（151）上方延伸的方式至少在边缘终止区（17）的一部分中在前侧（10-2）处创建硬钝化层（18）。
24.一种处理功率半导体器件（1）的方法，包括以下步骤：
- 提供具有前侧（10-1）、背侧（10-2）和横向芯片边缘（109）的半导体本体（10）；
- 创建有源区（16），所述有源区被配置用于在功率半导体器件（1）的导通状态下在布置在前侧（10-1）处的第一负载端子结构（11）与布置在背侧（10-2）处的第二负载端子结构（12）之间传导负载电流；
- 创建将有源区（16）与横向芯片边缘（109）分开的边缘终止区（17）；
- 至少在边缘终止区（17）的一部分中在前侧（10-2）处创建硬钝化层（18），所述硬钝化层（18）包括具有氧化物层厚度（d2）的氧化物层（181）；以及
- 至少在边缘终止区（17）的一部分中在前侧（10-1）处创建金属层（111，174），所述金属层（111，174）具有横向边缘（111-1，174-1），
其中，在沿着从前侧（10-1）指向背侧（10-2）的竖直方向（Z）的截面中，所述截面垂直于横向边缘（111-1，174-1），硬钝化层（18）和金属层（111，174）的共同横向延伸范围（LX1，LX2，LX3，LX4）相当于氧化物层厚度（d2）的至多10倍。
CN201911281432.3A 2018-12-14 2019-12-13 功率半导体器件 Active CN111326566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018132237.2A DE102018132237A1 (de) 2018-12-14 2018-12-14 Leistungshalbleitervorrichtung
DE102018132237.2 2018-12-14

Publications (2)

Publication Number Publication Date
CN111326566A true CN111326566A (zh) 2020-06-23
CN111326566B CN111326566B (zh) 2024-09-17

Family

ID=70858494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911281432.3A Active CN111326566B (zh) 2018-12-14 2019-12-13 功率半导体器件

Country Status (3)

Country Link
US (1) US11387359B2 (zh)
CN (1) CN111326566B (zh)
DE (1) DE102018132237A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442832A (zh) * 2020-11-04 2022-05-06 宸美（厦门）光电有限公司 触控面板及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990944B (zh) * 2021-09-22 2024-04-19 深圳市迪浦电子有限公司 一种用于电源转换系统的防护芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0043943A2 (en) * 1980-07-08 1982-01-20 International Business Machines Corporation Method for forming field effect transistor integrated circuits having a pattern of narrow dimensioned dielectric regions and resulting structures
US20100044825A1 (en) * 2008-08-19 2010-02-25 Infineon Technologies Austria Ag Semiconductor device and method for the production of a semiconductor device
US20100258856A1 (en) * 2008-04-29 2010-10-14 Fu-Yuan Hsieh Mosfet structure with guard ring
US20150048450A1 (en) * 2012-11-08 2015-02-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20160204192A1 (en) * 2015-01-08 2016-07-14 Renesas Electronics Corporation Semiconductor Device and Manufacturing Method for the Semiconductor Device
CN107636806A (zh) * 2015-04-24 2018-01-26 Abb瑞士股份有限公司 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法
US20180047652A1 (en) * 2016-08-15 2018-02-15 Abb Schweiz Ag Power semiconductor device and method for manufacturing such a power semiconductor device
DE102016120300A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Austria Ag Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6440989B2 (ja) * 2013-08-28 2018-12-19 ローム株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0043943A2 (en) * 1980-07-08 1982-01-20 International Business Machines Corporation Method for forming field effect transistor integrated circuits having a pattern of narrow dimensioned dielectric regions and resulting structures
US20100258856A1 (en) * 2008-04-29 2010-10-14 Fu-Yuan Hsieh Mosfet structure with guard ring
US20100044825A1 (en) * 2008-08-19 2010-02-25 Infineon Technologies Austria Ag Semiconductor device and method for the production of a semiconductor device
US20150048450A1 (en) * 2012-11-08 2015-02-19 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20160204192A1 (en) * 2015-01-08 2016-07-14 Renesas Electronics Corporation Semiconductor Device and Manufacturing Method for the Semiconductor Device
CN107636806A (zh) * 2015-04-24 2018-01-26 Abb瑞士股份有限公司 具有厚的顶层金属设计的功率半导体器件和用于制造这样的功率半导体器件的方法
US20180047652A1 (en) * 2016-08-15 2018-02-15 Abb Schweiz Ag Power semiconductor device and method for manufacturing such a power semiconductor device
DE102016120300A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Austria Ag Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
CN107978639A (zh) * 2016-10-25 2018-05-01 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442832A (zh) * 2020-11-04 2022-05-06 宸美（厦门）光电有限公司 触控面板及其制造方法

Also Published As

Publication number Publication date
US11387359B2 (en) 2022-07-12
US20200194585A1 (en) 2020-06-18
CN111326566B (zh) 2024-09-17
DE102018132237A1 (de) 2020-06-18

Similar Documents

Publication Publication Date Title
US9859272B2 (en) Semiconductor device with a reduced band gap zone
CN107611176B (zh) 在漂移体积中具有p层的n沟道双极型功率半导体器件
US9818827B2 (en) Field plate trench semiconductor device with planar gate
US20110024791A1 (en) Bipolar semiconductor device and manufacturing method
US10600862B2 (en) High voltage termination structure of a power semiconductor device
US8884378B2 (en) Semiconductor device and a method for manufacturing a semiconductor device
CN107039501B (zh) 半导体器件
US10957764B2 (en) Vertical semiconductor device
US11848354B2 (en) Diode structure of a power semiconductor device
CN111326566B (zh) 功率半导体器件
CN107978640B (zh) 功率半导体器件终止结构
CN109638075B (zh) 功率半导体器件的高电压终止结构
US9899504B2 (en) Power semiconductor transistor having increased bipolar amplification
US11251266B2 (en) Power semiconductor device and method of processing a power semiconductor device
KR20230146068A (ko) 센서 소자를 갖는 넓은 밴드갭 반도체 디바이스
CN110660795B (zh) 功率半导体器件
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
US20240290878A1 (en) Vertical power semiconductor device
US20240113053A1 (en) Semiconductor device and method of producing thereof
CN112447617A (zh) 功率半导体器件和方法
CN118156287A (zh) 半导体器件及其生产方法
CN115377184A (zh) 功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant