CN107978639A - 功率半导体器件的高电压终止结构 - Google Patents

功率半导体器件的高电压终止结构 Download PDF

Info

Publication number
CN107978639A
CN107978639A CN201711007642.4A CN201711007642A CN107978639A CN 107978639 A CN107978639 A CN 107978639A CN 201711007642 A CN201711007642 A CN 201711007642A CN 107978639 A CN107978639 A CN 107978639A
Authority
CN
China
Prior art keywords
semiconductor
face terminals
ohm
region
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711007642.4A
Other languages
English (en)
Other versions
CN107978639B (zh
Inventor
E.格里布尔
A.莫泽尔
M.普法芬莱纳
F.沃尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN107978639A publication Critical patent/CN107978639A/zh
Application granted granted Critical
Publication of CN107978639B publication Critical patent/CN107978639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及功率半导体器件的高电压终止结构。功率半导体器件包括：半导体本体，被耦合至第一负载端子和第二负载端子并且包括具有第一导电类型的掺杂剂的漂移区；有源区，具有至少一个功率单元，至少一个功率单元至少部分延伸到半导体本体中且与第一负载端子电连接且包括漂移区的一部分，至少一个功率单元包括漂移区的区段并且被配置成在端子之间传导负载电流且阻断施加在端子之间的阻断电压；芯片边缘，在横向上终止半导体本体；以及非有源终止结构，被布置在芯片边缘和有源区中间且包括欧姆层，其中欧姆层：被布置在半导体本体的表面上；形成第一负载端子的电位和第二负载端子的电位之间的欧姆连接；以及在横向上沿着所述欧姆连接进行结构化。

Description

功率半导体器件的高电压终止结构
技术领域
本说明书涉及功率半导体器件的实施例并且涉及处理功率半导体器件的方法的实施例。特别地，本说明书涉及功率半导体器件的高电压终止结构的实施例并且涉及处理这样的高电压终止结构的方法的实施例。
背景技术
在汽车、用户和工业应用中的现代装置的许多功能，诸如转换电能和驱动电动机或电机，依赖于功率半导体器件。例如，绝缘栅双极型晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（举几个示例）已被用于各种应用，所述各种应用包括但不限于电源和功率变换器中的开关。
功率半导体器件通常包括被配置为沿着器件的两个负载端子之间的负载电流路径传导负载电流的半导体本体。此外，可以借助于绝缘的电极（有时称为栅极电极）来控制负载电流路径。例如，在从例如驱动器单元接收到相应的控制信号时，控制电极可以将功率半导体器件设置在导通状态和阻断状态之一中。
此外，为了传导负载电流，功率半导体器件可以包括一个或多个功率单元，所述一个或多个功率单元可以布置在功率半导体器件的所谓有源区中。功率半导体器件可以由芯片边缘横向限制，并且在芯片边缘和包括一个或多个功率单元的有源区之间可以布置终止结构。
就功率半导体器件而言，这样的终止结构也被称为“高电压终止结构”，并且它可以用于如下目的：影响半导体本体内的电场的路线，例如以便确保功率半导体器件的可靠阻断能力。为此，该终止结构可包括布置在半导体本体内的一个或多个部件以及还包括布置在半导体本体的表面上的一个或多个部件。
例如，终止结构可包括将第一负载端子的电位与第二负载端子的电位连接的欧姆层。例如，这可允许使电场至少在半导体本体的形成该终止结构的一部分的那个区段内对称。
发明内容
根据一个实施例，一种功率半导体器件包括：半导体本体，被耦合至第一负载端子和第二负载端子并且包括具有第一导电类型的掺杂剂的漂移区；有源区，具有至少一个功率单元，该至少一个功率单元至少部分延伸到该半导体本体中且与第一负载端子电连接且包括所述漂移区的一部分，该至少一个功率单元包括漂移区的区段并且被配置成在所述端子之间传导负载电流且阻断施加在所述端子之间的阻断电压；芯片边缘，在横向上终止该半导体本体；非有源终止结构，被布置在该芯片边缘和有源区中间并且包括欧姆层。该非有源终止结构进一步包括第一半导体区和第二半导体区，每一个都包括第二导电类型的掺杂剂，其中该第一半导体区电连接至第一负载端子并且在横向上与第一负载端子重叠。该欧姆层被布置在半导体本体的表面上。该欧姆层形成第一负载端子的电位和第二负载端子的电位之间的欧姆连接。该欧姆层在横向上沿着所述欧姆连接被结构化。进一步地，该欧姆层由非晶硅或半绝缘多晶硅制成并且在横向上与第二半导体区重叠。
根据另一实施例中，一种功率半导体器件包括：半导体本体，被耦合至第一负载端子和第二负载端子并且包括具有第一导电类型的掺杂剂的漂移区；有源区，具有至少一个功率单元，该至少一个功率单元至少部分延伸到该半导体本体中且与第一负载端子电连接且包括所述漂移区的一部分，该至少一个功率单元包括漂移区的区段并且被配置成在所述端子之间传导负载电流且阻断施加在所述端子之间的阻断电压，并且其中该至少一个功率单元包括控制电极，该控制电极与负载端子的每一个电绝缘且被配置成控制该至少一个功率单元的操作；芯片边缘，在横向上终止该半导体本体；非有源终止结构，被布置在该芯片边缘和有源区中间并且包括欧姆层。该非有源终止结构进一步包括第一半导体区和第二半导体区，每一个都包括第二导电类型的掺杂剂，其中该第一半导体区电连接至第一负载端子并且在横向上与第一负载端子重叠。该欧姆层被布置在半导体本体的表面上。该欧姆层形成第二负载端子的电位和控制电极的电位之间的欧姆连接。该欧姆层在横向上沿着所述欧姆连接被结构化。进一步地，该欧姆层由非晶硅或半绝缘多晶硅制成并且在横向上与第二半导体区重叠。
根据又一实施例，提出了一种处理功率半导体器件的方法。经处理的功率半导体器件包括：半导体本体，被耦合至第一负载端子和第二负载端子并且包括具有第一导电类型的掺杂剂的漂移区；有源区，具有至少一个功率单元，该至少一个功率单元至少部分延伸到该半导体本体中且与第一负载端子电连接且包括所述漂移区的一部分，该至少一个功率单元包括漂移区的区段并且被配置成在所述端子之间传导负载电流且阻断施加在所述端子之间的阻断电压；芯片边缘，在横向上终止该半导体本体；以及非有源终止结构，被布置在该芯片边缘和有源区中间。该非有源终止结构包括第一半导体区和第二半导体区，每一个都包括第二导电类型的掺杂剂，其中该第一半导体区电连接至第一负载端子并且在横向上与第一负载端子重叠。该方法包括：在半导体本体的表面上创建终止结构中的欧姆层，由此形成第一负载端子的电位和第二负载端子的电位之间的欧姆连接，其中形成该欧姆层包括沿着所述欧姆连接结构化该欧姆层。该欧姆层由非晶硅或半绝缘多晶硅制成并且在横向上与第二半导体区重叠。
根据又一实施例，提出了一种处理功率半导体器件的方法，该功率半导体器件包括：半导体本体，被耦合至第一负载端子和第二负载端子并且包括具有第一导电类型的掺杂剂的漂移区；有源区，具有至少一个功率单元，该至少一个功率单元至少部分延伸到该半导体本体中且与第一负载端子电连接且包括所述漂移区的一部分，该至少一个功率单元包括漂移区的区段并且被配置成在所述端子之间传导负载电流且阻断施加在所述端子之间的阻断电压，其中该至少一个功率单元包括控制电极，所述控制电极与负载端子的每一个电绝缘且被配置成控制该至少一个功率单元的操作；芯片边缘，在横向上终止该半导体本体；以及非有源终止结构，被布置在该芯片边缘和有源区中间。该非有源终止结构包括第一半导体区和第二半导体区，每一个都包括第二导电类型的掺杂剂，其中该第一半导体区电连接至第一负载端子并且在横向上与第一负载端子重叠。该方法包括：在半导体本体的表面上创建终止结构中的欧姆层，由此形成控制电极的电位和第二负载端子的电位之间的欧姆连接，其中形成该欧姆层包括沿着所述欧姆连接结构化该欧姆层。该欧姆层由非晶硅或半绝缘多晶硅制成并且在横向上与第二半导体区重叠。
在阅读下面的详细描述时并且在查看附图时，本领域技术人员将认识到附加特征和优点。
附图说明
附图中的部分未必按比例，代替地，重点放在图示本发明的原理上。此外，在附图中，相似的参考数字指定对应的部分。在附图中：
图1-5均示意性地且示例性地图示根据一个或多个实施例的功率半导体器件的垂直横截面的区段；
图6-7均示意性地且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；以及
图8-15均示意性地且示例性地图示根据一个或多个实施例的功率半导体器件的横向结构化的欧姆层的水平投影的区段。
具体实施方式
在下面的详细描述中，参考附图，所述附图形成本文中的一部分且在附图中举例说明示出了可以实践本发明的特定实施例。
在这个方面，方向术语诸如“顶部”、“底部”、“在…以下”、“前”、“后”、“背面”、“领先”、“落后”、“在…下面”、“在…上面”等可参考正被描述的附图的取向进行使用。因为实施例的部分能够定位在许多不同的取向中，所以方向术语被用于说明的目的，并且决不是限制性的。应理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑改变。因此，不应以限制性意义理解下面的详细描述，并且由所附权利要求限定本发明的范围。
现在将详细地参考各种实施例，所述各种实施例的一个或多个示例在附图中图示。每个示例作为解释来提供，并且不打算作为本发明的限制。例如，图示或描述为一个实施例的部分的特征能够用于其他实施例上或结合其他实施例使用以产生又一实施例。旨在本发明包括这样的修改和变化。使用特定语言描述示例，所述特定语言不应解释为限制所附权利要求的范围。附图不按比例并且仅用于图示目的。为了清楚起见，如果没有另外说明，则在不同附图中已通过相同参考符号指定相同元件或制造步骤。
在本说明书中使用的术语“水平”旨在描述与半导体衬底或半导体结构的水平表面基本上平行的取向。这可能例如是半导体晶片或管芯的表面。例如，以下提到的第一横向方向X和第二横向方向Y二者都能够为水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
在本说明书中使用的术语“垂直”旨在描述基本上与水平表面垂直（即，平行于半导体晶片的表面的法线方向）布置的取向。例如，以下提到的延伸方向Z可以为与第一横向方向X和第二横向方向Y两者都垂直的延伸方向。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，能够采用相反的掺杂关系，以使得第一导电类型能够为p掺杂并且第二导电类型能够为n掺杂。
进一步地，在本说明书中，术语“掺杂剂浓度”可以指代平均掺杂剂浓度，或者相应地指代特定半导体区或半导体区域的均值掺杂剂浓度或薄层电荷载流子浓度。因此，例如，记载着特定半导体区展现与另一半导体区的掺杂剂浓度相比更高或更低的某一掺杂剂浓度的声明可以指示半导体区的相应均值掺杂剂浓度彼此不同。
在本说明书的上下文中，术语“欧姆接触”和“电连接”旨在描述在半导体器件的两个区、区段、区域、部或部分之间、或者在一个或多个器件的不同端子之间、或者在半导体器件的部或部分与端子或金属化物或电极之间存在低欧姆电连接或低欧姆电流路径。进一步地，在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接；例如，在正彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，术语“电绝缘”（如果没有另外说明）在其通常有效理解的语境中使用，并因此旨在描述将两个或更多部件彼此分离地定位并且不存在连接那些部件的电连接。然而，彼此正电绝缘的部件不过也可彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举个示例，电容器的两个电极可以例如借助于绝缘物（例如，电介质）彼此电绝缘并且同时彼此机械且电容耦合。
该说明书中描述的特定实施例涉及而不限于：展现条形单元配置或蜂窝配置的功率半导体器件，诸如功率半导体晶体管或功率半导体二极管，其可在功率变换器或电源内使用。因此，在实施例中，该半导体器件被配置成载送要被馈送至负载的和/或相应地由功率源提供的负载电流。例如，该半导体器件可包括一个或多个有源功率单元，诸如单片集成二极管单元、和/或单片集成晶体管单元、和/或单片集成IGBT单元、和/或具有单片集成反向导通二极管的IGBT（RC-IGBT）单元、和/或单片集成MOS栅控二极管（MGD）单元、和/或单片集成MOSFET单元和/或其衍生物。这样的二极管单元和/或这样的晶体管单元可被集成在功率半导体模块中。多个这样的单元可以构成单元场，所述单元场被布置有功率半导体器件的有源区。
本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断能力和/或高电流载送能力的单个芯片上的半导体器件。换言之，这样的功率半导体器件旨在用于高电流和/或高电压，其中该高电流典型地在安培范围内，例如高达几十或几百安培，或者甚至高达若干kA，该高电压典型地在15 V以上，更典型地100 V及以上，例如高达至少400V，高达至少一个或多个kV。例如，下面描述的经处理的半导体器件可以是展现条形单元配置或多边形/针形单元配置的半导体器件，并且能够被配置为用作低、中和/或高电压应用中的功率部件。
例如，本说明书中使用的术语“功率半导体器件”不涉及用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图1示意性地且示例性地图示根据一个或多个实施例的功率半导体器件1的垂直横截面的区段。所图示的横截面平行于由第一横向方向X和延伸方向Z限定的平面，其中延伸方向Z可以是垂直方向。所图示的部件中的每个可以沿着第二横向方向Y延伸。
功率半导体器件1包括耦合到第一负载端子11和第二负载端子12中的每个的半导体本体10。例如，该半导体本体10基于包括硅或碳化硅或氮化镓（GaN）的半导体材料。
例如，该第一负载端子11可包括功率晶体管的源极/发射极端子以及功率二极管的阳极端子中的至少一个，并且可例如被布置在功率半导体器件1的正面上。进一步地，该第一负载端子11可借助于正面金属化来实施。
进一步地，该第二负载端子12可包括例如被布置在功率半导体器件1的背面上的集电极端子、漏极端子和阴极端子中的至少一个。进一步地，该第二负载端子12可借助于背面金属化来实施。因此，在实施例中，该第一负载端子11和第二负载端子12可垂直地终止功率半导体器件1。
该半导体本体10包括具有第一导电类型的掺杂剂的漂移区100。在实施例中，该漂移区100是n-掺杂区。例如，漂移区100沿着延伸方向Z的掺杂剂浓度和总延伸二者可限定功率半导体器件1的阻断能力即阻断电压。
现在还参考图6-7，图6-7均示意性地且示例性地图示根据一些实施例的功率半导体器件1的水平投影的区段，漂移区100可以延伸到功率半导体器件1的有源区16和非有源终止结构18中的每一个中。
例如，有源区16包括一个或多个功率单元14，所述一个或多个功率单元14均至少部分地延伸到半导体本体10中并且均可以与第一负载端子11电连接。在实施例中，该功率半导体器件包括大量功率单元14，例如多于100个、多于1000个或甚至多于10,000个。功率单元14中的每一个可以以相同的方式来设置。因此，下面描述的功率单元14可被视为功率单位单元。下面的解释可以因此指代可被包括在功率半导体器件1中的每个功率单元14。
该一个或多个功率单元14中的每一个可包括所述漂移区100的一部分。如图6中所图示的，功率单元14可以展现条形配置，其可以例如贯穿整个有源区16沿着第二横向方向Y延伸。在另一实施例中，如图7中图示的，功率单元14可以展现蜂窝配置，例如具有展现矩形形状、圆形形状和椭圆形形状、具有圆角的矩形形状中的一个的水平横截面。在又一实施例中，该有源区16包括处于条形配置的功率单元14和处于蜂窝配置的功率单元14二者。
可被包括在功率半导体器件1的有源区16中的该一个或多个功率单元14中的每一个可被配置成在所述端子11和12之间传导负载电流的相应份额并且阻断施加在所述端子11和12之间的阻断电压。
本说明书不限于功率单元14的特定配置种类。相反，该功率单元14可以展现对于功率半导体器件常见的任何配置，例如，二极管配置、晶闸管配置、MOS栅控二极管（MGD）配置、晶体管配置例如IGBT配置、RC IGBT配置、MOSFET配置和从中导出的配置中的至少一个。进一步地，该至少一个功率单元14可展现补偿结构，所述补偿结构也被称为“超级结”结构。该至少一个功率单元14可以被配置用于特定阻断电压，例如至少100V、至少300V、或甚至多于500V的阻断电压。
例如，为了控制一个或多个功率单元14，能够提供控制端子（未图示），所述控制端子可以被配置为将控制信号转发到一个或多个功率单元14的控制电极结构。例如，控制端子能够是栅极端子。由此，功率半导体器件可以被设置在导通状态和阻断状态之一中。在实施例中，可以借助于在控制端子和第一负载端子11之间施加电压来提供这样的控制信号。
技术人员熟悉功率单元的可能配置。因此，在图1中，功率单元14仅被示意性地图示，因为确切的配置不是本说明书的主题。
然而，为了给出该至少一个功率单元14的可能设置的仅仅一个非限制性示例，参考根据图2-3的示例性实施例，它们均示出了包括展现沟槽配置的四个功率单元14的有源区16的小区段。例如，每个功率单元14都可包括与第一负载端子11和第二负载端子12中的每一个电绝缘的控制电极132。该控制电极132可被包括在相应的沟槽中并且可被配置成在接收到对应控制信号时（例如在经历某一电位时）在具有与第一导电类型互补的第二导电类型的掺杂剂的半导体本体区102中引起反型沟道。该半导体本体区102可延伸到每个功率单元14中。每个功率单元14可进一步包括具有第一导电类型的掺杂剂的相应半导体源极区101（有时也被称为“n源极”），该相应半导体源极区101例如处于与漂移区100的掺杂剂浓度相比明显更高的掺杂剂浓度。该源极区101可借助于半导体本体区102而与漂移区100隔离。半导体源极区101和半导体本体区102中的每一个可被电连接至第一负载端子11。因此，在实施例中，每个功率单元14可包括例如被配置成经受所述阻断电压的pn隔离部。
然而，如已经在上面指出的，本说明书不限于功率单元14的任何特定配置，例如不限于沟槽配置。例如，在另一实施例中，提供具有处于平面配置（例如被完全布置在半导体本体10的表面10-1上）的控制电极的功率单元。
该半导体本体10例如在第一横向方向X上、在第二横向方向Y上、以及在由所述两个横向方向X和Y的任意组合产生的方向上可以在横向上被芯片边缘19限制。在实施例中，举一个示例，该芯片边缘19可以借助于晶片切割而形成。例如，该芯片边缘19沿着延伸方向Z延伸。
在芯片边缘19和有源区16之间可能布置所述非有源终止结构18（在下文中也被简称为“终止结构18”）。在实施例中，该终止结构18完全包围有源区16，如在图6-7中示意性地图示的。进一步地，根据实施例，终止结构18没有被配置成在负载端子11和12之间传导负载电流，而是被配置成确保功率半导体器件1的可靠阻断能力。该终止结构18可以是高电压终止结构18。例如，负载电流的至少相当一部分（例如负载电流的多于95%）仅由有源区16来传导。
终止结构18可以包括布置在半导体本体10的表面10-1上的一个或多个部件以及形成半导体本体10的一部分的一个或多个部件。例如，如上面已经解释的那样，根据实施例，漂移区100不仅延伸到有源区16中，而且还形成半导体本体10的属于终止结构18的一部分。进一步地，在表面10-1的顶部上，可能布置隔离层152，例如氧化物层。
例如，该终止结构18包括欧姆层17，所述欧姆层17被布置在表面10-1上，例如布置在隔离层152上。该欧姆层17可由欧姆材料例如非晶硅（am-Si）或半绝缘多晶硅（SIPOS）等制成。进一步地，该欧姆层17可以被配置成关于存在于至少部分被欧姆层17覆盖的半导体本体10中的电荷形成反电荷。例如，这可允许使电场至少在形成终止结构18的一部分的半导体本体10的那个区段内对称。
例如，在实施例中，该欧姆层17可被配置成保护功率半导体器件1以免例如在敏感区域处进行离子渗透。
进一步地，该欧姆层17可被配置成形成两个电位之间的欧姆连接。这些电位中的第一个可由第二负载端子12的电位来构成。例如，该半导体器件1包括被布置在表面10-1上且在终止结构18中的第二接触件121。该第二接触件121可被配置成提供第二负载端子12的电位。因此，在实施例中，该第二负载端子12的电位可被提供在半导体器件1的正面处。该半导体器件1可包括电连接第二负载端子12与第二接触件121的电连接（未图示）。另外地或备选地，在实施例中，该第二接触件121可以例如在无场区域中与半导体本体10电接触，并且由此可以与第二负载端子12电连接。例如，该第二接触件121是终止结构18的漏极环。
所述电位的第二个可由第一负载端子11的电位和控制端子（未图示）的电位中的一个构成，所述控制端子被电连接至功率单元14的控制电极132。例如，该半导体器件1包括第一接触件111和第三接触件131中的至少一个，其中这些接触件111和131中的每一个可被布置在表面10-1上并且在终止结构18内。该第一接触件111可被配置成提供第一负载端子11的电位。该第三接触件131可被配置成提供控制电极132的电位。因此，在实施例中，可在半导体器件1的正面处提供该第一负载端子11的电位和/或控制电极132的电位。该半导体器件1可包括电连接第一负载端子11与第一接触件111的电连接（未图示）和/或电连接控制电极132与第三接触件131的电连接（未图示）。
进一步地，现在还参考图2-5，终止结构18可包括：一个或多个掺杂半导体区181、182、183、184，被包括在半导体本体10中，其中该欧姆层17可在横向上与这些掺杂半导体区中的至少一个重叠。
例如，根据图2-3中示意性地图示的实施例，可能沿着从有源区16到终止结构18的方向布置第一半导体区181、第二半导体区182和第三半导体区183。在实施例中，至少第二半导体区182可在横向上与欧姆层17重叠。
例如，根据图4-5中示意性地图示的实施例也可被包括的第一半导体区181可以被布置在本体区102下面并且可包括第二导电类型的掺杂剂。该第一半导体区181可被电接触到第一负载端子11并且可沿着延伸方向Z延伸得例如大约与包括控制电极132的沟槽一样远或者比所述沟槽更远一点。该第一半导体区181可在横向上与第一负载端子11和可电连接至控制电极132的控制信号流道（runner）133重叠。
在实施例中，该第二半导体区182还包括第二导电类型的掺杂剂。进一步地，该第二半导体区182可展现结终止延伸（JTE）配置，例如横向掺杂剂浓度变化（VLD）配置。例如，第二半导体区182的掺杂剂浓度在横向方向上变化，例如掺杂剂浓度可沿着第一横向方向X减小。在实施例中，相比于第一半导体区181的掺杂剂浓度，第二半导体区182的掺杂剂浓度更低。
该第一半导体区181和第二半导体区182中的每一个可以例如借助于终止结构18的氧化物块154而在空间上在延伸方向Z上从隔离层152移位。
在绝缘块154下面并且与第二半导体区182分离地可以布置第三半导体区183，所述第三半导体区183具有例如处于比漂移区100更高的掺杂剂浓度的第一或第二导电类型的掺杂剂。例如，该第三半导体区183可以是沟道停止区。该第三半导体区183可在横向上与提供第二负载端子12的电位的第二接触件121重叠。在实施例中，该第三半导体区183可被电连接至第二接触件121。
根据图4和5中示意性地图示的实施例，该终止结构18可包括一个或多个第四半导体区184。例如，该第四半导体区184被实施为所谓的保护环，所述保护环可以均包括第二导电类型的掺杂剂，其中该保护环184可被沿着第一横向方向X彼此分离地布置。进一步地，该保护环可在横向上与欧姆层17重叠。在实施例中，作为第二半导体区182的备选方案提供该保护环184，其中该第二半导体区182可形成连续的（contiguous）半导体区并且如上文已图示的那样可展现VLD配置。
在描述终止结构18以及其欧姆层17的另外示例性特征之前，应该阐明在图2至5中图示的示例性实施例的另外可选方面：
根据图2中示意性地图示的实施例，功率单元14可展现沟槽配置，其中控制电极132被布置在该沟槽中并且借助于相应的绝缘物155与半导体本体隔离，所述相应的绝缘物155可能同时形成沟槽底部和沟槽侧壁。第一负载端子11并且还有第一接触件111和控制信号流道133可以例如借助于所述隔离层152从半导体本体10（例如从其表面10-1）沿着延伸方向Z在空间上移位。进一步地，可以提供密封剂156，密封剂156可包括酰亚胺或相应地由酰亚胺制成。例如，根据实施例（还参考图4-5），该密封剂156逆着延伸方向Z延伸，例如以便完全包围第二接触件121、欧姆层17、第一接触件111、第一负载端子11中的控制信号流道133。例如，可借助于小接触槽或者相应地借助于沿着延伸方向Z延伸的小接触插头来提供该第一负载端子11与半导体本体区102和半导体源极区101之间的电连接，如图2中示意性地且示例性地图示的。根据图2的实施例，欧姆层电连接第二接触件121与第一接触件111，该第二接触件121提供（例如背面金属化的）第二负载端子12的电位并且第一接触件111提供第一负载端子11（例如正面金属化）的电位。例如，该第一接触件111和第二接触件121彼此以横向距离D1布置。
在图3中示意性地且示例性地图示的实施例可以几乎与图2的实施例相同，差异包括：欧姆层17电连接第二接触件121与第三接触件131，该第三接触件131提供控制电极132的电位。例如，该第一接触件111和第三接触件131彼此以横向距离D2布置。
根据图4和5中示意性地图示的实施例，代替第二半导体区182，提供保护环184。例如，终止结构18可进一步包括一个或多个场板115。场板115中的每一个可在横向上与保护环184中的相应一个重叠。在实施例中，在横向上与保护环184之一重叠的场板115也可与保护环184之一电连接。如所图示的，该欧姆层17可沿着其从第一接触件111到第二接触件121的路线覆盖所提供的场板115。
尽管欧姆层17可被配置用于使电场至少在形成终止结构18的一部分的半导体本体10的那个区段内对称，但是欧姆层17还可以提供归因于欧姆连接（欧姆层17在所述接触件121和111或相应的接触件131之间形成所述欧姆连接）的电流路径，这可以在功率半导体器件的阻断状态期间，例如在第一负载端子11和第二负载端子12之间存在比较高的电压期间或者相应地在控制电极132（其可展现接近第一负载端子11电位的电位）之间存在比较高的电压期间，增大泄露电流。
现在参考本文中所描述的所有实施例，该欧姆层17可在横向上沿着欧姆连接（该欧姆层17在第二接触件121与第一接触件111和第三接触件131之一之间形成所述欧姆连接）而结构化。
例如，横向上结构化的欧姆层17可允许增大所述两个接触件之间的欧姆电阻，由此减小泄露电流。根据实施例，欧姆层17的欧姆电阻中的增大不仅（至少不仅）通过后处理欧姆层材料17（例如通过高温退火和/或通过注入杂质等等）来实现，而且还通过沿着所述欧姆连接（即在所述两个接触件121和111/131之间）在横向上结构化欧姆层17来实现。
在实施例中，由在横向上结构化的欧姆层17形成的欧姆连接展现在特定值范围内的欧姆电阻。例如，该欧姆电阻被形成（就其幅值而言）以便满足至少两个条件。一方面，欧姆电阻的最小值可以被选取成使得当在两个负载端子11和12之间施加阻断电压时由两个接触件111/131和121之间的泄露电流引起的功率损耗被保持为低于阈值，例如低于1W、或低于0.1W或低于50mW。例如，可根据功率半导体器件1（即其一个或多个功率单元14）所设计的阻断电压来调整该欧姆层17的欧姆电阻的最小值。例如，阻断电压越高，欧姆层17的欧姆电阻的最小值越高。另一方面，欧姆层17可被配置成提供电位沿着欧姆连接的适当分布，其中这样的功能可能限制欧姆层17的欧姆电阻的最大值。给定功率半导体器件可能所设计的阻断电压的宽范围，该欧姆层17的欧姆电阻的范围可以相应地宽。例如，该欧姆层17的欧姆电阻可在100 kΩ到100 GΩ的范围内、在10 MΩ到100 GΩ的范围内、或者在100 MΩ到100GΩ的范围内、或者在1 GΩ到10 GΩ的范围内。
如上文已经指出的，在实施例中，借助于在欧姆连接（欧姆层17在两个接触件111/131和121之间形成所述欧姆连接）之间在横向上结构化欧姆层17来调整欧姆层17的欧姆电阻。
在实施例中，在横向上结构化的欧姆层17在延伸方向上展现10nm到10µm的范围、在100nm到1µm的范围内、或在100nm到500nm的范围内的厚度。
根据实施例，归因于欧姆层17的横向结构，由横向上结构化的欧姆层17形成的欧姆连接可展现相应两个接触件121和111/131之间的横向距离的至少1.3倍那样长的长度。例如，参考根据图2的实施例，欧姆连接可展现总计第一接触件111和第二接触件121之间的距离D1的至少1.3倍的长度。参考根据图3的实施例，该欧姆连接可展现总计第二接触件121和第三接触件131之间的距离D2的至少1.3倍的长度。该因子可以大于1.3，例如该因子可总计至少2、至少3，或该因子可甚至总计至少5、10或甚至至少20。
关于图8至图15中示意性地图示的实施例，应该描述在横向上结构化欧姆层17的一些示例性且非限制性的方式。这些非限制性示例中的每一个可被应用于图1至7中示意性地图示的实施例，其中欧姆层17的横向结构没有被图示。
在实施例中，借助于多个绝缘体区171来实现该欧姆层17的横向结构。换言之，该终止结构18可包括构成欧姆层17的横向结构的多个绝缘体区171。例如，该多个绝缘体区171可包括欧姆层17的凹陷或相应地由欧姆层17的凹陷形成。例如，就处理方法（在下面进一步描述其示例性实施例）而言，可借助于沉积欧姆层材料（例如非晶硅和SIPOS之一）以及通过使用欧姆层的掩模和局部去除来将该欧姆层17提供在表面10-1上。因此，所创建的欧姆层17可展现一些开口，其中可在后续处理步骤内使该开口填充绝缘体材料，由此形成多个绝缘体区171。该多个绝缘体区171可构成欧姆层17的横向结构。
例如，关于图8和9中示意性地图示的实施例，该欧姆层17被绝缘体区171中断。如借助于虚线所图示的，第二接触件121和其他接触件（或者第一接触件111或者第三接触件131）之间的（泄露）电流不可能采用接触件121和111/131之间的直接路径，而是必须沿着由电流门（current gate）173给出的路线横越，该电流门173由绝缘体区171限定。借助于图8和9中的密集点区域来图示欧姆层17的电流门173，而通过规则的点区域来图示欧姆层17的剩余区域。泄露电流的路线明显比两个接触件121和111/131之间的距离更长，并且此外横向结构17展现由窄的电流门173引起的一个或多个局部增大的电阻。
在实施例中，该欧姆层17可展现总体积。该多个绝缘体区171可在空间上限制欧姆层的至少一个电流门173。该至少一个电流门173可展现总计小于欧姆层17的总体积的10%份额的体积。该份额可以甚至比10%更小，例如比5%更小、比3%更小、或甚至比1%更小。接触件121和111/131之间的电流路径（参考图8中的虚线）横越该至少一个电流门173。
因此，在实施例中，通过横向结构并且不仅（至少不仅）通过处理欧姆层17的材料来实现欧姆层17的增大的欧姆电阻。当然，本实施例不排除在欧姆层17的材料已被沉积之后对其后处理。
例如，该多个绝缘体区171至少包括具有第一端部的第一绝缘体1711和具有面向第一端部的第二端部的第二绝缘体1712。所述端部中的每一个可展现凸缘形状，如图8中所图示的。例如，可以以这种方式在空间上限制相应的电流门173。例如，该两个端部彼此以距离D来布置，其中各凸缘中的每一个可展现宽度W1，宽度W1可以比它们的相应横向延伸的宽度W2更大。因此，电流门173的体积可由宽度W1、距离D和欧姆层17的厚度的积来限定。在实施例中，距离D和宽度W1之间的比例可与两个接触件121和111/131之间的电流路径的欧姆电阻成比例。
例如，归因于小的电流门173，两个接触件121和111/131之间的区域的大部分可被欧姆层17覆盖，而由欧姆层17在两个接触件121和111/131之间形成的欧姆连接的欧姆电阻可以同时比较高。
现在将关于剩余的图来解释欧姆层17的横向结构的其他示例。一般来说，该多个绝缘体区171可在空间上被分布以便避免沿着两个接触件121和111/131之间的距离的大电压降。例如，这可通过将沿着相应两个邻近绝缘体区171之间的所述距离的空间位移保持比较小来实现。进一步地，该多个绝缘体区171还可被分布以便确保终止结构18的临界区被欧姆层17覆盖，例如以便确保欧姆层17中的反电荷存在于临界区处，例如存在于第二半导体区182的横向端部区段处。
例如，参考图10，该多个绝缘体区171中的每一个可展现具有基本上矩形形状的水平横截面，其中该绝缘体区171在横向上彼此移位，例如以使得所形成的电流门173不是沿着直线布置，而是还在横向上彼此移位以使得两个接触件121和111/131之间的电流必须遵循蜿蜒状路径，如由虚线示例性地图示的。因此，由欧姆层17形成的欧姆连接展现总计两个接触件121和111/131之间的距离的至少倍数的长度。
在图11中示意性地图示的另一示例中，电流门173可沿着直线布置，这可允许当在横向上结构化欧姆层17时使用简单结构化的掩模。仍然，该多个绝缘体区171在横向上限制两个接触件121和111/131之间的欧姆连接的路线。
例如，如果终止结构18包括可展现JTE（例如VLD配置）的所述第二半导体区182，则采用根据图10和11的实施例。
例如，如果终止结构18包括所述保护环184，则可以采用根据剩余图12至15的实施例。根据图12中图示的实施例，一些电流门173可沿着直线布置，而其他电流门173不沿着直线布置。例如，电流门173的长度（例如沿着电流方向）可与在空间上限制相应电流门173的绝缘体区171的宽度（例如垂直于电流方向）成比例。在图13和14中图示该多个绝缘体区171的空间分布的另一示例。
进一步地，参考根据图15的实施例，该欧姆层17可包括至少一个欧姆桥172，至少一个欧姆桥172与绝缘体区171相比具有到表面10-1的更大距离（沿着延伸方向Z）并且桥接该多个绝缘体区171中的至少一个。该可选方面还在图5中被示意性地图示。例如，如果终止结构18包括所述保护环184和所述场板115，则该绝缘体区171可被放置成使得各场板115中的至少一个不被欧姆层17完全覆盖。替代地，该绝缘体区171覆盖相应场板115的大部分并且该场板115通过欧姆桥172来桥接，该欧姆桥172可同时形成电流门。
根据另一实施例，提出了一种处理功率半导体器件的方法。要处理的功率半导体器件1包括：半导体本体10，被耦合至第一负载端子11和第二负载端子12并且包括具有第一导电类型的掺杂剂的漂移区100；有源区16，具有至少一个功率单元14，所述至少一个功率单元14至少部分延伸到半导体本体10中且与第一负载端子11电连接且包括所述漂移区100的一部分，该至少一个功率单元14包括漂移区100的区段并且被配置成在所述端子11、12之间传导负载电流且阻断施加在所述端子11、12之间的阻断电压；芯片边缘19，在横向上终止半导体本体10；以及非有源终止结构18，被布置在该芯片边缘19和有源区16中间。该方法包括：在半导体本体10的表面10-1上创建终止结构18中的欧姆层17，由此形成第一负载端子11的电位111和第二负载端子12的电位121之间的欧姆连接，其中形成欧姆层17包括沿着所述欧姆连接来结构化欧姆层17。
根据另一实施例，存在另一种处理功率半导体器件的方法。要处理的功率半导体器件1包括：半导体本体10，被耦合至第一负载端子11和第二负载端子12并且包括具有第一导电类型的掺杂剂的漂移区100；有源区16，具有至少一个功率单元14，所述至少一个功率单元14至少部分延伸到该半导体本体10中且与第一负载端子11电连接且包括所述漂移区100的一部分，该至少一个功率单元14包括漂移区100的区段并且被配置成在所述端子11、12之间传导负载电流且阻断施加在所述端子11、12之间的阻断电压，其中该至少一个功率单元14包括控制电极132，所述控制电极132与负载端子11、12的每一个电绝缘且被配置成控制该至少一个功率单元14的操作；芯片边缘19，在横向上终止该半导体本体10；以及非有源终止结构18，被布置在该芯片边缘19和有源区16中间。该方法包括：在半导体本体10的表面10-1上创建终止结构18中的欧姆层17，由此形成控制电极132的电位111和第二负载端子12的电位121之间的欧姆连接，其中形成该欧姆层17包括沿着所述欧姆连接来结构化欧姆层17。
以上描述的方法的实施例可对应于以上例如关于图1-15描述的且如在从属权利要求中限定的功率半导体器件的实施例。在这个范围内，参阅以上内容。
例如，通过应用掩模以及通过实施蚀刻处理步骤来结构化欧姆层17，例如以便在欧姆层17中形成凹陷，所述凹陷可由绝缘材料填充以便形成所述绝缘体区171。因此，在实施例中，该欧姆层17可在第一步骤中被同质地（非结构化地）沉积在半导体本体10的表面10-1上，然后在另外的处理步骤内在横向上结构化。相比而言，可防止欧姆层17关于其材料的后处理，例如，根据实施例，实施高温退火和/或损伤注入等等不是必要的。因此，根据实施例，可以通过明智地结构化欧姆层17并且不仅（至少不仅）通过处理欧姆层17来调整两个接触件121和111/131之间的欧姆电阻，以便调整其材料比电阻率值。
在上文中，解释了与半导体器件和处理方法有关的实施例。例如，这些半导体器件基于硅（Si）。因此，单晶半导体区或层，例如示例性实施例的半导体本体10、漂移区100、区181-184、源极区101、本体区102能够为单晶Si区或Si层。在其他实施例中，可采用多晶或非晶硅。
然而，应理解的是，半导体本体10、漂移区100、区181-184、源极区101、本体区102能够由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括而不限于以下各项：举几个示例，诸如硅（Si）或锗（Ge）的单质半导体材料、诸如碳化硅（SiC）或硅锗（SiGe）的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化砷镓铟（InGaAsP）的二元、三元或四元III-V半导体材料、以及诸如碲化镉（CdTe）和汞碲化镉（HgCdTe）的二元或三元II-VI半导体材料。上述半导体材料也被称为“同质结半导体材料”。当组合两个不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括而不限于以下各项：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。针对功率半导体器件应用，当前主要使用Si、SiC、GaAs和GaN材料。
为了容易描述，使用空间相对术语（诸如“在…以下”、“在…下面”、“较低”、“在…之上”、“较高”等）来解释一个元件相对于第二元件的定位。这些术语旨在包括相应器件的除了与在附图中描绘的那些取向不同的取向之外的不同取向。进一步地，诸如“第一”、“第二”等术语也被用于描述各种元件、区、区段等，并且也不旨在是限制性的。贯穿本描述，相似的术语指代相似的元件。
如本文中使用的那样，术语“具有”、“含有”、“包含”、“包括”、“展现”等为开放式术语，其指示所说明的元件或特征的存在，但不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文清楚地另外指示。
考虑到变化和应用的以上范围，应理解的是，本发明并不被上述描述限制，本发明也不被附图限制。替代地，本发明仅被所附权利要求和它们的法律等同物限制。

Claims (19)

1.一种功率半导体器件（1），包括：半导体本体（10），被耦合至第一负载端子（11）和第二负载端子（12）并且包括具有第一导电类型的掺杂剂的漂移区（100）；
- 有源区（16），具有至少一个功率单元（14），所述至少一个功率单元（14）至少部分延伸到该半导体本体（10）中且与第一负载端子（11）电连接且包括所述漂移区（100）的一部分，该至少一个功率单元（14）包括漂移区（100）的区段并且被配置成在所述端子（11、12）之间传导负载电流且阻断施加在所述端子（11、12）之间的阻断电压；
- 芯片边缘（19），在横向上终止该半导体本体（10）；
- 非有源终止结构（18），被布置在该芯片边缘（19）和有源区（16）中间并且包括欧姆层（17）、第一半导体区（181）和第二半导体区（182），第一半导体区（181）和第二半导体区（182）均包括第二导电类型的掺杂剂，其中该第一半导体区（181）电连接至第一负载端子（11）并且在横向上与第一负载端子（11）重叠；
其中该欧姆层（17）：
- 由非晶硅或半绝缘多晶硅制成；
- 被布置在该半导体本体（10）的表面（10-1）上；
- 在第一负载端子（11）的电位（111）和第二负载端子（12）的电位（121）之间形成欧姆连接；
- 在横向上与第二半导体区（182）重叠；以及
- 在横向上沿着所述欧姆连接进行结构化。
2.根据权利要求1所述的功率半导体器件（1），其中该第一负载端子（11）的电位由第一接触件（111）来提供，并且该第二负载端子（12）的电位由第二接触件（111）来提供，该接触件（111、121）中的每一个被布置在终止结构（18）中并且在表面（10-1）上。
3.根据权利要求2所述的功率半导体器件（1），其中由欧姆层（17）形成的欧姆连接的路线展现接触件（111、121）之间的横向距离（D1）的至少1.3倍那样长的长度。
4.一种功率半导体器件（1），包括：半导体本体（10），被耦合至第一负载端子（11）和第二负载端子（12）并且包括具有第一导电类型的掺杂剂的漂移区（100）；
- 有源区（16），具有至少一个功率单元（14），所述至少一个功率单元（14）至少部分延伸到该半导体本体（10）中且与第一负载端子（11）电连接且包括所述漂移区（100）的一部分，该至少一个功率单元（14）包括漂移区（100）的区段并且被配置成在所述端子（11、12）之间传导负载电流且阻断施加在所述端子（11、12）之间的阻断电压，并且其中该至少一个功率单元（14）包括控制电极（132），所述控制电极（132）与负载端子（11、12）的每一个电绝缘且被配置成控制该至少一个功率单元（14）的操作；
- 芯片边缘（19），在横向上终止该半导体本体（10）；
- 非有源终止结构（18），被布置在该芯片边缘（19）和有源区（16）中间并且包括欧姆层（17）、第一半导体区（181）和第二半导体区（182），第一半导体区（181）和第二半导体区（182）均包括第二导电类型的掺杂剂，其中该第一半导体区（181）电连接至第一负载端子（11）并且在横向上与第一负载端子（11）重叠；
其中该欧姆层（17）：
- 由非晶硅或半绝缘多晶硅制成；
- 被布置在该半导体本体（10）的表面（10-1）上；
- 在第二负载端子（12）的电位（121）和控制电极（132）的电位（131）之间形成欧姆连接；
- 在横向上与第二半导体区（182）重叠；以及
- 在横向上沿着所述欧姆连接进行结构化。
5.根据权利要求4所述的功率半导体器件（1），其中该第二负载端子（12）的电位由第二接触件（121）来提供，并且该控制电极（132）的电位由第三接触件（131）来提供，该接触件（121、131）中的每一个被布置在终止结构（18）中并且在表面（10-1）上。
6.根据权利要求5所述的功率半导体器件（1），其中由欧姆层（17）形成的欧姆连接的路线展现接触件（111、131）之间的横向距离（D2）的至少1.3倍那样长的长度。
7.根据前述权利要求中的一项所述的功率半导体器件（1），其中该终止结构（18）包括：多个绝缘体区（171），构成欧姆层（17）的横向结构。
8.根据权利要求7所述的功率半导体器件（1），其中该多个绝缘体区（171）在横向上限制由欧姆层（17）形成的在所述接触件（111；131和121）之间的欧姆连接的路线。
9.根据权利要求7或8所述的功率半导体器件（1），其中该多个绝缘体区（171）包括欧姆层（17）的凹陷。
10.根据前述权利要求7至9中的一项所述的功率半导体器件（1），其中该多个绝缘体区（171）包括具有第一端部的第一绝缘体（1711）和具有面向该第一端部的第二端部的第二绝缘体（1712），所述端部中的每一个展现凸缘形状。
11.根据前述权利要求7至10中的一项所述的功率半导体器件（1），其中该欧姆层（17）包括：至少一个欧姆桥（172），相比于绝缘体区（171）具有到表面（10-1）更大的距离，并且桥接该多个绝缘体区（171）中的至少一个。
12.根据前述权利要求7至11中的一项所述的功率半导体器件（1），其中该欧姆层（17）展现总体积，并且其中该多个绝缘体区（171）在空间上限制欧姆层（17）的至少一个电流门（173），其中该至少一个电流门（173）展现总计小于欧姆层（17）的总体积的10%份额的体积，其中接触件（121和111；131）之间的电流路径横越该至少一个电流门（173）。
13.根据前述权利要求中的一项所述的功率半导体器件（1），其中该欧姆连接展现在1GΩ到10 GΩ的范围内的欧姆电阻。
14.根据前述权利要求中的一项所述的功率半导体器件（1），其中该欧姆层（17）被配置成关于存在于至少部分被欧姆层（17）覆盖的半导体本体（10）中的电荷形成反电荷。
15.根据前述权利要求中的一项所述的功率半导体器件（1），其中该终止结构（18）包括一个或多个掺杂半导体区（181、182、183、184），所述一个或多个掺杂半导体区（181、182、183、184）被包括在半导体本体（10）中，其中该欧姆层（17）在横向上与该一个或多个掺杂半导体区（181、182、183、184）中的至少一个重叠。
16.根据前述权利要求中的一项所述的功率半导体器件（1），其中该终止结构（18）是高电压终止结构。
17.根据前述权利要求中的一项所述的功率半导体器件（1），其中该第一负载端子（11）和第二负载端子（12）垂直地终止该功率半导体器件（1）。
18.一种处理功率半导体器件（1）的方法，其中该功率半导体器件（1）包括：半导体本体（10），被耦合至第一负载端子（11）和第二负载端子（12）并且包括具有第一导电类型的掺杂剂的漂移区（100）；有源区（16），具有至少一个功率单元（14），所述至少一个功率单元（14）至少部分延伸到该半导体本体（10）中且与第一负载端子（11）电连接且包括所述漂移区（100）的一部分，该至少一个功率单元（14）包括漂移区（100）的区段并且被配置成在所述端子（11、12）之间传导负载电流且阻断施加在所述端子（11、12）之间的阻断电压；芯片边缘（19），在横向上终止该半导体本体（10）；以及非有源终止结构（18），被布置在该芯片边缘（19）和有源区（16）中间，该非有源终止结构（18）包括第一半导体区（181）和第二半导体区（182），第一半导体区（181）和第二半导体区（182）均包括第二导电类型的掺杂剂，其中该第一半导体区（181）电连接至第一负载端子（11）并且在横向上与第一负载端子（11）重叠；
该方法包括：在半导体本体（10）的表面（10-1）上创建终止结构（18）中的欧姆层（17），由此形成第一负载端子（11）的电位（111）和第二负载端子（12）的电位（121）之间的欧姆连接，其中形成该欧姆层（17）包括沿着所述欧姆连接来结构化欧姆层（17），其中该欧姆层（17）由非晶硅或半绝缘多晶硅制成并且在横向上与第二半导体区（182）重叠。
19.一种处理功率半导体器件（1）的方法，其中该功率半导体器件（1）包括：半导体本体（10），被耦合至第一负载端子（11）和第二负载端子（12）并且包括具有第一导电类型的掺杂剂的漂移区（100）；有源区（16），具有至少一个功率单元（14），所述至少一个功率单元（14）至少部分延伸到该半导体本体（10）中且与第一负载端子（11）电连接且包括所述漂移区（100）的一部分，该至少一个功率单元（14）包括漂移区（100）的区段并且被配置成在所述端子（11、12）之间传导负载电流且阻断施加在所述端子（11、12）之间的阻断电压，其中该至少一个功率单元（14）包括控制电极（132），所述控制电极（132）与负载端子（11、12）的每一个电绝缘且被配置成控制该至少一个功率单元（14）的操作；芯片边缘（19），在横向上终止该半导体本体（10）；以及非有源终止结构（18），被布置在该芯片边缘（19）和有源区（16）中间，该非有源终止结构（18）包括第一半导体区（181）和第二半导体区（182），第一半导体区（181）和第二半导体区（182）均包括第二导电类型的掺杂剂，其中该第一半导体区（181）电连接至第一负载端子（11）并且在横向上与第一负载端子（11）重叠；
该方法包括：在半导体本体（10）的表面（10-1）上创建终止结构（18）中的欧姆层（17），由此形成控制电极（132）的电位（111）和第二负载端子（12）的电位（121）之间的欧姆连接，其中形成该欧姆层（17）包括沿着所述欧姆连接来结构化欧姆层（17），其中该欧姆层（17）由非晶硅或半绝缘多晶硅制成并且在横向上与第二半导体区（182）重叠。
CN201711007642.4A 2016-10-25 2017-10-25 功率半导体器件的高电压终止结构 Active CN107978639B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016120300.9A DE102016120300A1 (de) 2016-10-25 2016-10-25 Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016120300.9 2016-10-25

Publications (2)

Publication Number Publication Date
CN107978639A true CN107978639A (zh) 2018-05-01
CN107978639B CN107978639B (zh) 2021-07-13

Family

ID=61866222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711007642.4A Active CN107978639B (zh) 2016-10-25 2017-10-25 功率半导体器件的高电压终止结构

Country Status (3)

Country Link
US (1) US10600862B2 (zh)
CN (1) CN107978639B (zh)
DE (1) DE102016120300A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660795A (zh) * 2018-06-28 2020-01-07 英飞凌科技股份有限公司 功率半导体器件
CN111326566A (zh) * 2018-12-14 2020-06-23 英飞凌科技股份有限公司 功率半导体器件
CN114093866A (zh) * 2021-11-19 2022-02-25 陕西亚成微电子股份有限公司 集成启动装置的mosfet结构及制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124418A1 (de) * 2018-10-02 2020-04-02 Infineon Technologies Austria Ag Verfahren zum herstellen einer isolationsschicht in einem halbleiterkörper und halbleiterbauelement
CN110993557A (zh) 2018-10-02 2020-04-10 英飞凌科技奥地利有限公司 用于在半导体主体中形成绝缘层的方法和晶体管器件
DE102019103899A1 (de) * 2019-02-15 2020-08-20 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zur Verarbeitung eines Leistungshalbleiterbauelements
US20220140132A1 (en) * 2020-11-04 2022-05-05 Cree, Inc. Passivation structures for semiconductor devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707719A (en) * 1984-11-21 1987-11-17 U.S. Philips Corporation Semiconductor device having an annular region for improved voltage characteristics
EP0361319A2 (de) * 1988-09-27 1990-04-04 Asea Brown Boveri Aktiengesellschaft Leistungshalbleiterbauelement
EP0588320A2 (en) * 1992-09-17 1994-03-23 Hitachi, Ltd. Semiconductor device having planar junction
JPH10163482A (ja) * 1996-11-27 1998-06-19 Denso Corp 絶縁分離型半導体装置
US6525389B1 (en) * 2000-02-22 2003-02-25 International Rectifier Corporation High voltage termination with amorphous silicon layer below the field plate
CN101083279A (zh) * 2006-05-31 2007-12-05 三菱电机株式会社 半导体装置
CN101887884A (zh) * 2009-05-12 2010-11-17 三菱电机株式会社 半导体装置
CN102034856A (zh) * 2009-09-29 2011-04-27 富士电机控股株式会社 半导体器件
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件
CN104103683A (zh) * 2013-04-08 2014-10-15 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE785747A (fr) 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
JP4894097B2 (ja) * 2001-06-27 2012-03-07 富士電機株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707719A (en) * 1984-11-21 1987-11-17 U.S. Philips Corporation Semiconductor device having an annular region for improved voltage characteristics
EP0361319A2 (de) * 1988-09-27 1990-04-04 Asea Brown Boveri Aktiengesellschaft Leistungshalbleiterbauelement
EP0588320A2 (en) * 1992-09-17 1994-03-23 Hitachi, Ltd. Semiconductor device having planar junction
JPH10163482A (ja) * 1996-11-27 1998-06-19 Denso Corp 絶縁分離型半導体装置
US6525389B1 (en) * 2000-02-22 2003-02-25 International Rectifier Corporation High voltage termination with amorphous silicon layer below the field plate
CN101083279A (zh) * 2006-05-31 2007-12-05 三菱电机株式会社 半导体装置
CN101887884A (zh) * 2009-05-12 2010-11-17 三菱电机株式会社 半导体装置
CN102034856A (zh) * 2009-09-29 2011-04-27 富士电机控股株式会社 半导体器件
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件
CN104103683A (zh) * 2013-04-08 2014-10-15 三菱电机株式会社 半导体装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660795A (zh) * 2018-06-28 2020-01-07 英飞凌科技股份有限公司 功率半导体器件
CN111326566A (zh) * 2018-12-14 2020-06-23 英飞凌科技股份有限公司 功率半导体器件
CN114093866A (zh) * 2021-11-19 2022-02-25 陕西亚成微电子股份有限公司 集成启动装置的mosfet结构及制造方法
CN114093866B (zh) * 2021-11-19 2023-03-14 陕西亚成微电子股份有限公司 集成启动装置的mosfet结构及制造方法

Also Published As

Publication number Publication date
US20180114830A1 (en) 2018-04-26
DE102016120300A1 (de) 2018-04-26
US10600862B2 (en) 2020-03-24
CN107978639B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN107978639A (zh) 功率半导体器件的高电压终止结构
CN108695381B (zh) 具有dV/dt可控性的IGBT
CN104752511B (zh) 场效应半导体器件及其制造
CN102456717B (zh) 半导体器件和用于制造半导体器件的方法
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
US20230307499A1 (en) Power Semiconductor Device with dV/dt Controllability and Low Gate Charge
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
CN107887431B (zh) 功率半导体装置
CN103311300B (zh) 电荷补偿半导体器件
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
US11469317B2 (en) Rc igbt
US10644141B2 (en) Power semiconductor device with dV/dt controllability
CN103311271B (zh) 电荷补偿半导体器件
CN107564951A (zh) 具有完全耗尽的沟道区的功率半导体器件
CN107978640A (zh) 功率半导体器件终止结构
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
CN109638075B (zh) 功率半导体器件的高电压终止结构
US10868170B2 (en) Layout for needle cell trench MOSFET
CN107845678A (zh) 功率半导体器件的二极管结构
US11538906B2 (en) Diode with structured barrier region
US20240030323A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US20220320287A1 (en) Cell Design for MOS-controlled Power Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant