CN101083279A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101083279A
CN101083279A CNA2006101630846A CN200610163084A CN101083279A CN 101083279 A CN101083279 A CN 101083279A CN A2006101630846 A CNA2006101630846 A CN A2006101630846A CN 200610163084 A CN200610163084 A CN 200610163084A CN 101083279 A CN101083279 A CN 101083279A
Authority
CN
China
Prior art keywords
mentioned
electrode
diffusion layer
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101630846A
Other languages
English (en)
Other versions
CN101083279B (zh
Inventor
远井茂男
角田哲次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101083279A publication Critical patent/CN101083279A/zh
Application granted granted Critical
Publication of CN101083279B publication Critical patent/CN101083279B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种保持高耐压的半导体装置，该半导体装置廉价且能稳定地保持高耐压。在保护环区域(3)，在第一导电型半导体衬底(5)的主面设置有成为保护环的第二导电型的第二扩散层(3a、3b、3c)。在这些第二扩散层上设置有绝缘膜(8)。在绝缘膜(8)的上面，具有在第一表面电极(11a)、第二表面电极(11c、11d、11e)、第三表面电极(11b)各电极中邻接的电极之间设置有导电膜(12)的结构。由此，在半导体衬底(5)的导电膜(12)下的部分，助长耗尽层的延伸，可提高耐压。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别是涉及一种具有多层结构的表面电极，且可以保持高耐压的半导体装置。
背景技术
通常，在需要高耐压的半导体装置中，如图7所示，在元件区域的周边部配置有称作保护环的pn结。通过这样的结构，可使施加电压产生的电场向半导体装置的终端部逐渐缓和。由此，即使在对上述pn结施加预定的反向电压的情况下，也能够防止电场集中造成的雪崩击穿。
上述保护环结构对维持高耐压是有效的。但是，由于需要在半导体装置的周边部用于形成保护环的区域，因此，芯片尺寸变大。
为了避免芯片尺寸的增大，例如提出了图8所示的SIPOSRESURF(Semi-Insulating Polycrystalline Silicon Reduced SurfaceField)结构。(例如：参照特许文献1)
专利文献1：特开平6-97439号公报
在上述现有的如图7所示的结构中，为维持所希望的高耐压，而半导体芯片的芯片尺寸变大、芯片成本升高。另外，在图8所示的结构中，制造工序复杂，芯片成本升高。即，即使在上述任何一种现有技术中，为维持所希望的高耐压，都存在芯片成本升高的问题。
发明内容
本发明是为解决上述问题而构成的，其目的在于，提供一种廉价、且能够稳定的保持高耐压的半导体装置。
本发明提供的半导体装置，其特征在于，具有：第一导电型的半导体衬底；元件区域，其设置于上述半导体衬底的主面上；保护环区域，其设置于上述半导体衬底的主面上，并包围上述元件区域；第二导电型的第一扩散层，其设置于上述元件区域；第一电极，其设置于上述第一扩散层上，并与上述第一扩散层连接；至少1个以上的第二导电型的第二扩散层，其在上述保护环区域与上述第一扩散层分开设置，并包围上述元件区域；绝缘膜，其在上述半导体衬底上覆盖上述第二扩散层的上面，一侧端部与上述第一电极连接；第二电极，其在上述绝缘膜的上面与上述第二扩散层对向设置；导电膜，在上述绝缘膜的上面，设置于上述第一电极及上述第二电极各电极中邻接的电极之间。本发明的其它的特征以下详细说明。
根据本发明，能够得到廉价且能稳定保持高耐压的半导体装置。
附图说明
图1是实施例1的半导体装置的平面图；
图2是实施例1的半导体装置的剖面图；
图3是实施例2的半导体装置的剖面图；
图4是实施例3的半导体装置的剖面图；
图5是实施例3的半导体装置的剖面图；
图6是实施例4的半导体装置的平面图；
图7是现有的半导体装置的剖面图；
图8是现有的半导体装置的剖面图；
具体实施方式
下面，参照附图对本发明的实施例进行说明。另外，各图中，同样或相当的部分使用同一符号，并简化且省略该说明。
实施例1
对本实施例1的半导体装置进行说明。图1是从半导体芯片的主面看到的平面图。在半导体芯片1的中央部设置有元件区域(有源区域)2。在元件区域2的外侧设置有具有多个保护环的保护环区域3。在保护环区域3和半导体芯片1的端部之间设置有沟道截断环区域4。即，在半导体芯片1的主面上以包围元件区域2的方式设置保护环区域3，以包围保护环区域3的方式设置沟道截断环区域4。
图2表示图1的A-A’部的剖面图。半导体芯片1是使用n型半导体(Si)衬底5形成的。在半导体衬底5的第一主面(上主面)上，从半导体芯片1的内侧向端部按顺序设置有元件区域2、保护环区域3、沟道截断环区域4。
在元件区域2，在半导体衬底5的第一主面设置有p型的第一扩散层6。在第一扩散层6上设置有将Ti膜等的高融点金属膜9a、Al膜10a层叠了的第一表面电极11a。该第一表面电极11a与第一扩散层6连接。
在保护环区域3，与第一扩散层6分开，朝向半导体芯片1的端部设置有p型的第二扩散层3a、3b、3c。从半导体衬底5的第一主面看时，这些第二扩散层3a、3b、3c以环状包围元件区域2的方式形成。进而，这些扩散层在与半导体衬底5的界面形成pn结，使其作为保持高耐压的保护环而起作用。
在沟道截断环区域4，与第二扩散层3a、3b、3c分开，设置有n型的第三扩散层7。在第三扩散层7上设置有将Ti膜等的高融点金属膜9b及Al膜10b层叠了的第三表面电极11b。该第三表面电极11b与第三扩散层7连接。
第一表面电极11a与第一扩散层6连接，第三表面电极11b与第三扩散层7连接。这样的表面电极结构，在具有MOSFET(MetalOxided Semiconductor Field Effect Transistor)及IGBT(InsulatedGate Bipolar Transistor)等浅的pn结的半导体元件中是普通的结构。但是，该说明中的实施例的半导体芯片1虽然表示了在其元件区域2形成IGBT元件的情况，但是，对含有MOSFET、且需要高耐压特性的半导体元件全部都是有效的。因此，元件区域2的详细说明省略，附图的记述也简化。
在半导体衬底5的第一主面上，以跨过元件区域2的外周(图2中元件区域2的右端)部、保护环区域3、以及沟道截断环区域4的内周(图2中沟道截断环区域4的左端)的方式，设置绝缘膜8(例如SiO2)。即，该绝缘膜8在半导体衬底5上以覆盖第二扩散层3a、3b、3c的上面的方式形成。绝缘膜8的元件区域2侧(左侧)的端部与第一表面电极11a连接，绝缘膜8的沟道截断环区域4侧(右侧)的端部与第三表面电极11b连接。
而且，在该绝缘膜8的上面设置有第二表面电极11c、11d、11e，以使与第二扩散层3a、3b、3c分别对向。这些电极与第一表面电极11a、第三表面电极11b相同，是在Ti膜等的高融点金属膜上层叠了Al膜的结构。
在绝缘膜8的上面，在第一表面电极11a-第二表面电极11c之间设置有Ti膜等的导电膜12。同样，在绝缘膜8的上面，在第二表面电极11c-11d之间、第二表面电极11d-11e之间也设置有导电膜12。即，在绝缘膜8的上面，第一表面电极11a及第二表面电极11c、11d、11e的各电极中的邻接的电极间设置有导电膜12。
还有，在绝缘膜8的上面，在第二表面电极11e-第三表面电极11b之间也设置有导电膜12。即，在绝缘膜8的上面，三个第二表面电极11c、11d、11e中与第三表面电极11b最接近的第二表面电极11e与第三表面电极11b之间也设置有导电膜12。
同时，在半导体衬底5的第二主面侧设置有n型缓冲层13，进而以将其覆盖的方式设置有p型集电极层14及p型集电极15。
在本实施例1中，作为设置于绝缘膜8上的导电膜12，使用Ti膜等的高融点金属膜。但是，作为上述导电膜，除Ti膜之外，也可以是TiN膜、TiW膜等。另外，也可以是含有Ti膜、TiN膜及TiW膜中的任何一种层叠膜等。
在此，对形成上述导电膜12的方法进行说明。在半导体衬底5的第一主面形成了第一扩散层6、第二扩散层3a、3b、3c、第三扩散层7之后，形成绝缘膜8。其后，在半导体衬底5的第一主面上，在整个面上按顺序形成Ti膜及Al膜。
其后，选择性地蚀刻Al膜，在除去Al膜后的部分使Ti膜露出。进而，将该Ti膜只蚀刻预定的膜厚(半蚀刻)，如图2所示，在绝缘膜8的表面残存Ti膜，形成由Ti膜构成的导电膜12。
其结果是，在第一扩散层6上形成第一表面电极11a，在绝缘膜8上形成第二表面电极11c、11d、11e，在第三扩散层7上形成第三表面电极11b。此时，在绝缘膜8上，在这些表面电极邻接的电极间形成有导电膜12。导电膜12通过将Ti膜进行半蚀刻而形成。因此，导电膜12的膜厚比上述的表面电极最下层的金属膜(Ti膜)的膜厚薄。另外，由于导电膜12是高融点金属的Ti膜，因此，其与在上层层叠了Al的第二电极11c、11d、11e的电阻相比，成为高电阻。
通常，形成电极及配线时，在半导体衬底上的整个面上形成金属膜后，通过蚀刻等将作为电极及配线使用的位置以外的金属膜完全除去。与此相对，在本实施例1中，在绝缘膜8上，在第一表面电极11a、第二表面电极11c、11d、11e、以及第三表面电极11b的表面电极邻接的电极之间高电阻的导电膜12以只残存预定膜厚而形成。
通过上述结构，在对第二扩散层3a、3b、3c与n型半导体衬底5的界面的pn结施加反向偏压的电场时，导电膜12下的半导体衬底5的部分助长耗尽层的延伸。因此，与没有导电膜12的情况相比较，可以提高上述pn结的耐压。
在形成第一表面电极11a、第二表面电极11c、11d、11e、及第三表面电极11b的工序中，通过进行半蚀刻，可以容易的形成上述导电膜12。因此，整个制造工艺不需要很复杂，即可得到高的耐压。即，根据本实施例1，可不使整个制造工艺复杂，即可减小半导体芯片的保护环区域3的面积。因此，在稳定地保持高耐压特性的状态下，可缩小芯片尺寸，进而，能够得到廉价的半导体装置。
另外，由于导电膜12是含有Ti等的高融点金属的高电阻层，因此，对于来自外部的离子性(电荷性)物质及杂质具有屏蔽效果。因此，可以提高半导体装置的成品率。
再有，在本实施例1中，第一表面电极11a、第二表面电极11c、11d、11e、及第三表面电极11b为在下层形成Ti膜，并在其上层叠了Al膜的双层的层叠结构。但是，这些表面电极也可以是将三层以上的多个不同的金属膜层叠后的多层金属膜。在该情况下，在绝缘膜8上的未形成表面金属层的位置，使上述多层金属膜最下层的金属膜露出。而且，通过进行上述的半蚀刻，使上述最下层膜残存预定膜厚。其结果是，在绝缘膜8上设置的导电膜可作为与上述的表面电极(多层金属膜)最下层的金属膜相同材料的膜而形成。
另外，在本实施例1中，是使用n型半导体衬底5而形成的，但也可以是使用p型半导体衬底使其它的导电型的p、n完全相反的结构。即使这样的结构也能够得到同样的效果。
另外，在本实施例1中，作为保护环，在半导体衬底5的第一主面上形成有三个第二扩散层3a、3b、3c。但是，这些扩散层既可以是一个，也可以是两个，根据半导体芯片1所需要的耐压特性做适当的选择。
实施例2
使用图3对本实施例2的的半导体装置进行说明。在此，以与实施例1的不同点为中心进行说明。
在绝缘膜8上，从第二表面电极11e延伸向第三表面电极11b侧，在第二表面电极11e和第三表面电极11b之间成为终端。即，在绝缘膜8的上面，导电膜12从三个第二表面电极11c、11d、11e中与第三表面电极11b最接近的第二电极11e延伸到第二电极11e和第三电极11b之间的预定位置为止，并与第三电极11b不连接。其它的构成与实施例1相同。
根据上述结构，可将对pn结施加反向偏压时产生的耗尽层延伸的范围设为从最外周的保护环即第二扩散层3c到上述的第二电极11e和第三电极11b之间的预定位置的范围。
由此，即使有半导体衬底5的比电阻的误差及来自外部的负离子等污染，也可以将耗尽层向横方向延伸的变化控制在最小限。因此，可以提高半导体元件耐压的稳定度。
实施例3
使用图4及图5对本实施例3的半导体装置进行说明。在此，以与实施例1、2的不同点为中心进行说明。
如图4所示，在绝缘膜8的第二扩散层3a、3b、3c上分别设置有开口部，在这些开口部埋入有Ti膜及Al膜。而且，通过这些膜将第二扩散层3a、3b、3c分别与第二表面电极11c、11d、11e连接。
即，在绝缘膜8的第二扩散层3a、3b、3c上分别设置导电性的连接部(接触点)16a、16b、16c，通过这些连接部将第二扩散层3a、3b、3c分别与第二表面电极11c、11d、11e电连接。其它的构成与实施例1同样。
通过上述结构，可将第二扩散层3a、3b、3c的电位分别设为与第二表面电极11c、11d、11e同样的电位。由此，与实施例1相比，可进一步提高半导体元件耐压的稳定度。
另外，在实施例2中所示的结构中(参照图3)，也可以具有上述连接部。即，如图5所示，第二扩散层3a、3b、3c也可以为经由连接部16a、16b、16c分别与第二表面电极11c、11d、11e连接的结构。因此，与实施例2相比，可进一步提高半导体元件耐压的稳定度。
实施例4
使用图6对本实施例4的半导体装置进行说明。在此，以与实施例1～3的不同点为中心进行说明。
图6表示从第一主面看到的本实施例4的半导体装置的平面图。实施例4是在实施例1～3所示的半导体装置中，在正方形的半导体芯片1的各角部17选择性地设置了导电膜12的结构。即，设置于绝缘膜8上的导电膜12为选择性地设置于半导体芯片1的角部17的结构。其它的构成与实施例1～3同样。
如图6所示，在半导体芯片1为正方形、或长方形等具有角部的形状的情况下，在沿保护环部形成的耗尽层也产生角部。由于电场在这样的角部集中，因此，与角部以外的部分相比，耐压相对较低。在本实施例4中，通过图6所示的结构，可以提高角部的耐压的稳定度。
根据本实施例4，通过提高半导体芯片的耐压较低的角部的耐压，可降低半导体芯片1整体耐压的差异。即，作为芯片整体，可使耐压平衡性良好，且可以提高半导体芯片的可靠性。
另外，在本实施例4中示出了半导体芯片为正方形及长方形的例子，但是除此以外，即使是八角形等多角形等也具有同样的效果。即，只要是半导体芯片具有角部的结构，都可以得到同样的效果。另外，本实施例4并不仅限于IGBT元件，也包含MOSFET及二极管等，并在需要有高耐压特性的半导体元件全体中都有效。

Claims (11)

1.一种半导体装置，其特征在于，具有：
第一导电型的半导体衬底；
元件区域，其设置于上述半导体衬底的主面上；
保护环区域，其设置于上述半导体衬底的主面上，并包围上述元件区域；
第二导电型的第一扩散层，其设置于上述元件区域；
第一电极，其设置于上述第一扩散层上，并与上述第一扩散层连接；
至少1个以上的第二导电型的第二扩散层，其在上述保护环区域与上述第一扩散层分开设置，并包围上述元件区域；
绝缘膜，其在上述半导体衬底上覆盖上述第二扩散层的上面，一侧端部与上述第一电极连接；
第二电极，其在上述绝缘膜的上面与上述第二扩散层对向设置；
导电膜，在上述绝缘膜的上面，设置于上述第一电极及上述第二电极各电极中邻接的电极之间。
2.如权利要求1所述的半导体装置，其特征在于，
在上述半导体衬底的主面设置有包围上述保护环区域的沟道截断环区域，
在上述沟道截断环区域设置有与上述第二扩散层分开的第一导电型的第三扩散层，
在上述第三扩散层上设置有与上述第三扩散层连接的第三电极，
上述第三电极与上述绝缘膜的另一端部连接，
在上述绝缘膜的上面，与上述第三电极最接近的上述第二电极和上述第三电极之间还设置有上述导电膜。
3.如权利要求1所述的半导体装置，其特征在于，
在上述半导体衬底的主面设置有包围上述保护环区域的沟道截断环区域，
在上述沟道截断环区域设置有与上述第二扩散层分开的第一导电型的第三扩散层，
在上述第三扩散层上设置有与上述第三扩散层连接的第三电极，
上述第三电极与上述绝缘膜的另一端部连接，
上述导电膜在上述绝缘膜的上面，从最接近上述第三电极的上述第二电极延伸到该第二电极和上述第三电极之间的预定位置。
4.如权利要求1所述的半导体装置，其特征在于，
在上述绝缘膜上设置的上述导电膜的电阻比上述第二电极的电阻高。
5.如权利要求2所述的半导体装置，其特征在于，
在上述绝缘膜上设置的上述导电膜的电阻比上述第二电极的电阻高。
6.如权利要求3所述的半导体装置，其特征在于，
在上述绝缘膜上设置的上述导电膜的电阻比上述第二电极的电阻高。
7.如权利要求1所述的半导体装置，其特征在于，
上述第二电极是层叠了多个不同的金属膜的膜，
在上述绝缘膜上设置的上述导电膜是与上述第二电极的最下层的金属膜相同材料的膜。
8.如权利要求7所述的半导体装置，其特征在于，
在上述绝缘膜上设置的上述导电膜的膜厚比上述第二电极的最下层的金属膜薄。
9.如权利要求1所述的半导体装置，其特征在于，
在上述绝缘膜上设置的上述导电膜含有Ti、TiN以及TiW中的任意一种。
10.如权利要求1所述的半导体装置，其特征在于，
在上述绝缘膜的上述第二扩散层上设置有导电性的连接部，
通过上述连接部，将上述第二扩散层和上述第二电极电连接。
11.如权利要求1所述的半导体装置，其特征在于，
上述半导体装置是正方形或长方形的半导体芯片，
在上述绝缘膜上设置的上述导电膜被选择性地设置于上述半导体芯片的角部。
CN2006101630846A 2006-05-31 2006-11-30 半导体装置 Expired - Fee Related CN101083279B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-150986 2006-05-31
JP2006150986A JP4935192B2 (ja) 2006-05-31 2006-05-31 半導体装置
JP2006150986 2006-05-31

Publications (2)

Publication Number Publication Date
CN101083279A true CN101083279A (zh) 2007-12-05
CN101083279B CN101083279B (zh) 2010-11-03

Family

ID=38650631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101630846A Expired - Fee Related CN101083279B (zh) 2006-05-31 2006-11-30 半导体装置

Country Status (4)

Country Link
US (1) US7772669B2 (zh)
JP (1) JP4935192B2 (zh)
CN (1) CN101083279B (zh)
DE (1) DE102006056139B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916635A (zh) * 2014-03-14 2015-09-16 英飞凌科技奥地利有限公司 半导体器件和集成电路
CN106803515A (zh) * 2015-11-26 2017-06-06 宁波达新半导体有限公司 半导体功率器件的终端结构及其制造方法
CN107710408A (zh) * 2016-05-26 2018-02-16 新电元工业株式会社 半导体装置
CN107978639A (zh) * 2016-10-25 2018-05-01 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构
CN110783396A (zh) * 2018-07-26 2020-02-11 拉碧斯半导体株式会社 半导体装置
CN114093866A (zh) * 2021-11-19 2022-02-25 陕西亚成微电子股份有限公司 集成启动装置的mosfet结构及制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118548A (ja) 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
JP5376365B2 (ja) 2009-04-16 2013-12-25 三菱電機株式会社 半導体装置
JP5146490B2 (ja) * 2010-06-07 2013-02-20 三菱電機株式会社 半導体素子
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
JP5716591B2 (ja) * 2011-07-26 2015-05-13 三菱電機株式会社 半導体装置
JP5863574B2 (ja) * 2012-06-20 2016-02-16 株式会社東芝 半導体装置
JP6079456B2 (ja) * 2013-06-07 2017-02-15 三菱電機株式会社 半導体装置の検査方法
JP5921784B2 (ja) * 2014-01-10 2016-05-24 三菱電機株式会社 半導体装置
CN104810385A (zh) * 2014-01-29 2015-07-29 北大方正集团有限公司 功率半导体器件及制造方法和截止环
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur
JP7450516B2 (ja) 2020-10-22 2024-03-15 三菱電機株式会社 電力用半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194559A (ja) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd 半導体装置
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5266831A (en) * 1991-11-12 1993-11-30 Motorola, Inc. Edge termination structure
JPH0697439A (ja) 1992-09-10 1994-04-08 Toshiba Corp 高耐圧半導体素子
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
JPH06283727A (ja) 1993-03-26 1994-10-07 Fuji Electric Co Ltd 電力用半導体素子
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
JPH08306911A (ja) 1995-04-28 1996-11-22 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP3165093B2 (ja) * 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
JP3796998B2 (ja) 1999-02-19 2006-07-12 松下電器産業株式会社 高耐圧半導体装置
US6750506B2 (en) * 1999-12-17 2004-06-15 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
JP4857458B2 (ja) * 2000-06-07 2012-01-18 富士電機株式会社 高耐圧半導体装置
JP2002231944A (ja) 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP4684505B2 (ja) * 2001-11-26 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置
JP4264285B2 (ja) 2002-09-09 2009-05-13 株式会社豊田中央研究所 半導体装置とその製造方法
JP2004158844A (ja) * 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP4889072B2 (ja) * 2003-12-19 2012-02-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916635A (zh) * 2014-03-14 2015-09-16 英飞凌科技奥地利有限公司 半导体器件和集成电路
US9825136B2 (en) 2014-03-14 2017-11-21 Infineon Technologies Austria Ag Semiconductor component and integrated circuit
CN104916635B (zh) * 2014-03-14 2018-05-08 英飞凌科技奥地利有限公司 半导体器件和集成电路
CN106803515A (zh) * 2015-11-26 2017-06-06 宁波达新半导体有限公司 半导体功率器件的终端结构及其制造方法
CN107710408A (zh) * 2016-05-26 2018-02-16 新电元工业株式会社 半导体装置
CN107710408B (zh) * 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
CN107978639A (zh) * 2016-10-25 2018-05-01 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构
CN107978639B (zh) * 2016-10-25 2021-07-13 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构
CN110783396A (zh) * 2018-07-26 2020-02-11 拉碧斯半导体株式会社 半导体装置
CN114093866A (zh) * 2021-11-19 2022-02-25 陕西亚成微电子股份有限公司 集成启动装置的mosfet结构及制造方法
CN114093866B (zh) * 2021-11-19 2023-03-14 陕西亚成微电子股份有限公司 集成启动装置的mosfet结构及制造方法

Also Published As

Publication number Publication date
DE102006056139B4 (de) 2009-04-09
US20070278672A1 (en) 2007-12-06
JP4935192B2 (ja) 2012-05-23
US7772669B2 (en) 2010-08-10
CN101083279B (zh) 2010-11-03
JP2007324261A (ja) 2007-12-13
DE102006056139A1 (de) 2007-12-06

Similar Documents

Publication Publication Date Title
CN101083279B (zh) 半导体装置
US12046641B2 (en) SiC semiconductor device with insulating film and organic insulating layer
US11257944B2 (en) Semiconductor device and semiconductor device manufacturing method
US6750506B2 (en) High-voltage semiconductor device
US8759938B2 (en) Semiconductor device
US20150001579A1 (en) Semiconductor device and method for producing the same
US20070176239A1 (en) Trenched MOSFETS with improved ESD protection capability
US20120142171A1 (en) Method of forming a high capacitance diode
JP2003523088A (ja) 絶縁ゲート電界効果デバイス
US9548294B2 (en) Semiconductor device with temperature-detecting diode
US8564059B2 (en) High-voltage vertical power component
KR101907175B1 (ko) 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스
US20170062604A1 (en) Semiconductor device
CN106449750A (zh) 半导体装置
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
US10163890B2 (en) Semiconductor device
CN109075200A (zh) 半导体装置
CN110098124A (zh) 功率半导体器件和用于制造功率半导体器件的方法
US11437569B2 (en) Hall sensor structure
US11360163B2 (en) Vertical hall sensor structure
JP2009105177A (ja) 半導体装置
JP4432332B2 (ja) 半導体素子及びその製造方法
US20150333052A1 (en) Semiconductor structure and electrostatic discharge protection circuit
CN108124494B (zh) 半导体装置
JP7243795B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20131130