CN104810385A - 功率半导体器件及制造方法和截止环 - Google Patents
功率半导体器件及制造方法和截止环 Download PDFInfo
- Publication number
- CN104810385A CN104810385A CN201410043011.8A CN201410043011A CN104810385A CN 104810385 A CN104810385 A CN 104810385A CN 201410043011 A CN201410043011 A CN 201410043011A CN 104810385 A CN104810385 A CN 104810385A
- Authority
- CN
- China
- Prior art keywords
- ring
- cut
- groove
- power semiconductor
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002347 injection Methods 0.000 claims abstract description 38
- 239000007924 injection Substances 0.000 claims abstract description 38
- 150000002500 ions Chemical class 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229940090044 injection Drugs 0.000 claims description 36
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- -1 helium ion Chemical class 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本发明提供一种功率半导体器件及制造方法和截止环，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种功率半导体器件及制造方法和截止环。
背景技术
目前，为了提高芯片中的功率半导体器件阻断高压性能及该器件的可靠性，通常沿功率半导体器件有源区外围依次设置分压结构和截止环，另外，还可在截止环外围设置划片槽，从而形成如图1所示的功率半导体器件，图1为现有技术中功率半导体器件的剖面结构示意图，其中，11为有源区，12为分压区，13为截止环，14为划片槽。若功率半导体器件为N型衬底，则其中的分压结构为P型掺杂，通过在功率半导体器件外围注入高剂量的N型掺杂，从而形成如图1所示的截止环。
但现有技术中的截止环由于采用在功率半导体器件外围注入离子的方式制成，截止环较宽，导致占用了较大的芯片面积，芯片面积利用率减低，进而增加了芯片的制造成本。
发明内容
本发明提供一种功率半导体器件及制造方法和截止环，用于解决现有的截止环较宽占用了较大的芯片面积的问题。
本发明的一个方面是提供一种功率半导体器件，包括有源区和位于所述有源区外围的截止环，以及位于所述有源区和所述截止环之间的分压区，所述截止环包括：
至少一个沟槽；
覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层；
包围所述沟槽的注入区；
其中，所述注入区是向所述沟槽注入离子形成的。
如上所述的功率半导体器件，所述功率半导体器件还包括：
位于所述截止环外围的划片槽。
如上所述的功率半导体器件，所述二氧化硅介质层厚度为0.1微米至5微米；所述沟槽深度为0.1微米至10微米。
本发明的另一个方面是提供一种功率半导体器件制造方法，所述功率半导体器件包括有源区和位于所述有源区外围的截止环，包括：
对所述截止环进行刻蚀形成至少一个沟槽；
向所述沟槽注入离子，以形成包围所述沟槽的注入区；
对所述功率半导体器件进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层。
如上所述的功率半导体器件制造方法，所述功率半导体器件还包括位于所述截止环外围的划片槽；
所述对所述截止环进行刻蚀形成至少一个沟槽，包括：
在所述划片槽、所述分压区和所述有源区表面，以及所述截止环的表面覆盖光刻胶；
刻蚀所述截止环表面预设区域内的光刻胶，以暴露所述截止环的表面；
采用反应离子刻蚀和感应耦合等离子体方法中的一种干法刻蚀方法，刻蚀暴露的所述截止环的表面，以形成所述沟槽；
所述向所述沟槽注入离子，以形成包围所述沟槽的注入区之后，还包括：
去除所述光刻胶。
如上所述的功率半导体器件制造方法，所述光刻胶厚度为1微米至10微米。
如上所述的功率半导体器件制造方法，所述进行热氧化处理包括：
采用干氧氧化或者湿氧氧化方法，进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的所述二氧化硅介质层。
如上所述的功率半导体器件制造方法，所述向所述沟槽注入离子，以形成位于所述沟槽下方的注入区，包括：
采用多能量注入方法，向所述沟槽的侧壁注入离子，以及向所述沟槽的底部注入离子，以形成包围所述沟槽的所述注入区。
如上所述的功率半导体器件制造方法，所述离子的注入能量为100KeV至400KeV，所述离子包括氢离子、氦离子、硼离子、砷离子和铝离子中的至少一种。
本发明的又一个方面是提供一种截止环，所述截止环位于功率半导体器件的有源区外围，所述截止环包括：
至少一个沟槽；
覆盖所述沟槽表面的二氧化硅介质层；
包围所述沟槽的注入区；
其中，所述注入区是向所述沟槽注入离子形成的。
本发明提供的功率半导体器件及制造方法和截止环，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，因而，与现有技术相比增加了离子注入深度，在获得相同阻断高压性能的情况下，本方案缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。
附图说明
图1为现有技术中功率半导体器件的剖面结构示意图；
图2为本发明一实施例提供的一种功率半导体器件的剖面结构示意图；
图3为本发明一实施例提供的一种功率半导体器件制造方法的流程示意图；
图4-图7为实施例执行过程中功率半导体器件的剖面结构示意图；
图8为本发明另一实施例提供的一种截止环的剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。
图2为本发明一实施例提供的一种功率半导体器件的剖面结构示意图，如图2所示，包括：有源区21和位于有源区21外围的截止环22，以及位于有源区21和截止环22之间的分压区25。其中，截止环22包括至少一个沟槽。功率半导体器件还包括覆盖沟槽表面和有源区21表面的二氧化硅介质层23，和包围沟槽的注入区24，其中，注入区24是向沟槽至少三次注入离子形成的。
进一步，二氧化硅介质层厚度为0.1微米至5微米，沟槽深度为0.1微米至10微米。
进一步，功率半导体器件还包括：位于截止环22外围的划片槽26。
本实施例中，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。另外，由于还采用了在通过热氧化处理，在沟槽表面和有源区表面形成二氧化硅介质层，从而保护了注入区和沟槽侧表面不会受到表面电荷的影响，提高了截止环的可靠性。
图3为本发明一实施例提供的一种功率半导体器件制造方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，图4-图7为实施例执行过程中功率半导体器件的剖面结构示意图，其中，功率半导体器件包括有源区21和位于有源区外围的截止环22，如图3所示，功率半导体器件制造方法包括：
301、对截止环进行刻蚀形成至少一个沟槽。
其中，功率半导体器件还包括位于有源区21和截止环22之间的分压区25，以及位于截止环外围的划片槽26。
可选的，在划片槽、分压区和有源区表面，以及截止环的表面覆盖光刻胶37；刻蚀截止环的预设区域内的光刻胶37，以暴露截止环的表面，获得如图4所示的功率半导体器件。然后采用反应离子刻蚀和感应耦合等离子体方法中的一种干法刻蚀方法，刻蚀暴露的所述截止环的表面，以形成沟槽，获得如图5所示的功率半导体器件。其中，光刻胶37厚度为1微米至10微米。
302、向沟槽注入离子，以形成包围沟槽的注入区。
可选的，采用多能量注入方法，以不同的注入角度，至少三次分别向沟槽底部和沟槽侧壁注入离子，以形成包围沟槽的注入区24，获得如图6所示的功率半导体器件，其中，离子的注入能量为100KeV至400KeV，注入角度为0°-15°，所注入的离子包括氢离子、氦离子、硼离子、砷离子和铝离子中的至少一种。向沟槽注入离子，以形成位于沟槽下方的注入区之后，还包括去除划片槽26、分压区25和有源区21表面，以及截止环22的表面覆盖的光刻胶37，获得如图7所示的功率半导体器件。
303、进行热氧化处理，以形成覆盖沟槽表面和有源区表面的二氧化硅介质层。
可选的，采用干氧氧化或者湿氧氧化方法，对功率半导体器件进行热氧化处理，从而形成覆盖沟槽表面和有源区21表面的二氧化硅介质层23，获得如图2所示的功率半导体器件，其中，二氧化硅介质层23厚度为0.1至5微米。
本实施例中，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面和有源区表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，达到了物理截止和电学截止的效果，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。另外，由于还采用了在通过热氧化处理，在沟槽表面和有源区表面形成二氧化硅介质层，从而保护了注入区和沟槽侧表面不会受到表面电荷的影响，提高了截止环的可靠性。
图8为本发明另一实施例提供的一种截止环的剖面结构示意图，该截止环位于功率半导体器件的有源区外围，如图8所示，包括：至少一个沟槽81，覆盖沟槽表面的二氧化硅介质层82，以及包围沟槽81的注入区83，其中，注入区83是向沟槽81注入离子形成的。
进一步，二氧化硅介质层82厚度为0.1至5微米，沟槽81深度为0.1至10微米。
本实施例中，通过在功率半导体器件的位于有源区外围的截止环上，刻蚀获得至少一个沟槽，并设置通过向沟槽注入离子所形成的包围沟槽的注入区，以及设置覆盖沟槽表面的二氧化硅介质层，由于采用了在截止环上刻蚀获得沟槽之后注入离子，增加了离子注入深度和截止环的密度，因而，缩小了截止环的宽度，解决了截止环占用了较大的芯片面积的技术问题，提高了芯片面积利用率，进而降低了芯片的制造成本。。另外，由于还采用了在通过热氧化处理，在沟槽表面和有源区表面形成二氧化硅介质层，从而保护了注入区和沟槽侧表面不会受到表面电荷的影响，提高了截止环的可靠性。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述各实施例中器件的具体制作方法，可以参考上述方法实施例中的对应过程。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种功率半导体器件，包括有源区和位于所述有源区外围的截止环，以及位于所述有源区和所述截止环之间的分压区，其特征在于，所述截止环包括：
至少一个沟槽；
覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层；
包围所述沟槽的注入区；
其中，所述注入区是向所述沟槽注入离子形成的。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件还包括：
位于所述截止环外围的划片槽。
3.根据权利要求1或2所述的功率半导体器件，其特征在于，所述二氧化硅介质层厚度为0.1微米至5微米；所述沟槽深度为0.1微米至10微米。
4.一种功率半导体器件制造方法，所述功率半导体器件包括有源区和位于所述有源区外围的截止环，以及位于所述有源区和所述截止环之间的分压区，其特征在于，包括：
对所述截止环进行刻蚀形成至少一个沟槽；
向所述沟槽注入离子，以形成包围所述沟槽的注入区；
对所述功率半导体器件进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的二氧化硅介质层。
5.根据权利要求4所述的功率半导体器件制造方法，其特征在于，所述功率半导体器件还包括位于所述截止环外围的划片槽；
所述对所述截止环进行刻蚀形成至少一个沟槽，包括：
在所述划片槽、所述分压区和所述有源区表面，以及所述截止环的表面覆盖光刻胶；
刻蚀所述截止环表面预设区域内的光刻胶，以暴露所述截止环的表面；
采用反应离子刻蚀和感应耦合等离子体方法中的一种干法刻蚀方法，刻蚀暴露的所述截止环的表面，以形成所述沟槽；
所述向所述沟槽注入离子，以形成包围所述沟槽的注入区之后，还包括：
去除所述光刻胶。
6.根据权利要求5所述的功率半导体器件制造方法，其特征在于，所述光刻胶厚度为1微米至10微米。
7.根据权利要求4所述的功率半导体器件制造方法，其特征在于，所述对所述功率半导体器件进行热氧化处理包括：
采用干氧氧化或者湿氧氧化方法，进行热氧化处理，以形成覆盖所述沟槽表面和所述有源区表面的所述二氧化硅介质层。
8.根据权利要求4-7任一项所述的功率半导体器件制造方法，其特征在于，所述向所述沟槽注入离子，以形成包围所述沟槽的注入区，包括：
采用多能量注入方法，向所述沟槽的侧壁注入离子，以及向所述沟槽的底部注入离子，以形成包围所述沟槽的所述注入区。
9.根据权利要求8所述的功率半导体器件制造方法，其特征在于，所述离子的注入能量为100KeV至400KeV，所述离子的注入角度为0°至15°，所述离子包括氢离子、氦离子、硼离子、砷离子和铝离子中的至少一种。
10.一种截止环，所述截止环位于功率半导体器件的有源区外围，其特征在于，所述截止环包括：
至少一个沟槽；
覆盖所述沟槽表面的二氧化硅介质层；
包围所述沟槽的注入区；
其中，所述注入区是向所述沟槽注入离子形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410043011.8A CN104810385A (zh) | 2014-01-29 | 2014-01-29 | 功率半导体器件及制造方法和截止环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410043011.8A CN104810385A (zh) | 2014-01-29 | 2014-01-29 | 功率半导体器件及制造方法和截止环 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104810385A true CN104810385A (zh) | 2015-07-29 |
Family
ID=53695077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410043011.8A Pending CN104810385A (zh) | 2014-01-29 | 2014-01-29 | 功率半导体器件及制造方法和截止环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104810385A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110044A (zh) * | 2017-12-18 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 半导体功率器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278672A1 (en) * | 2006-05-31 | 2007-12-06 | Mitsubishi Electric Corporation | Semiconductor device having an improved structure for high withstand voltage |
| US20090008723A1 (en) * | 2007-07-02 | 2009-01-08 | Infineon Technologies Austria Ag | Semiconductor component including an edge termination having a trench and method for producing |
| CN201829503U (zh) * | 2010-05-17 | 2011-05-11 | 深圳市鹏微科技有限公司 | 半导体器件的终端结构 |
| CN102130150A (zh) * | 2010-12-13 | 2011-07-20 | 成都方舟微电子有限公司 | 半导体器件结终端结构 |
| CN102354703A (zh) * | 2011-10-19 | 2012-02-15 | 扬州杰利半导体有限公司 | 一种平面结构型超高压二极管芯片 |
| CN102903760A (zh) * | 2011-07-26 | 2013-01-30 | 三菱电机株式会社 | 半导体装置 |
-
2014
- 2014-01-29 CN CN201410043011.8A patent/CN104810385A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278672A1 (en) * | 2006-05-31 | 2007-12-06 | Mitsubishi Electric Corporation | Semiconductor device having an improved structure for high withstand voltage |
| US20090008723A1 (en) * | 2007-07-02 | 2009-01-08 | Infineon Technologies Austria Ag | Semiconductor component including an edge termination having a trench and method for producing |
| CN201829503U (zh) * | 2010-05-17 | 2011-05-11 | 深圳市鹏微科技有限公司 | 半导体器件的终端结构 |
| CN102130150A (zh) * | 2010-12-13 | 2011-07-20 | 成都方舟微电子有限公司 | 半导体器件结终端结构 |
| CN102903760A (zh) * | 2011-07-26 | 2013-01-30 | 三菱电机株式会社 | 半导体装置 |
| CN102354703A (zh) * | 2011-10-19 | 2012-02-15 | 扬州杰利半导体有限公司 | 一种平面结构型超高压二极管芯片 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110044A (zh) * | 2017-12-18 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 半导体功率器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10020391B2 (en) | Semiconductor device and manufacturing method of the same | |
| TWI242885B (en) | Vertical semiconductor device and manufacturing method thereof | |
| CN104810384A (zh) | 功率半导体器件及制造方法和截止环 | |
| CN102315252A (zh) | 共享源线的闪存单元及其形成方法 | |
| CN105632931B (zh) | 半导体器件的制造方法及半导体器件 | |
| JP2014187364A (ja) | 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス | |
| CN103367368A (zh) | 多次可编程存储单元及其形成方法 | |
| CN103456673B (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 | |
| CN104103519A (zh) | 半导体功率器件的制作方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN104900594A (zh) | 非易失性存储器件的形成方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN102129999B (zh) | 沟槽型双层栅mos结构的制备方法 | |
| CN103187303A (zh) | 功率半导体装置的制作方法 | |
| CN106206278A (zh) | 绝缘栅型开关元件制造方法 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| CN104810385A (zh) | 功率半导体器件及制造方法和截止环 | |
| CN105789133B (zh) | 一种闪存存储单元及制作方法 | |
| CN104425258A (zh) | 反向导通场截止绝缘栅双极型晶体管的制造方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| CN104952806A (zh) | 存储元件及其制造方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN104599972A (zh) | 一种半导体器件及其形成方法 | |
| CN103107191B (zh) | 高压p型ldmos结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150729 |