CN108110044A - 半导体功率器件及其制作方法 - Google Patents
半导体功率器件及其制作方法 Download PDFInfo
- Publication number
- CN108110044A CN108110044A CN201711362504.8A CN201711362504A CN108110044A CN 108110044 A CN108110044 A CN 108110044A CN 201711362504 A CN201711362504 A CN 201711362504A CN 108110044 A CN108110044 A CN 108110044A
- Authority
- CN
- China
- Prior art keywords
- power device
- semiconductor power
- groove
- silicon substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000002360 preparation method Methods 0.000 title abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000002347 injection Methods 0.000 claims abstract description 10
- 239000007924 injection Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 5
- 239000011265 semifinished product Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229940090044 injection Drugs 0.000 claims 3
- 239000007789 gas Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体功率器件及其制作方法。所述半导体功率器件包括有源区、位于所述有源区外围的分压区域及位于所述分压区域外围的划片道，所述划片道包括硅基体、形成于所述硅基体表面的沟槽、及形成于所述沟槽内侧的所述硅基体表面的N型注入区。
Description
【技术领域】
本发明涉及半导体功率器件技术领域，特别地，涉及一种半导体功率器件及其制作方法。
【背景技术】
半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。
截止环在分压结构和划片道上是不可缺少的，截止环的作用主要有以下几个方面：1.提高可靠性，防止可动离子迁移和芯片外水汽渗入；2.避免应用过程中侧面的电流注入，电势扰动，杂质扩散对分压区域的影响；3.抑制寄生器件，噪声，ESD；4.截断表面漏电流，提高器件可靠性。
目前常用的截止环制造方法如下：以N型衬底功率器件为例，分压结构为P型掺杂，截止环制造方法是在芯片的最外围注入一圈较高剂量的N型掺杂。在分压结构和截止环之间，就会形成一个P+N-N+的结构，截止环一般与分压结构中的场板(多晶硅场板或金属场板等)接触，形成等电位。当水平方向耗尽层延伸到截止环位置时，由于耗尽层掺杂浓度高，在截止环内的耗尽层宽度会大大缩短，电场在截止环内终止，不延伸到划片槽。上述方法的缺点是：1.需要使用较大的芯片面积作为截止环区域，降低了芯片面积利用率，增加了芯片制造成本；2.截止效果受工艺条件影响很大，工艺波动较大时，器件可靠性会受到影响。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种半导体功率器件及其制作方法。
一种半导体功率器件，其包括有源区、位于所述有源区外围的分压区域及位于所述分压区域外围的划片道，所述划片道包括硅基体、形成于所述硅基体表面的沟槽、及形成于所述沟槽内侧的所述硅基体表面的N型注入区。
在一种实施方式中，所述沟槽的深度大于所述有源区的P型体区或N型体区的深度。
在一种实施方式中，所述沟槽的深度在1um-5um的范围内。
在一种实施方式中，从平面上看，所述划片道的硅基体表面分为所述沟槽所在的沟槽区域及非沟槽区域，所述沟槽区域包围所述非沟槽区域，所述非沟槽区域包括多个独立设置的子区域，所述多个子区域均匀分布。
在一种实施方式中，所述子区域为正方形、圆形、或正六边形。
一种半导体功率器件的制作方法，其包括如下步骤：
提供具有有源区、位于有源区外围的分压区及位于所述分压区外围的划片道的半导体功率器件半成品，所述有源区具有有源结构及接触孔，在所述有源区、所述分压区及所述划片道表面形成光刻胶，其中所述有源区及所述分压区表面被完全覆盖所述光刻胶，所述划片道表面的光刻胶包括多个独立的子部分，所述多个子部分外围为所述光刻胶的开口区域；
利用所述开口区域对所述划片道的硅基体进行刻蚀，从而在所述硅基体表面形成沟槽；
利用所述沟槽对所述硅基体进行N型离子注入；
去除所述光刻胶，进行快速热退火，从而在所述沟槽内侧的硅基体表面形成N型注入区；
在所述有源区形成金属层，所述金属层通过所述接触孔连接所述有源结构。
在一种实施方式中，所述N型离子注入的注入离子包括氢、磷、砷中的一种、两种或三种；所述N型离子注入为单独一种离子注入或复合离子注入；所述N型离子注入的能量在50KeV至100KeV的范围内；所述N型离子注入的剂量在3E15至8E15的范围内。
在一种实施方式中，所述快速热退火在惰性气体的气氛下，850摄氏度的退火温度，退火时间在10-15分钟的范围内。
在一种实施方式中，所述惰性气体为N2或Ar。
在一种实施方式中，所述光刻胶的厚度在1um-10um的范围内。
相较于现有技术，本发明半导体功率器件及其制作方法中，通过优化器件生产流程，完全取消掉传统意义的截至环区域，利用划片道制作截至环。大大提高了芯片面积利用率，进而提高了器件性能，降低了器件制造成本。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明一较佳实施方式的半导体功率器件的剖面结构示意图。
图2为图1所示的半导体功率器件的划片道的部分平面结构示意图。
图3-图5为图1所示半导体功率器件的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明一较佳实施方式的半导体功率器件的剖面结构示意图。所述半导体功率器件可以为MOSFET，其包括有源区、位于所述有源区外围的分压区域、位于所述分压环结区域的划片道。
请参阅图2，图2为所述划片道的部分平面结构示意图(如图1所示左侧或右侧的划片道的部分平面结构示意图)。所述划片道包括硅基体、形成于所述硅基体表面的沟槽、及形成于所述沟槽内侧的所述硅基体表面的N型注入区。所述沟槽的深度大于所述有源区的P型体区或N型体区的深度。具体地，所述沟槽的深度在1um-5um的范围内。从平面上看，所述划片道的硅基体表面分为所述沟槽所在的沟槽区域及非沟槽区域，所述沟槽区域包围所述非沟槽区域，所述非沟槽区域包括多个独立设置的子区域，所述多个子区域均匀分布。所述子区域可以为正方形、圆形、或正六边形，本实施方式主要以所述子区域为正方形进行说明。
请参阅图3-图5，图3-图5为图1所示半导体功率器件的制作方法的各步骤的结构示意图。所述制作方法包括以下步骤S1-S4。
步骤S1，请参阅图3及图4，图3为剖面图，图4为图3所示划片道的部分平面示意图，提供具有有源区、位于有源区外围的分压区及位于所述分压区外围的划片道的半导体功率器件半成品，所述有源区具有有源结构及接触孔，在所述有源区、所述分压区及所述划片道表面形成光刻胶，其中所述有源区及所述分压区表面被完全覆盖所述光刻胶，所述划片道表面的光刻胶包括多个独立的子部分，所述多个子部分外围为所述光刻胶的开口区域。其中，所述半导体功率器件半成品的制作流程可以为初氧—有源区的有源结构—分压区域—栅氧—多晶—体区—源区—介质层—接触孔。在一种实施方式中，所述光刻胶的厚度在1um-10um的范围内。
步骤S2，请参阅图5，利用所述开口区域对所述划片道的硅基体进行刻蚀，从而在所述硅基体表面形成沟槽。
步骤S3，请参阅图1，利用所述沟槽对所述硅基体进行N型离子注入。在一种实施方式中，所述N型离子注入的注入离子包括氢、磷、砷中的一种、两种或三种；所述N型离子注入为单独一种离子注入或复合离子注入；所述N型离子注入的能量在50KeV至100KeV的范围内；所述N型离子注入的剂量在3E15至8E15(即每平方厘米3的15次方至8的15次方)的范围内。
步骤S4，请参阅图1，去除所述光刻胶，进行快速热退火，从而在所述沟槽内侧的硅基体表面形成N型注入区。在一种实施方式中，所述快速热退火在惰性气体的气氛下，850摄氏度的退火温度，退火时间在10-15分钟的范围内，所述惰性气体为N2或Ar。
步骤S5，在所述有源区形成金属层(图未示)，所述金属层(图未示)通过所述接触孔(图未示)连接所述有源结构(图未示)。
相较于现有技术，本发明半导体功率器件及其制作方法中，通过采用在截至环内引入缺陷陷阱中心的方法，提高了截止环的可靠性，特别针对外界的可动电荷的俘获，有特别明显的意义。同时，优化器件生产流程，完全取消掉传统意义的截至环区域，利用划片道制作截至环。大大提高了芯片面积利用率，进而提高了器件性能，降低了器件制造成本。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种半导体功率器件，其特征在于：所述半导体功率器件包括有源区、位于所述有源区外围的分压区域及位于所述分压区域外围的划片道，所述划片道包括硅基体、形成于所述硅基体表面的沟槽、及形成于所述沟槽内侧的所述硅基体表面的N型注入区。
2.如权利要求1所述的半导体功率器件，其特征在于：所述沟槽的深度大于所述有源区的P型体区或N型体区的深度。
3.如权利要求1所述的半导体功率器件，其特征在于：所述沟槽的深度在1um-5um的范围内。
4.如权利要求1所述的半导体功率器件，其特征在于：从平面上看，所述划片道的硅基体表面分为所述沟槽所在的沟槽区域及非沟槽区域，所述沟槽区域包围所述非沟槽区域，所述非沟槽区域包括多个独立设置的子区域，所述多个子区域均匀分布。
5.如权利要求4所述的半导体功率器件，其特征在于：所述子区域为正方形、圆形、或正六边形。
6.一种半导体功率器件的制作方法，其特征在于：所述制作方法包括如下步骤：
提供具有有源区、位于有源区外围的分压区及位于所述分压区外围的划片道的半导体功率器件半成品，所述有源区具有有源结构及接触孔，在所述有源区、所述分压区及所述划片道表面形成光刻胶，其中所述有源区及所述分压区表面被完全覆盖所述光刻胶，所述划片道表面的光刻胶包括多个独立的子部分，所述多个子部分外围为所述光刻胶的开口区域；
利用所述开口区域对所述划片道的硅基体进行刻蚀，从而在所述硅基体表面形成沟槽；
利用所述沟槽对所述硅基体进行N型离子注入；
去除所述光刻胶，进行快速热退火，从而在所述沟槽内侧的硅基体表面形成N型注入区；
在所述有源区形成金属层，所述金属层通过所述接触孔连接所述有源结构。
7.如权利要求6所述的半导体功率器件的制作方法，其特征在于：所述N型离子注入的注入离子包括氢、磷、砷中的一种、两种或三种；所述N型离子注入为单独一种离子注入或复合离子注入；所述N型离子注入的能量在50KeV至100KeV的范围内；所述N型离子注入的剂量在3E15至8E15的范围内。
8.如权利要求6所述的半导体功率器件的制作方法，其特征在于：所述快速热退火在惰性气体的气氛下，850摄氏度的退火温度，退火时间在10-15分钟的范围内。
9.如权利要求8所述的半导体功率器件的制作方法，其特征在于：所述惰性气体为N2或Ar。
10.如权利要求6所述的半导体功率器件的制作方法，其特征在于：所述光刻胶的厚度在1um-10um的范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711362504.8A CN108110044A (zh) | 2017-12-18 | 2017-12-18 | 半导体功率器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711362504.8A CN108110044A (zh) | 2017-12-18 | 2017-12-18 | 半导体功率器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108110044A true CN108110044A (zh) | 2018-06-01 |
Family
ID=62210927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711362504.8A Withdrawn CN108110044A (zh) | 2017-12-18 | 2017-12-18 | 半导体功率器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108110044A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115621302A (zh) * | 2022-10-31 | 2023-01-17 | 上海功成半导体科技有限公司 | 半导体器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3529581B2 (ja) * | 1997-03-14 | 2004-05-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体ウェーハ及びｉｃカード |
| JP4059566B2 (ja) * | 1998-06-24 | 2008-03-12 | Ｎｅｃエレクトロニクス株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
| CN102437188A (zh) * | 2011-11-25 | 2012-05-02 | 无锡新洁能功率半导体有限公司 | 功率mosfet器件及其制造方法 |
| CN104810385A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 功率半导体器件及制造方法和截止环 |
-
2017
- 2017-12-18 CN CN201711362504.8A patent/CN108110044A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3529581B2 (ja) * | 1997-03-14 | 2004-05-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体ウェーハ及びｉｃカード |
| JP4059566B2 (ja) * | 1998-06-24 | 2008-03-12 | Ｎｅｃエレクトロニクス株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
| CN102437188A (zh) * | 2011-11-25 | 2012-05-02 | 无锡新洁能功率半导体有限公司 | 功率mosfet器件及其制造方法 |
| CN104810385A (zh) * | 2014-01-29 | 2015-07-29 | 北大方正集团有限公司 | 功率半导体器件及制造方法和截止环 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115621302A (zh) * | 2022-10-31 | 2023-01-17 | 上海功成半导体科技有限公司 | 半导体器件及其制备方法 |
| CN115621302B (zh) * | 2022-10-31 | 2023-08-11 | 上海功成半导体科技有限公司 | 半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429964A (en) | Low on-resistance power MOS technology | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN114023821B (zh) | 超级结器件及其制造方法 | |
| CN102088030A (zh) | 横向双扩散金属氧化物半导体场效应管及其制造方法 | |
| CN108598151B (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| WO2024037276A1 (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN108110044A (zh) | 半导体功率器件及其制作方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN102945808A (zh) | 沟槽型mos晶体管制造方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN112382572B (zh) | Ono屏蔽栅的sgt结构及其制造方法 | |
| CN103811545A (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
| CN107359119B (zh) | 一种超结功率器件及其制造方法 | |
| CN202948931U (zh) | 一种改善扩散区域形貌的功率器件 | |
| CN215771157U (zh) | 一种高可靠性的终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180601 |