CN102104026B - 集成有肖特基二极管的功率mos晶体管器件的制造方法 - Google Patents
集成有肖特基二极管的功率mos晶体管器件的制造方法 Download PDFInfo
- Publication number
- CN102104026B CN102104026B CN 200910201958 CN200910201958A CN102104026B CN 102104026 B CN102104026 B CN 102104026B CN 200910201958 CN200910201958 CN 200910201958 CN 200910201958 A CN200910201958 A CN 200910201958A CN 102104026 B CN102104026 B CN 102104026B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- region
- type
- contact hole
- transistor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种集成有肖特基二极管的功率MOS晶体管器件的制造方法，在形成有漏区和漂移区的硅衬底上形成栅极；接着进行体区光刻，在需要形成肖特基二极管的区域要用光刻胶做阻挡层，防止肖特基二极管的区域注入体区的离子；体区注入；源区光刻；源区注入；欧姆接触区光刻；欧姆接触区P型重掺杂离子注入；源极深槽接触孔光刻；刻蚀形成源极深槽接触孔；在源极深槽接触孔底部进行肖特基二极管掺杂离子注入；在所述源极深槽接触孔内填充金属形成源极深槽接触、在漏区中形成漏极。本发明能保证所制备的集成有肖特基二极管的功率MOS晶体管器件的性能稳定，同时能减少注入设备的损伤、从而降低生产成本。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种集成有肖特基二极管的功率MOS晶体管器件的制造方法。
背景技术
在功率MOS晶体管器件中集成肖特基二极管，目的是为了提高其交频特性，如图1所示，为使用现有制造方法制备的集成有肖特基二极管的功率MOS晶体管器件示意图，所述集成有集成有肖特基二极管的功率MOS晶体管器件包括：第一导电类型的衬底、栅极、第二导电类型的体区、第一导电类型的源区、源极；所述衬底包含了低掺杂的漂移区、高掺杂的漏区以及在漏区上形成的漏极，所述衬底通过低掺杂的漂移区和所述体区相连；所述栅极为沟槽结构，通过其侧壁的纵向栅氧化层和所述体区相连；所述源区形成于所述体区的上部，在所述源区内形成一源极，所述源极为一深槽接触；在所述源极深槽接触的底部形成一金属和所述衬底的肖特基二极管，在所述源极深槽接触的上部形成分别形成金属和所述体区、金属和所述源区的欧姆接触。
集成有肖特基二极管的功率MOS晶体管器件的现有制造方法为，首先是在形成有具有第一导电类型的漏区和漂移区的硅衬底上形成栅极；还包括如下步骤：
步骤一、体区光刻，定义所述体区的位置，形成所述体区的光刻胶图形，在需要形成肖特基二极管的区域要用光刻胶做阻挡层，防止肖特基二极管的区域注入体区的离子；
步骤二、以光刻胶为掩膜，在所述体区注入第二导电类型离子杂质、去除光刻胶、对杂质进行退火推进；
步骤三、源区光刻，定义所述源区的位置，形成所述源区的光刻胶图形；
步骤四、以光刻胶为掩膜，在源区注入第一导电类型离子杂质、去除光刻胶、对杂质进行退火推进；
步骤五、源极深槽接触孔光刻，定义所述源极深槽接触孔的位置，形成所述源极深槽接触孔区域的光刻胶图形；
步骤六、以光刻胶为掩膜，刻蚀形成所述源极深槽接触孔；
步骤七、采用大于40度的大角度注入形成欧姆接触的P型重掺杂离子、对杂质进行退火推进，图中用P+表示P型重掺杂离子；
步骤八、在所述源极深槽接触孔底部进行具有第一导电类型的肖特基掺杂离子注入；
步骤九、在所述源极深槽接触孔内填充金属形成源极深槽接触、在漏区中形成漏极。
利用现有制造方法制备的集成有肖特基二极管的功率MOS晶体管器件具有的缺点为：一、步骤七是采用大于40度的大角度、高浓度的离子注入形成P型重掺杂欧姆接触，这种注入条件会使部分注入的离子散射到底部的肖特基区域，而影响肖特基二极管的性能，从而使制备的集成有肖特基二极管的功率MOS晶体管器件性能稳定性降低；二、大角度注入会损伤注入设备，使注入设备的折旧加快，提高了生产成本。
发明内容
本发明所要解决的技术问题是提供一种集成有肖特基二极管的功率MOS晶体管器件的制造方法，能保证所制备的集成有肖特基二极管的功率MOS晶体管器件的性能稳定，同时能减少注入设备的损伤、从而降低生产成本。
为解决上述技术问题，本发明提供的集成有肖特基二极管的功率MOS晶体管器件的现有制造方法为，首先是在形成有第一导电类型的漏区和漂移区的硅衬底上形成栅极；还包括如下步骤：
步骤一、体区光刻，定义所述体区的位置，形成所述体区的光刻胶图形，在需要形成肖特基二极管的区域要用光刻胶做阻挡层，防止肖特基二极管的区域注入体区的离子；
步骤二、以光刻胶为掩膜，在所述体区注入第二导电类型离子杂质、去除光刻胶、对杂质进行退火推进；
步骤三、源区光刻，定义所述源区的位置，形成所述源区的光刻胶图形；
步骤四、以光刻胶为掩膜，在源区注入第一导电类型离子杂质、去除光刻胶、对杂质进行退火推进；
步骤五、欧姆接触区光刻，定义所述欧姆接触区的位置，形成所述欧姆接触区的光刻胶图形；
步骤六、以光刻胶为掩膜，进行欧姆接触区P型重掺杂离子注入、去除光刻胶、对杂质进行退火推进，P型重掺杂离子注入的注入角度为0～7度；
步骤七、源极深槽接触孔光刻，定义所述源极深槽接触孔的位置，形成所述源极深槽接触孔区域的光刻胶图形；
步骤八、以光刻胶为掩膜，刻蚀形成所述源极深槽接触孔、并去除光刻胶；
步骤九、在所述源极深槽接触孔底部进行具有第一导电类型的肖特基二极管掺杂离子注入；
步骤十、在所述源极深槽接触孔内填充金属形成源极深槽接触、在漏区中形成漏极。
以上工艺中，对N型功率MOS晶体管器件，所述第一导电类型为N型，第二导电类型为P型；对P型功率MOS晶体管器件，所述第一导电类型为P型，第二导电类型为N型。
和现有的制造方法不同，本发明增加了一步欧姆接触区光刻的工艺，使欧姆接触区P型重掺杂离子注入能够在所述源极深槽接触孔形成之前进行，并且是采用0～7度的小角度，使得本发明具有的有益效果为：首先、欧姆接触区P型重掺杂离子注入不会影响到所述源极深槽接触孔底部的肖特基二极管区域，这就使得最后所制备的肖特基二极管性能稳定，能使本发明所制备的集成有肖特基二极管的功率MOS晶体管器件的性能稳定；其次、由于是采用0～7度的小角度注入，这就减少了注入设备的损伤，减少了生产成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有制造方法制备的集成有肖特基二极管的功率MOS晶体管器件示意图；
图2是本发明的集成有肖特基二极管的功率MOS晶体管器件的制造方法流程图；
图3～图6是本发明的集成有肖特基二极管的功率MOS晶体管器件的制造方法在各步骤中样品示意图；
图7是本发明制造方法制备的集成有肖特基二极管的功率MOS晶体管器件示意图。
具体实施方式
如图2所示，本发明的集成有肖特基二极管的功率MOS晶体管器件的制造方法包括了如下步骤：
首先是在首先是在形成有具有第一导电类型的漏区和漂移区的硅衬底上形成栅极；
步骤一、如图3所示，体区光刻，定义所述体区的位置，形成所述体区的光刻胶图形，在需要形成肖特基二极管的区域要用光刻胶做阻挡层，防止肖特基二极管的区域注入体区的离子；
步骤二、如图3所示，以光刻胶为掩膜，在所述体区注入第二导电类型离子杂质、去除光刻胶、对杂质进行退火推进；
步骤三、如图4所示，源区光刻，定义所述源区的位置，形成所述源区的光刻胶图形；
步骤四、如图4所示，以光刻胶为掩膜，在源区注入第一导电类型离子杂质、去除光刻胶、对杂质进行退火推进，所述源区的深度要浅于所述体区，最后形成在所述体区的上部；
步骤五、如图5所示，欧姆接触区光刻，定义所述欧姆接触区的位置，形成所述欧姆接触区的光刻胶图形；
步骤六、如图5所示，以光刻胶为掩膜，进行欧姆接触区P型重掺杂离子注入、去除光刻胶、对杂质进行退火推进，图中用P+表示P型重掺杂离子，P型重掺杂离子注入的注入角度为0～7度，最后P型重掺杂离子注入到了将要形成欧姆接触区域的所述源区和体区中，其深度要大于所述源区的深度、小于所述体区的深度，从而不会对将要形成的肖特基二级管造成影响；
步骤七、如图6所示，源极深槽接触孔光刻，定义所述源极深槽接触孔的位置，形成所述源极深槽接触孔区域的光刻胶图形；
步骤八、如图6所示，以光刻胶为掩膜，刻蚀形成所述源极深槽接触孔、并去除光刻胶；
步骤九、如图6所示，在所述源极深槽接触孔底部进行具有第一导电类型的肖特基二极管掺杂离子注入；
步骤十、在所述源极深槽接触孔内填充金属形成源极深槽接触、在漏区中形成漏极。
以上工艺中，对N型功率MOS晶体管器件，所述第一导电类型为N型，第二导电类型为P型；对P型功率MOS晶体管器件，所述第一导电类型为P型，第二导电类型为N型。
如图7所示，为用本发明方法制造的集成有肖特基二极管的功率MOS晶体管器件示意图，包括：第一导电类型的衬底、栅极、第二导电类型的体区、第一导电类型的源区、源极；所述衬底包含了低掺杂的漂移区、高掺杂的漏区以及在漏区上形成的漏极，所述衬底通过低掺杂的漂移区和所述体区相连；所述栅极为沟槽结构，通过其侧壁的纵向栅氧化层和所述体区相连；所述源区形成于所述体区的上部，在所述源区内形成一源极，所述源极为一深槽接触；在所述源极深槽接触的底部形成一金属和所述衬底的肖特基二极管，在所述源极深槽接触的上部形成分别形成金属和所述体区、金属和所述源区的欧姆接触。和现有的制造方法相比，本发明方法简化了欧姆接触注入的注入条件，即通过增加一步欧姆接触区的光刻工艺，使欧姆接触注入能在所述源极深槽接触孔形成之前进行，并能用0～7度的小角度进行注入，这就避免了现有工艺中出现的欧姆接触注入对肖特基二极管的影响，使肖特基二极管的性能稳定；同时小角度注入减少了注入设备的损伤，节约了生产成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种集成有肖特基二极管的功率MOS晶体管器件的制造方法，在形成有第一导电类型的漏区和漂移区的硅衬底上形成栅极；其特征在于，还包括如下步骤：
步骤一、体区光刻，定义所述体区的位置，形成所述体区的光刻胶图形，在需要形成肖特基二极管的区域要用光刻胶做阻挡层，防止肖特基二极管的区域注入体区的离子；
步骤二、以光刻胶为掩膜，在所述体区注入第二导电类型离子杂质、去除光刻胶、对杂质进行退火推进；
步骤三、源区光刻，定义所述源区的位置，形成所述源区的光刻胶图形；
步骤四、以光刻胶为掩膜，在源区注入第一导电类型离子杂质、去除光刻胶、对杂质进行退火推进；
步骤五、欧姆接触区光刻，定义所述欧姆接触区的位置，形成所述欧姆接触区的光刻胶图形；
步骤六、以光刻胶为掩膜，进行欧姆接触区P型重掺杂离子注入、去除光刻胶、对杂质进行退火推进；
步骤七、源极深槽接触孔光刻，定义所述源极深槽接触孔的位置，形成所述源极深槽接触孔区域的光刻胶图形；
步骤八、以光刻胶为掩膜，刻蚀形成所述源极深槽接触孔、并去除光刻胶；
步骤九、在所述源极深槽接触孔底部进行具有第一导电类型的肖特基二极管掺杂离子注入；
步骤十、在所述源极深槽接触孔内填充金属形成源极深槽接触、在漏区中形成漏极。
2.如权利要求1所述的集成有肖特基二极管的功率MOS晶体管器件的制造方法，其特征在于：对N型功率MOS晶体管器件，所述第一导电类型为N型，第二导电类型为P型；对P型功率MOS晶体管器件，所述第一导电类型为P型，第二导电类型为N型。
3.如权利要求1所述的集成有肖特基二极管的功率MOS晶体管器件的制造方法，其特征在于：步骤六的欧姆接触区P型重掺杂离子注入的注入角度为0～7度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910201958 CN102104026B (zh) | 2009-12-18 | 2009-12-18 | 集成有肖特基二极管的功率mos晶体管器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910201958 CN102104026B (zh) | 2009-12-18 | 2009-12-18 | 集成有肖特基二极管的功率mos晶体管器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102104026A CN102104026A (zh) | 2011-06-22 |
| CN102104026B true CN102104026B (zh) | 2013-09-11 |
Family
ID=44156692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910201958 Active CN102104026B (zh) | 2009-12-18 | 2009-12-18 | 集成有肖特基二极管的功率mos晶体管器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102104026B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231386A (zh) * | 2011-06-28 | 2011-11-02 | 上海宏力半导体制造有限公司 | 沟槽式场效应晶体管势垒肖特基器件及其制备方法 |
| US9105494B2 (en) * | 2013-02-25 | 2015-08-11 | Alpha and Omega Semiconductors, Incorporated | Termination trench for power MOSFET applications |
| CN106328515B (zh) * | 2015-06-30 | 2019-11-08 | 北大方正集团有限公司 | 恒流二极管的制作方法和恒流二极管 |
| CN106876485B (zh) * | 2017-03-06 | 2020-11-10 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN112086353B (zh) * | 2020-10-16 | 2024-10-01 | 南京南智先进光电集成技术研究院有限公司 | 肖特基二极管制备方法及肖特基二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8362547B2 (en) * | 2005-02-11 | 2013-01-29 | Alpha & Omega Semiconductor Limited | MOS device with Schottky barrier controlling layer |
| US8686493B2 (en) * | 2007-10-04 | 2014-04-01 | Fairchild Semiconductor Corporation | High density FET with integrated Schottky |
-
2009
- 2009-12-18 CN CN 200910201958 patent/CN102104026B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102104026A (zh) | 2011-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101552291B (zh) | N沟道超结纵向双扩散金属氧化物半导体管 | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN102569403A (zh) | 分裂栅型沟槽功率mos器件的终端结构及其制造方法 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN102376762A (zh) | 超级结ldmos器件及制造方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN102129997B (zh) | N型超结vdmos中p型柱的形成方法 | |
| CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
| US8796100B2 (en) | Methods of manufacturing lateral diffused MOS devices with layout controlled body curvature and related devices | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| CN103022125B (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN112635548A (zh) | 一种沟槽mosfet器件的终端结构及制造方法 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN206059399U (zh) | 一种沟槽肖特基二极管 | |
| CN102881595B (zh) | 一种超结高压功率器件的制造方法 | |
| CN105514040A (zh) | 集成jfet的ldmos器件及工艺方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN101656272B (zh) | 一种肖特基二极管及其制备方法 | |
| CN201570499U (zh) | 栅下具有横向扩散埋层的ldmos器件 | |
| CN102130003A (zh) | 纵向沟槽mos器件的制备方法 | |
| CN203260588U (zh) | 一种功率mosfet的沟槽终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131219 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131219 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |