CN103456673B

CN103456673B - 浅沟槽隔离的制造方法和cmos的制造方法

Info

Publication number: CN103456673B
Application number: CN201210171879.7A
Authority: CN
Inventors: 刘金华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-05-29
Filing date: 2012-05-29
Publication date: 2015-11-25
Anticipated expiration: 2032-05-29
Also published as: CN103456673A

Abstract

本发明提供了一种浅沟槽隔离的制造方法和CMOS的制造方法，在形成STI结构时，执行两步氧化物填充，且第一次氧化物填充时暴露部分浅沟槽顶端侧壁，并对该暴露的浅沟槽顶端侧壁执行氟离子掺杂，后续工艺形成STI结构后，由于产生凹陷，该掺有氟离子的浅沟槽顶端侧壁同样被暴露出来，且由于氟离子掺杂的影响在后续形成栅氧化层时，氧化物在掺杂有氟离子的半导体区域生长速率高于其他区域，因此对于凹陷区域处衬底表面的氧化层要厚于其他区域上生成的栅绝缘层，进而抑制了窄沟道效应，稳定了器件的阈值电压，提高了半导体器件的性能。

Description

浅沟槽隔离的制造方法和CMOS的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及浅沟槽隔离的制造方法和CMOS（ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体）的制造方法。

背景技术

随着半导体工艺进入深亚微米阶段后,为实现高密度、高性能的大规模集成电路,半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术（STI,ShallowTrenchIsolation）来实现有源器件的隔离，如CMOS（ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体）器件中，NMOS（N-Mental-Oxide-Semiconductor，N型金属氧化物半导体）晶体管和PMOS（P-Mental-Oxide-Semiconductor，P型金属氧化物半导体）晶体管之间的隔离层均采用STI工艺形成。

如图1a至图1c所示，现有的STI工艺流程通常是在半导体衬底1上，如在Si衬底1上形成衬垫氧化层2，并在氧化衬垫层2上沉积一层硬掩膜层3，如氮化硅（SiN），并对硬掩膜层3进行图案化以对应半导体衬底中浅沟槽位置，通过图案化的硬掩膜层3对半导体衬底1进行刻蚀，形成浅沟槽4；在浅沟槽4中生长一层衬垫氧化层，并执行亚常压化学气相沉积（SACVD）结合高深宽比工艺（HARP）填充氧化物5，然后在高温下致密化；执行化学机械抛光（CMP，ChemicalMechanicalPolish）去除多余的氧化物5以平坦化；最后湿法刻蚀去除硬掩膜层3和剩余的衬垫氧化物层2。在随后的制作CMOS的现有工艺中，在STI结构的两侧衬底1上分别进行离子注入以形成N阱和P阱，N阱和P阱由所形成的浅沟槽隔离结构进行隔离，其中N阱和P阱称为有源区，浅沟槽隔离区域称为无源区。

如图1c所示，由于现有工艺中，去除硬掩膜层3和剩余的衬垫氧化物层2的过程中，氧化物层5顶端也会受到湿法刻蚀的影响而损失，在氧化物层5顶端与衬底交界面处会形成凹陷6；在随后制造CMOS的工艺中，在氧化物层5两侧的衬底表面会热氧化生长栅氧化层，由于形貌的影响，在凹陷6处，即衬底1中浅沟槽顶部侧壁处的衬底1表面生成的栅氧化层要比位于水平表面处生成的栅氧化层薄，此时相当于在有源区边缘生成薄栅氧化层的寄生晶体管，并由此诱发窄沟道效应（Narrowwidtheffect，NWE），Burenkov&Lorenz，FraunhoferInstitut（2003），从而降低半导体器件的阈值电压，使得窄沟道半导体器件的有效开启电压降低，漏电变大。

发明内容

有鉴于此，本发明提供一种浅沟槽隔离的制造方法和CMOS的制造方法，以控制窄沟道效应，进而降低半导体器件的漏电，提升半导体器件性能。

本发明采用的技术手段如下：一种浅沟槽隔离的制备方法，包括：

提供衬底，在所述衬底上依次形成衬垫氧化层和硬掩膜层，图案化所述硬掩膜层并对衬垫氧化层以及衬底进行刻蚀形成浅沟槽；

沉积氧化物以在所述浅沟槽内形成第一填充氧化物，并对所述浅沟槽内沉积的第一填充氧化物进行回刻，以使刻蚀后的第一填充氧化物厚度小于所述浅沟槽的深度，以暴露部分所述浅沟槽的顶部侧壁；

以所述硬掩膜层作为屏蔽，执行倾斜氟离子注入，以对暴露的所述顶部侧壁进行掺杂；

再次沉积氧化物，以形成完全填充所述浅沟槽的第二填充氧化物，并执行化学机械研磨，以暴露所述硬掩膜层表面；

刻蚀去除所述硬掩膜层及衬垫氧化层，以形成浅沟槽隔离结构。

进一步，所述衬垫氧化层、氧化物的材料为氧化硅，所述硬掩膜层的材料为氮化硅。

进一步，所述浅沟槽隔离槽的深度为2000~4000埃，暴露的所述顶部侧壁的高度为100~1000埃。

进一步，所述倾斜氟离子注入的倾斜角度为5°至45°，所述氟离子注入能量为1kev至100kev，剂量为1E12/cm²至1e15/cm²。

进一步，对所述浅沟槽内沉积的第一填充氧化物进行回刻采用干法刻蚀。

本发明还提供了一种CMOS的制造方法，包括：

以所述硬掩膜层作为屏蔽，执行倾斜氟离子注入，已对暴露的所述顶部侧壁进行掺杂；

刻蚀去除所述硬掩膜层及衬垫氧化层，以形成浅沟槽隔离结构；

对所述浅沟槽隔离结构两侧的半导体衬底执行离子注入，以形成有源区；

在所述有源区表面热氧化形成栅氧化层；

分别制作NMOS及PMOS的栅极、源/漏极。

进一步，所述倾斜氟离子注入的倾斜角度为5°至45°，所述氟离子注入能量为1kev~100kev，剂量为1E12/cm²~1e15/cm²。

依据本发明提供的浅沟槽隔离的制造方法和CMOS的制造方法，在形成STI结构时，执行两步氧化物填充，且第一次氧化物填充时暴露部分浅沟槽顶端侧壁，并对该暴露的浅沟槽顶端侧壁执行氟离子掺杂，后续工艺形成STI结构后，由于产生凹陷，该掺有氟离子的浅沟槽顶端侧壁同样被暴露出来，且由于氟离子的影响在后续形成栅氧化层时，氧化物在掺杂有氟离子的半导体区域生长速率高于其他区域，因此对于凹陷区域处衬底表面的氧化层要厚于其他区域上生成的栅绝缘层，进而抑制了窄沟道效应，并稳定了器件的阈值电压，提高了半导体器件的性能。

附图说明

图1a~1c为现有浅沟槽隔离制作方法流程结构示意图；

图2为本发明浅沟槽隔离制作方法流程图；

图3a~图3e为本发明CMOS制作方法一种实施例的流程结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

针对导致现有技术缺陷，即由于不可避免的在浅沟槽中填充的氧化物顶端与衬底交界界面处出现凹陷，导致形成栅氧化层时在该处受到形貌影响，生成较薄的氧化层，进而诱发窄沟道效应，是以本发明的出发点在于增加凹陷处衬底表面生成的氧化层厚度，且由于衬底中掺有氟离子的区域在氧化层生长时氧化物生长速率高于未掺杂氟离子的区域，基于上述原理提出了本发明。

如图2所示，本发明提供了一种浅沟槽隔离的制备方法，包括：

进一步的，本发明还提供了一种CMOS的制造方法，作为该方法的一典型实施例，如图3a~图3e所示：

参照图3a，提供半导体衬底11，并依次在半导体衬底11上沉积形成氧化硅层12和氮化硅层13，并以氧化硅层12作为衬垫氧化层，氮化硅层13作为硬掩膜层；图案化氮化硅层13，图案化的氮化硅层13对应半导体衬底11中预设的浅沟槽位置，并以图案化的氮化硅层13作为屏蔽，依次刻蚀氧化硅层12和半导体衬底11，以在半导体衬底11中形成浅沟槽14，在本实施例中浅沟槽的深度优选为2000~4000埃；其中，本步骤中的图案化、刻蚀等工艺，本领域技术人员依据惯用技术手段均可实现，因此不再赘述；

如图3b所示，沉积氧化物以在浅沟槽14内形成第一填充氧化物15a，并对浅沟槽14内的第一填充氧化物15a进行回刻，刻蚀后的第一填充氧化物15a的厚度小于浅沟槽14的深度，具体的，可在图3a所示的结构上通过化学气相沉积氧化硅，并通过化学机械研磨去除多余的氧化硅以平坦化，再通过干法刻蚀对浅沟槽14内的氧化硅15a进行刻蚀，以降低氧化硅15a的厚度，暴露部分浅沟槽的顶部侧壁，在本实施例中，暴露的顶部侧壁的高度为100~1000埃之间，优选200埃；

接着，以图案化的氮化硅层13作为屏蔽，对暴露的顶部侧壁进行氟离子倾斜注入，具体的，本实施例中，氟离子倾斜注入的角度为5°至45°，氟离子注入能量为1kev至100kev，剂量为1E12/cm²至1e15/cm²，作为优选的，氟离子倾斜注入的角度为30°，离子注入的能量为30kev，剂量为1E14/cm²；参照图3b所示的，在氟离子倾斜注入后，在浅沟槽的顶部侧壁处，亦即在该处的半导体衬底11中形成了氟离子掺杂区14a；

如图3c所示，再次沉积氧化物，形成第二填充氧化物15，以完全填充浅沟槽14，并执行化学机械研磨以平坦化，并暴露氮化硅层13表面，且以第一及第二填充氧化物作为最终的填充氧化物15（为了方便表达仍以15作为填充氧化物的附图标记），其中，再次沉积氧化物的具体工艺及材料选择可与形成第一填充氧化物15a的相同，是以不再赘述；

参照图3d，刻蚀去除氮化硅层13及氧化硅层12，具体的可采用湿法刻蚀依次去除氮化硅层13及氧化硅层12，基于与现有技术相同的原因，在氧化物层15顶端与衬底交界面处会形成凹陷16，且由于凹陷16的存在，暴露了部分具有氟离子掺杂区14a的浅沟槽14的侧壁顶端；

如图3e所示，对图3d所得结构进行离子注入，以形成具有N阱和P阱的有源区17，并在有源区17的衬底表面热氧化形成栅氧化层18，由于在凹陷16处的衬底11中氟离子掺杂区14a的影响，在凹陷16处的衬底11表面，亦即浅沟槽14的顶端侧壁上生长的栅氧化层18要厚于未掺杂氟离子的衬底11区域，最后依据现有技术的工艺制作PMOS及NMOS的栅极、源极和漏极，以完成CMOS的制作，本领域技术人员可依据惯用技术手段实施后续步骤，是以在此不再赘述。

综上所述，本发明提供的浅沟槽隔离的制造方法和CMOS的制造方法，在形成STI结构时，执行两步氧化物填充，且第一次氧化物填充时暴露部分浅沟槽顶端侧壁，并对该暴露的浅沟槽顶端侧壁执行氟离子掺杂，后续工艺形成STI结构后，由于产生凹陷，该掺有氟离子的浅沟槽顶端侧壁同样被暴露出来，且由于氟离子的影响在后续形成栅氧化层时，氧化物在掺杂有氟离子的半导体区域生长速率高于其他区域，因此对于凹陷区域处衬底表面的氧化层要厚于其他区域上生成的栅绝缘层，进而抑制了窄沟道效应，并稳定器件的阈值电压，提高了半导体器件的性能。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种浅沟槽隔离的制备方法，包括：

以所述硬掩膜层作为屏蔽，执行倾斜氟离子注入，以对暴露的所述顶部侧壁进行掺杂，以在浅沟槽的顶部侧壁处的衬底中形成氟离子掺杂区；

2.根据权利要求1所述的方法，其特征在于，所述衬垫氧化层、氧化物的材料为氧化硅，所述硬掩膜层的材料为氮化硅。

3.根据权利要求1所述的方法，其特征在于，所述浅沟槽隔离槽的深度为2000～4000埃，暴露的所述顶部侧壁的高度为100～1000埃。

4.根据权利要求1所述的方法，其特征在于，所述倾斜角度为5°至45°，所述氟离子注入能量为1kev至100kev，剂量为1E12/cm²至1e15/cm²。

5.根据权利要求1所述的方法，其特征在于，对所述浅沟槽内沉积的第一填充氧化物进行回刻采用干法刻蚀。

6.一种CMOS的制造方法，包括：

在所述有源区表面热氧化形成栅氧化层；

分别制作NMOS及PMOS的栅极、源/漏极。

7.根据权利要求6所述的方法，其特征在于，所述衬垫氧化层、氧化物的材料为氧化硅，所述硬掩膜层的材料为氮化硅。

8.根据权利要求6所述的方法，其特征在于，所述浅沟槽隔离槽的深度为2000～4000埃，暴露的所述顶部侧壁的高度为100～1000埃。

9.根据权利要求6所述的方法，其特征在于，所述倾斜角度为5°至45°，所述氟离子注入能量为1kev至100kev，剂量为1E12/cm²至1e15/cm²。

10.根据权利要求6所述的方法，其特征在于，对所述浅沟槽内沉积的第一填充氧化物进行回刻采用干法刻蚀。