CN104733455A - 用以将ldmos漏极延伸部与槽沟对准的方案 - Google Patents

用以将ldmos漏极延伸部与槽沟对准的方案 Download PDF

Info

Publication number
CN104733455A
CN104733455A CN201410804457.8A CN201410804457A CN104733455A CN 104733455 A CN104733455 A CN 104733455A CN 201410804457 A CN201410804457 A CN 201410804457A CN 104733455 A CN104733455 A CN 104733455A
Authority
CN
China
Prior art keywords
drain
field oxide
hard mask
mask layer
oxide element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410804457.8A
Other languages
English (en)
Other versions
CN104733455B (zh
Inventor
赛特拉曼·西达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN104733455A publication Critical patent/CN104733455A/zh
Application granted granted Critical
Publication of CN104733455B publication Critical patent/CN104733455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请案涉及用以将LDMOS漏极延伸部与槽沟对准的方案。一种集成电路(200)含有延伸漏极MOS晶体管，其中扩散漏极(236)在所述漏极中的场氧化物元件(254)下方的深度比在栅极(260)下方的漂移区(248)中深。一种形成含有延伸漏极MOS晶体管的集成电路(200)的过程，其包含：蚀刻场氧化物硬掩模层以界定漏极场氧化物沟槽区域，穿过所述漏极场氧化物沟槽区域植入漏极掺杂剂，执行热漏极驱动及随后形成所述漏极场氧化物元件。一种形成含有延伸漏极MOS晶体管的集成电路的过程，其包含：蚀刻场氧化物硬掩模层以界定漏极场氧化物沟槽区域，在使用场氧化物光致抗蚀剂图案掩蔽漏极植入物的同时穿过所述漏极场氧化物沟槽区域植入漏极掺杂剂，执行热漏极驱动及随后形成所述漏极场氧化物元件。

Description

用以将LDMOS漏极延伸部与槽沟对准的方案
技术领域
本发明涉及集成电路的领域。更特定来说，本发明涉及集成电路中的具有延伸漏极的延伸漏极MOS晶体管。
背景技术
集成电路可含有延伸漏极金属氧化物半导体(MOS)晶体管。延伸漏极可具有邻近于延伸漏极MOS晶体管的沟道区的漂移区，以及漏极区中的场氧化物元件。举例来说，延伸漏极MOS晶体管可为横向扩散金属氧化物半导体(LDMOS)晶体管、扩散金属氧化物半导体(DMOS)晶体管或漏极延伸金属氧化物半导体(DEMOS)晶体管。通常，漂移区中的平均掺杂小于延伸漏极MOS晶体管的源极区中的平均掺杂密度的一半。可(举例来说)通过浅沟槽隔离(STI)或通过硅的局部氧化(LOCOS)来形成场氧化物元件。可期望在形成场氧化物元件之前为漏极植入执行热驱动(举例来说)以减小场氧化物元件周围的应力积聚。还可期望将漏极植入图案与场氧化物图案直接光刻对准(举例来说)以最小化延伸漏极MOS晶体管中的栅极-漏极电容。将场氧化物图案与漏极植入物直接对准可由于漏极植入物中缺少拓扑特征而成问题。将漏极植入物与场氧化物直接对准需要在形成场氧化物之后执行漏极热驱动。
发明内容
下文呈现简化发明内容以便提供对本发明的一或多个方面的基本理解。本发明内容并非本发明的广泛概述，且既不打算识别本发明的关键或紧要元件，也不打算记述其范围。而是，本发明内容的主要目的为以简化形式呈现本发明的一些概念作为稍后所呈现的更详细说明的前言。
可通过以下操作来形成含有在延伸漏极MOS晶体管的漏极中具有场氧化物元件的所述延伸漏极MOS晶体管的集成电路：图案化并蚀刻场氧化物硬掩模，及随后在形成场氧化物元件之前执行漏极植入及漏极热驱动。在第一实例中，可将漏极植入图案与经蚀刻场氧化物硬掩模直接对准，从而产生其中漏极结在场氧化物下方比在栅极下方深的延伸漏极MOS晶体管。在第二实例中，可在漏极植入期间在集成电路上留下场氧化物光致抗蚀剂图案，使得漏极植入物与场氧化物硬掩模自对准。
附图说明
图1是含有根据第一实例形成的延伸漏极MOS晶体管的集成电路的横截面。
图2A到图2M是根据第一实例形成的集成电路的横截面，其是以连续制作阶段(包含第一实例的一些替代例子)描绘的。
图3A到图3E是根据第二实例形成的集成电路的横截面，其是以连续制作阶段描绘的。
图4是含有具有通过LOCOS过程形成的漏极场氧化物元件的延伸漏极MOS晶体管的集成电路的横截面。
具体实施方式
参考附图描述本发明，其中贯穿各图使用相似参考编号来指定类似或等效元件。所述图未按比例绘制且其仅经提供以图解说明本发明。下文参考用于图解说明的实例性应用来描述本发明的数个方面。应理解，众多特定细节、关系及方法经陈述以提供对本发明的理解。然而，所属领域的技术人员将容易地认识到，可在不使用所述特定细节中的一或多者或者使用其它方法的情况下实践本发明。在其它例子中，未详细展示众所周知的结构或操作以避免使本发明模糊。本发明不受动作或事件的所图解说明排序限制，这是因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。此外，未必需要所有所图解说明动作或事件来实施根据本发明的方法。
可通过以下操作来形成含有在延伸漏极中具有场氧化物元件的延伸漏极MOS晶体管的集成电路：图案化并蚀刻场氧化物硬掩模，将漏极植入光致抗蚀剂图案与经蚀刻场氧化物硬掩模对准，执行漏极植入及漏极热驱动，及随后(举例来说)通过STI过程或LOCOS过程形成场氧化物。举例来说，所述延伸漏极MOS晶体管可为LDMOS晶体管、DMOS晶体管或DEMOS晶体管。在第一实例中，可将漏极植入图案与经蚀刻场氧化物硬掩模直接对准。在根据第一实例形成的集成电路的延伸漏极MOS晶体中，场氧化物下方的漏极结比延伸漏极MOS晶体管的栅极下方的漏极结深。在第二实例中，可在漏极植入期间在集成电路上留下场氧化物光致抗蚀剂图案，使得漏极植入物与场氧化物硬掩模自对准。
图1是含有根据第一实例形成的延伸漏极MOS晶体管的集成电路的横截面。集成电路100形成于衬底102中及上，衬底102可为单晶硅晶片、绝缘体上硅(SOI)晶片、具有不同晶体定向的区的混合定向技术(HOT)晶片或适于制作集成电路100的其它材料。延伸漏极MOS晶体管104包含扩散漏极区106。通过STI形成的漏极场氧化物元件108在扩散漏极区106内，介于扩散漏极区106中的漂移区110与扩散漏极区106中的漏极接触区112之间。在衬底102中，扩散漏极区106在漏极场氧化物元件108下方比在漂移区110中深至少50纳米。
邻近场氧化物元件116可邻近于延伸漏极MOS晶体管104形成(举例来说)以将延伸漏极MOS晶体管104与集成电路100中的其它组件隔离。出于本说明书的目的，术语“邻近”可理解为在10微米内。栅极电介质层118形成于衬底的顶部表面上在延伸漏极MOS晶体管104中。栅极120形成于栅极电介质层118上方且延伸到漏极场氧化物元件108上。任选栅极侧壁间隔件122可形成于栅极120的横向表面上。经重掺杂扩散漏极区124可形成于漏极接触区112中。MOS源极区126邻近于栅极120、与漏极漂移区110相对地形成于衬底102中。预金属化电介质层128形成于集成电路100的现有顶部表面上方。源极及漏极触点130穿过预金属化电介质层128而形成以便做出对漏极接触区112及源极区126的电接触。
图2A到图2M是根据第一实例形成的集成电路的横截面，其是以连续制作阶段(包含第一实例的一些替代例子)描绘的。参考图2A，在衬底202中及上形成集成电路200，如参考图1所描述。可在衬底202的顶部表面上形成任选垫氧化物层204，举例来说，通过对衬底202的顶部表面进行热氧化或通过经由原硅酸四乙酯(也称为四乙氧基硅烷或TEOS)的热分解而沉积二氧化硅层。垫氧化物层204(如果形成)的厚度可在5纳米与25纳米之间。在集成电路100的现有顶部表面上形成场氧化物硬掩模层206。场氧化物硬掩模层206可由一或多个电介质材料(例如氮化硅或碳化硅)层形成。场氧化物硬掩模层206的厚度可在50纳米与250纳米之间。在场氧化物硬掩模层206上方形成场氧化物光致抗蚀剂图案208以便在用于漏极场氧化物元件210的区域及可能地在用于邻近场氧化物元件212的区域中暴露场氧化物硬掩模层206。在第一实例的替代例子中，可代替场氧化物光致抗蚀剂图案208而形成无机材料的电介质掩模(未展示)。执行场氧化物硬掩模蚀刻过程214(举例来说，如图2A中所描绘的反应性离子蚀刻过程)，其移除漏极场氧化物元件区域210及邻近场氧化物元件区域212中的场氧化物硬掩模层206中的材料的至少一半。在第一实例的一个例子中，可在从漏极场氧化物元件区域210及邻近场氧化物元件区域212中的场氧化物硬掩模层206移除所有材料之前终止场氧化物硬掩模蚀刻过程214，如图2A中所描绘。
在第一实例的另一例子中，可继续场氧化物硬掩模蚀刻过程214直到在漏极场氧化物元件区域210及邻近场氧化物元件区域212中移除来自场氧化物硬掩模层206的所有材料为止，如图2B中所描绘。可在场氧化物硬掩模蚀刻过程214期间从场氧化物光致抗蚀剂图案208移除光致抗蚀剂。
在第一实例中，在完成场氧化物硬掩模蚀刻过程214之后移除场氧化物光致抗蚀剂图案208。可(举例来说)通过将集成电路200暴露于含氧等离子体、后续接着进行湿式清洁以从集成电路200的现有顶部表面移除任何有机残余物来移除场氧化物光致抗蚀剂图案208。
参考图2C，在集成电路200上方形成漏极植入光致抗蚀剂图案216以便暴露与漏极场氧化物元件区域210重叠的漏极植入区域218。漏极植入光致抗蚀剂图案216可与经蚀刻场氧化物硬掩模层206直接对准。
图2D描绘第一实例的替代例子，其中执行第一场氧化物部分沟槽蚀刻过程220，所述过程在漏极场氧化物元件区域210下方从衬底202移除材料以形成第一部分漏极场氧化物沟槽222。第一部分漏极场氧化物沟槽222(如果形成)的深度可在25纳米与100纳米之间。
图2E描绘在第一漏极植入过程期间的集成电路200。将第一组漏极掺杂剂224离子植入到衬底202中在漏极植入区域218下方以形成第一漏极植入区226。与在漏极场氧化物元件区域210下方相比，漏极植入区域218下方的场氧化物硬掩模层206将第一漏极植入区226在场氧化物硬掩模层206下方的深度减小场氧化物硬掩模层206的厚度的至少一半的量。在延伸漏极MOS晶体管的n沟道版本中，第一组漏极掺杂剂224可包含(举例来说)介于1×1012原子/cm2与5×1013原子/cm2之间的剂量的磷。在延伸漏极MOS晶体管的p沟道版本中，第一组漏极掺杂剂224可包含(举例来说)介于1×1012原子/cm2与5×1013原子/cm2之间的剂量的硼。
图2F描绘在任选第二漏极植入过程期间的集成电路200。可任选地将第二组漏极掺杂剂228植入到衬底202中在漏极场氧化物元件区域210下方以形成第二漏极植入区230。第二组漏极掺杂剂228的植入能量经调整使得第二组漏极掺杂剂228中的掺杂剂的平均深度小于场氧化物硬掩模层206的厚度的75％。此导致第二漏极植入区230与场氧化物硬掩模层206实质上自对准。在本实例的一个例子中，第二组漏极掺杂剂228可在后续漏极热驱动操作期间扩散比第一组漏极掺杂剂224短的距离。举例来说，在延伸漏极MOS晶体管的n沟道版本中，第一组漏极掺杂剂224可为磷且第二组漏极掺杂剂228可为砷。可以小于200keV的能量植入第二组漏极掺杂剂228中的砷。在延伸漏极MOS晶体管的p沟道版本中，第一组漏极掺杂剂224可为硼且第二组漏极掺杂剂228可为镓。可以小于200keV的能量植入第二组漏极掺杂剂228中的镓。
图2G描绘在于图2E及图2F中所描绘的漏极植入过程之后执行的任选第二场氧化物部分沟槽蚀刻过程232期间的集成电路200，第二场氧化物部分沟槽蚀刻过程232在漏极场氧化物元件区域210下方从衬底202移除材料以形成第二部分漏极场氧化物沟槽234。第二部分漏极场氧化物沟槽234(如果形成)的深度可在25纳米与100纳米之间。
图2H描绘在漏极热驱动操作之后的集成电路，所述漏极热驱动操作充分地加热集成电路200使得参考图2E所论述的第一漏极植入区中的第一组漏极掺杂剂中的掺杂剂在所要程度上横向且垂直扩散以形成第一扩散漏极区236。第一扩散漏极区236在漏极场氧化物元件区域210下方比在场氧化物硬掩模层206下方深至少50纳米。在本实例的一个例子中，漏极热驱动操作可包含将集成电路200加热到100℃与1150℃之间的温度达10分钟与100分钟之间的持续时间。在漏极热驱动操作期间，参考图2F所论述的第二漏极植入区中的第二组漏极掺杂剂在比第一组漏极掺杂剂小的程度上扩散以形成第二扩散漏极区238。在本实例的一个例子中，可在漏极热驱动操作之前在集成电路200上方形成任选扩散帽层240，举例来说，50纳米到150纳米的二氧化硅。
图2I描绘在漏极热驱动操作的替代版本之后的集成电路200，其中氧化物层242在漏极场氧化物元件区域210及邻近场氧化物元件区域212中生长。举例来说，可在漏极热驱动操作期间向集成电路200上方的气氛添加介于0.1托与10托之间的氧气以便生长氧化物层242。
图2J描绘在于STI过程中形成场氧化物沟槽之后的集成电路200。STI沟槽蚀刻过程(未展示)从垫氧化物层204及衬底202移除材料以在漏极场氧化物元件区域210下方形成漏极场沟槽244且在邻近场氧化物元件区域212下方形成邻近场氧化物沟槽246。举例来说，场氧化物沟槽蚀刻过程可包含借助氟离子的反应性离子蚀刻步骤。衬底202中的第一扩散漏极区236在漏极场氧化物沟槽244下方的平均深度比第一扩散漏极区236在场氧化物硬掩模层206下方的平均深度深至少50纳米。
第一扩散漏极区236在漏极场氧化物沟槽244下方延伸以连接在第一扩散漏极区236中的漏极漂移区248与也在第一扩散漏极区236中的漏极接触区250。第二扩散漏极区238沿着漏极场氧化物沟槽244的侧壁延伸，但可不必延伸到漏极场氧化物沟槽244的底部。在延伸漏极MOS晶体管的n沟道版本的一个例子(其中在参考图2G所描述的第二组掺杂剂中仅植入砷)中，植入到衬底202中的砷的90％以上安置于与漏极场氧化物沟槽244相距不超过500纳米的距离处，此可有利地减少在漏极场氧化物沟槽244的侧壁处来自热载流子的电荷积累。
可在漏极场氧化物沟槽244及邻近场氧化物沟槽246的底部及侧壁上形成任选沟槽衬里电介质层252。在本实例的一个例子中，沟槽衬里电介质层252(如果形成)的厚度可在2纳米与30纳米之间。可(举例来说)通过在衬底202中在漏极场氧化物沟槽244及邻近场氧化物沟槽246的底部及侧壁处对材料进行热氧化来形成沟槽衬里电介质层252。沟槽衬里电介质层252可包含经沉积电介质层，例如二氧化硅或氮化硅。
图2J中所描绘的本实例的例子具有漏极场氧化物沟槽244与邻近场氧化物沟槽246的实质上相等的深度。根据其中在执行场氧化物沟槽蚀刻过程之前在漏极场氧化物元件区域210下方从衬底202移除材料的变化形式(举例来说，参考图2D及图2G所论述的变化形式)形成的本实例的其它例子将产生比邻近场氧化物沟槽246深介于25纳米与100纳米之间的场氧化物沟槽244。图2K描绘具有比邻近场氧化物沟槽246深的漏极场氧化物沟槽244的集成电路200。第一扩散漏极区236在漏极场氧化物沟槽244下方从衬底202的顶部表面起的平均深度比第一扩散漏极区236在场氧化物硬掩模层206下方的平均深度深至少50纳米。形成具有较深漏极场氧化物沟槽244的延伸漏极MOS晶体管可有利地允许MOS以比在漏极场氧化物沟槽较浅的情况下将可能实现的漏极电位高的漏极电位进行操作。在本实例的一个例子中，漏极场氧化物沟槽244的深度可经调整以获得延伸漏极MOS晶体管的所要操作电位。
图2L描绘在完成场氧化物填充及平面化操作之后的集成电路200，所述场氧化物填充及平面化操作在漏极场氧化物沟槽244中形成漏极场氧化物元件254且在邻近场氧化物沟槽246中形成邻近场氧化物元件256。场氧化物填充操作在漏极场氧化物沟槽244及邻近场氧化物沟槽246中形成电介质材料。场氧化物平面化操作产生漏极场氧化物元件254及邻近场氧化物元件256的顶部表面，所述顶部表面与衬底202的顶部表面或垫氧化物层204的顶部表面实质上共面，如图2L中所描绘。
图2M描绘在形成延伸漏极MOS晶体管的额外元件(类似于参考图1所描述的那些元件)之后的集成电路200。在衬底202的顶部表面上于漏极漂移区248上方形成栅极电介质层258。栅极260形成于栅极电介质层258上方且延伸到漏极场氧化物元件254上。可在栅极260的横向表面上形成任选栅极侧壁间隔件262。可在漏极接触区250中形成经重掺杂扩散漏极区264。在衬底202中邻近于栅极260并且与漏极漂移区248相对地形成MOS源极区266。可在衬底202的顶部表面上于漏极接触区250及源极区266中形成任选金属硅化物层268，(举例来说)以减小到漏极接触区250及源极区266的电阻。在集成电路200的现有顶部表面上方形成预金属化电介质层270。穿过预金属化电介质层270形成源极及漏极触点272，以便通过硅化物层268(如果存在)与漏极接触区250及源极区266电接触。
图3A到图3E是根据第二实例形成的集成电路的横截面，其是按连续制作阶段描绘的。参考图3A，在衬底202中及上形成集成电路300，如参考图1所描述。可在衬底302的顶部表面上形成任选垫氧化物层304，如参考图2A所描述。在集成电路300的现有顶部表面上形成场氧化物硬掩模层306，如参考图2A所描述。在场氧化物硬掩模层306上方形成场氧化物光致抗蚀剂图案308以便在用于漏极场氧化物元件310的区域及可能地用于邻近场氧化物元件312的区域中暴露场氧化物硬掩模层306。在第二实例的变化形式中，可代替场氧化物光致抗蚀剂图案308而形成无机材料的电介质掩模(未展示)。执行场氧化物硬掩模蚀刻过程(未展示)，其从漏极场氧化物元件区域310及邻近场氧化物元件区域312中的场氧化物硬掩模层306移除材料，如参考图2A及图2B所描述。
在第二实例的一个例子中，通过后续漏极植入操作在集成电路上留下场氧化物光致抗蚀剂图案308，如图3A中所描绘。在集成电路200上方形成漏极植入光致抗蚀剂图案314以便暴露漏极场氧化物元件区域310。
执行第一漏极植入过程，其将第一组漏极掺杂剂316离子植入到衬底302中在漏极场氧化物元件区域310下方以形成第一漏极植入区318。第一组漏极掺杂剂316的植入能量经调整使得第一漏极植入区318中的掺杂剂的平均深度小于场氧化物光致抗蚀剂图案308与场氧化物硬掩模层306的组合厚度的75％，且导致第一漏极植入区318与漏极场氧化物元件区域310实质上重合地形成。在延伸漏极MOS晶体管的n沟道版本中，第一组漏极掺杂剂316可包含(举例来说)介于1×1012原子/cm2与5×1013原子/cm2之间的剂量的磷。在延伸漏极MOS晶体管的p沟道版本中，第一组漏极掺杂剂316可包含(举例来说)介于1×1012原子/cm2与5×1013原子/cm2之间的剂量的硼。
图3B描绘在任选第二漏极植入过程期间的集成电路300。可任选地将第二组漏极掺杂剂320植入到衬底302中在漏极场氧化物元件区域310下方以形成第二漏极植入区322。第二组漏极掺杂剂320的植入能量经调整使得第二漏极植入区322中的掺杂剂的平均深度小于场氧化物光致抗蚀剂图案308与场氧化物硬掩模层306的组合厚度的50％，使得第二漏极植入区322与漏极场氧化物元件区域310实质上重合。在本实例的一个例子中，第二组漏极掺杂剂228可在后续漏极热驱动操作期间扩散比第一组漏极掺杂剂224短的距离。举例来说，在延伸漏极MOS晶体管的n沟道版本中，第一组漏极掺杂剂224可为磷且第二组漏极掺杂剂228可为砷。在延伸漏极MOS晶体管的p沟道版本中，第一组漏极掺杂剂224可为硼且第二组漏极掺杂剂228可为镓。
图3B描绘第一漏极植入区318比第二漏极植入区322更深地延伸到衬底302中。在第三实例的变化形式中，第二漏极植入区322可比第一漏极植入区318更深地延伸到衬底302中。
如图3A及图3B中所描绘，可通过以下操作来实现第一漏极植入区318及任选第二漏极植入区322(如果形成)：形成充分厚的场氧化物硬掩模层306，从而允许在植入第一组漏极掺杂剂224及第二组漏极掺杂剂228之前移除场氧化物光致抗蚀剂图案308。或者，可在场氧化物硬掩模层306上方形成牺牲层(举例来说，二氧化硅或有机聚合物)并将其与场氧化物硬掩模层306同时进行图案化以为第一组漏极掺杂剂224及第二组漏极掺杂剂228提供充分厚的吸收层。
图3C描绘在漏极热驱动操作之后的集成电路，所述漏极热驱动操作充分加热集成电路300使得参考图3A所论述的第一漏极植入区中的第一组漏极掺杂剂在所要程度上扩散以形成第一扩散漏极区324。在本实例的一个例子中，漏极热驱动操作可包含将集成电路200加热到100℃与1150℃之间的温度达10分钟与100分钟之间的持续时间。在漏极热驱动操作期间，参考图3B所论述的第二漏极植入区中的第二组漏极掺杂剂(如果形成)在比第一组漏极掺杂剂小的程度上扩散以形成第二扩散漏极区326。在第三实例的一个变化形式中，可在漏极热驱动操作之前在集成电路300上方形成任选扩散帽层(未展示)，如参考图2H所论述。在另一变化形式中，可在漏极场氧化物元件区域310及邻近场氧化物元件区域312中生长氧化物层(未展示)，如参考图2I所论述。
图3D描绘在于漏极场氧化物元件区域310下方形成漏极场氧化物沟槽328且于邻近场氧化物元件区域312下方形成邻近场氧化物沟槽330之后的集成电路300，如参考图2J及图2K所描述。第一扩散漏极区324在漏极场氧化物沟槽328下方延伸以连接在第一扩散漏极区324中的漏极漂移区332与也在第一扩散漏极区324中的漏极接触区334。第二扩散漏极区326沿着漏极场氧化物沟槽328的侧壁延伸，但可不必延伸到漏极场氧化物沟槽328的底部。在延伸漏极MOS晶体管的n沟道版本的一个例子中，第二扩散漏极区326中的砷有利地减少在漏极场氧化物沟槽328的侧壁处来自热载流子的电荷积累。在第三实例的变化形式中，漏极场氧化物沟槽328可比邻近场氧化物沟槽330深，如参考图2K所描述。形成具有较深漏极场氧化物沟槽328的延伸漏极MOS晶体管可有利地允许MOS以比在较浅漏极场氧化物沟槽的情况下将可能实现的高的漏极电位的操作。在本实例的一个例子中，漏极场氧化物沟槽328的深度可经调整以获得延伸漏极MOS晶体管的所要操作电位。可在漏极场氧化物沟槽328及邻近场氧化物沟槽330的底部及侧壁上形成任选沟槽衬里电介质层336，如参考图2J所描述。第一扩散漏极区324从衬底302的顶部表面在漏极场氧化物区域310下方的平均深度比第一扩散漏极区324在厚场氧化物硬掩模层306下方的平均深度深至少50纳米。在延伸漏极MOS晶体管的n沟道版本的一个例子(其中在参考图3B所描述的第二组掺杂剂中植入砷)中，植入到衬底302中的砷的90％以上安置于与漏极场氧化物沟槽328相距不超过500纳米的距离处，此可有利地减少在漏极场氧化物沟槽328的侧壁处来自热载流子的电荷积累。
图3E描绘在形成延伸漏极MOS晶体管的额外元件(类似于参考图1所描述的那些元件)之后的集成电路300。场氧化物填充及平面化操作形成漏极场氧化物元件338及邻近场氧化物元件340，如参考图2L所描述。在衬底302的顶部表面上于漏极漂移区332上方形成栅极电介质层342。栅极344形成于栅极电介质层342上方且延伸到漏极场氧化物元件338上。可在栅极344的横向表面上形成任选栅极侧壁间隔件346。可在漏极接触区334中形成经重掺杂扩散漏极区348。在衬底302中邻近于栅极344与漏极漂移区332相对地形成MOS源极区350。可在衬底302的顶部表面上于漏极接触区334及源极区350中形成任选金属硅化物层352(举例来说)以减小到漏极接触区334及源极区350的电阻。在集成电路300的现有顶部表面上方形成预金属化电介质层354。穿过预金属化电介质层354形成源极及漏极触点356以便通过硅化物层352(如果存在)做出对漏极接触区334及源极区350的电接触。
可代替所叙述的STI过程使用LOCOS过程来执行上文所描述的实例。图4是含有具有通过LOCOS过程形成的漏极场氧化物元件的延伸漏极MOS晶体管的集成电路的横截面。在衬底402中及上形成集成电路400，如参考图1所描述。可在所述衬底上形成任选垫氧化物层404，如参考图2A所描述。在衬底402上方形成并图案化场氧化物硬掩模层406，如参考图2A及图2B所描述。在衬底402中形成第一扩散漏极区408及可能地任选第二扩散漏极区410，如参考图2E到图2I所描述。通过LOCOS过程形成漏极场氧化物元件412使得第一扩散漏极区408在漏极场氧化物元件412下方延伸，如参考图2L所描述。第二扩散漏极区410(如果形成)可沿着漏极场氧化物元件412的侧延伸但不在漏极场氧化物元件412下方延伸。
尽管上文已描述本发明的各种实施例，但应理解，所述实施例仅以实例方式而非限制方式呈现。可根据本文中的揭示内容对所揭示的实施例做出众多改变，此并不背离本发明的精神或范围。因此，本发明的广度及范围不应受上述实例中的任一者限制。而是，本发明的范围应根据所附权利要求书及其等效物来界定。

Claims (20)

1.一种含有延伸漏极金属氧化物半导体MOS晶体管的集成电路，其包括：
漏极场氧化物元件，其在所述延伸漏极MOS晶体管的扩散漏极区中，使得所述扩散漏极区在所述漏极场氧化物元件下面延伸且连接到在所述延伸漏极MOS晶体管的栅极下方的漂移区；且
所述扩散漏极区在所述漏极场氧化物元件下方从所述集成电路的衬底的顶部表面起的平均深度比所述扩散漏极区在所述漂移区中的平均深度深至少50纳米。
2.根据权利要求1所述的集成电路，其中：
所述延伸漏极MOS晶体管为n沟道的；且
所述扩散漏极区中的掺杂剂包含磷。
3.根据权利要求2所述的集成电路，其中：
所述扩散漏极区中的掺杂剂包含砷；且
所述扩散漏极区中的所述砷的90％以上安置于与所述漏极场氧化物元件相距不超过500纳米的距离处。
4.根据权利要求1所述的集成电路，其中所述延伸漏极MOS晶体管为p沟道的。
5.根据权利要求1所述的集成电路，其中所述漏极场氧化物元件向所述集成电路的衬底中的延伸深度比邻近于所述延伸漏极MOS晶体管的场氧化物元件深介于25纳米与100纳米之间。
6.一种形成含有延伸漏极MOS晶体管的集成电路的方法，其包括：
在所述集成电路的衬底上方形成场氧化物硬掩模层；
在所述场氧化物硬掩模层上方形成场氧化物光致抗蚀剂图案，使得所述场氧化物硬掩模层中用于所述延伸漏极MOS晶体管中的漏极场氧化物元件的区域暴露；
执行场氧化物硬掩模蚀刻过程，所述场氧化物硬掩模蚀刻过程移除所述漏极场氧化物元件区域中的所述场氧化物硬掩模层中的材料的至少一半；
移除所述场氧化物光致抗蚀剂图案；
在所述集成电路上方形成漏极植入光致抗蚀剂图案，使得与所述漏极场氧化物元件区域重叠的漏极植入区域暴露；
将第一组漏极掺杂剂离子植入到所述衬底中的在所述漏极植入区域下方的第一漏极植入区中，使得与在所述漏极场氧化物元件区域下方相比，所述漏极植入区域下方的所述场氧化物硬掩模层将所述第一漏极植入区在所述场氧化物硬掩模层下方的深度减小所述场氧化物硬掩模层的厚度的至少一半的量；
移除所述漏极植入光致抗蚀剂图案；
执行漏极热驱动操作，所述漏极热驱动操作加热所述衬底使得所述第一漏极植入区中的所述第一组漏极掺杂剂中的掺杂剂横向且垂直扩散以形成第一扩散漏极区，所述第一扩散漏极区包含邻近于所述漏极场氧化物元件区域的漂移区；以及
在所述漏极场氧化物元件区域中形成漏极场氧化物元件。
7.根据权利要求6所述的方法，其包含在所述形成所述场氧化物硬掩模层的步骤之前在所述衬底的顶部表面上形成垫氧化物层，其中所述垫氧化物层的厚度介于5纳米与25纳米之间，使得所述场氧化物硬掩模层形成于所述垫氧化物层上。
8.根据权利要求6所述的方法，其中所述执行所述场氧化物硬掩模蚀刻过程的步骤包含移除所述漏极场氧化物元件区域中的所述场氧化物硬掩模层中的所有材料。
9.根据权利要求6所述的方法，其中所述形成所述漏极场氧化物元件的步骤包含：
执行场氧化物沟槽蚀刻过程，所述场氧化物沟槽蚀刻过程从所述衬底移除材料以在所述漏极场氧化物元件区域下方形成漏极场氧化物沟槽；以及
执行场氧化物填充及平面化操作以在所述漏极场氧化物沟槽中形成漏极场氧化物元件，使得所述第一扩散漏极区在所述漏极场氧化物元件下面延伸。
10.根据权利要求6所述的方法，其中所述扩散漏极区在所述漏极场氧化物元件下方从所述衬底的顶部表面起的平均深度比所述扩散漏极区在所述漂移区中的平均深度深至少50纳米。
11.根据权利要求6所述的方法，其中：
所述延伸漏极MOS晶体管为n沟道的；且
所述第一组漏极掺杂剂包含介于1×1012原子/cm2与5×1013原子/cm2之间的剂量的磷。
12.根据权利要求11所述的方法，其包含将第二组漏极掺杂剂离子植入到所述衬底中在所述漏极场氧化物元件区域下方，所述第二组漏极掺杂剂包含以小于200keV的能量植入的砷，使得冲击所述漏极植入区域下方的所述场氧化物硬掩模层的所述第二组漏极掺杂剂中的所述砷中的10％以下沉积于所述衬底中。
13.根据权利要求12所述的方法，其中植入到所述衬底中的所述砷的90％以上安置于与所述漏极场氧化物元件相距不超过500纳米的距离处。
14.一种形成含有延伸漏极MOS晶体管的集成电路的方法，其包括：
在所述集成电路的衬底上方形成场氧化物硬掩模层；
在所述场氧化物硬掩模层上方形成场氧化物光致抗蚀剂图案，使得所述场氧化物硬掩模层中用于所述延伸漏极MOS晶体管中的漏极场氧化物元件的区域暴露；
执行场氧化物硬掩模蚀刻过程，所述场氧化物硬掩模蚀刻过程移除所述漏极场氧化物元件区域中的所述场氧化物硬掩模层中的材料的至少一半；
在所述场氧化物光致抗蚀剂图案上方形成漏极植入光致抗蚀剂图案，以便暴露所述漏极场氧化物元件区域；
将第一组漏极掺杂剂离子植入到所述衬底中的在所述漏极场氧化物元件区域下方的第一漏极植入区中，其中所述第一组漏极掺杂剂的植入能量经调整使得所述第一漏极植入区中的掺杂剂的平均深度小于所述场氧化物光致抗蚀剂图案与所述场氧化物硬掩模层的组合厚度的75％，使得所述第一漏极植入区与所述漏极场氧化物元件区域实质上重合；
移除所述漏极植入光致抗蚀剂图案及所述场氧化物光致抗蚀剂图案；
执行漏极热驱动操作，所述漏极热驱动操作加热所述衬底使得所述第一漏极植入区中的所述第一组漏极掺杂剂中的掺杂剂横向且垂直扩散以形成第一扩散漏极区，所述第一扩散漏极区包含邻近于所述漏极场氧化物元件区域的漂移区；以及
在所述漏极场氧化物元件区域中形成漏极场氧化物元件。
15.根据权利要求14所述的方法，其包含在所述形成所述场氧化物硬掩模层的步骤之前在所述衬底的顶部表面上形成垫氧化物层，其中所述垫氧化物层的厚度介于5纳米与25纳米之间，使得所述场氧化物硬掩模层形成于所述垫氧化物层上。
16.根据权利要求14所述的方法，其中所述执行所述场氧化物硬掩模蚀刻过程的步骤包含移除所述漏极场氧化物元件区域中的所述场氧化物硬掩模层中的所有材料。
17.根据权利要求16所述的方法，其中所述形成所述漏极场氧化物元件的步骤包含：
执行场氧化物沟槽蚀刻过程，所述场氧化物沟槽蚀刻过程从所述衬底移除材料以在所述漏极场氧化物元件区域下方形成漏极场氧化物沟槽；以及
执行场氧化物填充及平面化操作以在所述漏极场氧化物沟槽中形成漏极场氧化物元件，使得所述第一扩散漏极区在所述漏极场氧化物元件下面延伸。
18.根据权利要求14所述的方法，其中所述扩散漏极区在所述漏极场氧化物元件下方从所述衬底的顶部表面起的平均深度比所述扩散漏极区在所述漂移区中的平均深度深至少50纳米。
19.根据权利要求14所述的方法，其中：
所述延伸漏极MOS晶体管为n沟道的；且
所述第一组漏极掺杂剂包含介于1×1012原子/cm2与5×1013原子/cm2之间的剂量的磷。
20.根据权利要求19所述的方法，其包含将包含砷的第二组漏极掺杂剂离子植入到所述衬底中在所述漏极场氧化物元件区域下方，使得在所述执行所述漏极热驱动操作的步骤之后，植入到所述衬底中的所述砷的90％以上安置于与所述漏极场氧化物元件相距不超过500纳米的距离处。
CN201410804457.8A 2013-12-19 2014-12-19 集成电路及其形成方法 Active CN104733455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361918394P 2013-12-19 2013-12-19
US61/918,394 2013-12-19

Publications (2)

Publication Number Publication Date
CN104733455A true CN104733455A (zh) 2015-06-24
CN104733455B CN104733455B (zh) 2019-06-21

Family

ID=53400990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410804457.8A Active CN104733455B (zh) 2013-12-19 2014-12-19 集成电路及其形成方法

Country Status (2)

Country Link
US (2) US9337330B2 (zh)
CN (1) CN104733455B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107045980A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN108475678A (zh) * 2016-01-21 2018-08-31 德克萨斯仪器股份有限公司 自对准到具有侧壁电介质的场释放氧化物的漂移区注入
CN111785617A (zh) * 2020-06-11 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos的制造方法
CN113903791A (zh) * 2021-12-09 2022-01-07 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10694029B1 (en) 2013-11-07 2020-06-23 Rightquestion, Llc Validating automatic number identification data
US9780207B2 (en) * 2015-12-30 2017-10-03 Globalfoundries Singapore Pte. Ltd. Self-aligned high voltage LDMOS
JP2017212277A (ja) * 2016-05-24 2017-11-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11936604B2 (en) 2016-09-26 2024-03-19 Agari Data, Inc. Multi-level security analysis and intermediate delivery of an electronic message
US10805270B2 (en) 2016-09-26 2020-10-13 Agari Data, Inc. Mitigating communication risk by verifying a sender of a message
US10880322B1 (en) 2016-09-26 2020-12-29 Agari Data, Inc. Automated tracking of interaction with a resource of a message
US10805314B2 (en) 2017-05-19 2020-10-13 Agari Data, Inc. Using message context to evaluate security of requested data
WO2018081016A1 (en) * 2016-10-24 2018-05-03 Agari Data, Inc. Multi-level security analysis and intermediate delivery of an electronic message
US10715543B2 (en) 2016-11-30 2020-07-14 Agari Data, Inc. Detecting computer security risk based on previously observed communications
US11722513B2 (en) 2016-11-30 2023-08-08 Agari Data, Inc. Using a measure of influence of sender in determining a security risk associated with an electronic message
US11044267B2 (en) 2016-11-30 2021-06-22 Agari Data, Inc. Using a measure of influence of sender in determining a security risk associated with an electronic message
KR102304709B1 (ko) 2017-03-03 2021-09-23 현대자동차주식회사 V2x 통신 메시지에 대하여 적응적 보안 레벨을 적용하는 방법 및 장치
US11019076B1 (en) 2017-04-26 2021-05-25 Agari Data, Inc. Message security assessment using sender identity profiles
US11102244B1 (en) 2017-06-07 2021-08-24 Agari Data, Inc. Automated intelligence gathering
US11757914B1 (en) 2017-06-07 2023-09-12 Agari Data, Inc. Automated responsive message to determine a security risk of a message sender
US10714594B2 (en) * 2017-11-15 2020-07-14 Texas Instruments Incorporated Transistors with oxide liner in drift region
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
US11105043B2 (en) 2018-05-30 2021-08-31 Ibs Of America Deckle board system with a slotless deckle seal strip
US10529812B1 (en) * 2018-10-10 2020-01-07 Texas Instruments Incorporated Locos with sidewall spacer for transistors and other devices
CN112825327A (zh) * 2019-11-21 2021-05-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN117542880B (zh) * 2024-01-09 2024-04-12 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
US20070221965A1 (en) * 2006-03-22 2007-09-27 Miller Gayle W DMOS device with sealed channel processing
US20100117150A1 (en) * 2008-11-10 2010-05-13 Texas Instruments Inc. Methods of manufacturing trench isolated drain extended mos (demos) transistors and integrated circuits therefrom

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7575977B2 (en) * 2007-03-26 2009-08-18 Tower Semiconductor Ltd. Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process
US7867862B2 (en) * 2007-09-14 2011-01-11 Chartered Semiconductor Manufacturing, Ltd Semiconductor structure including high voltage device
KR101872942B1 (ko) * 2012-03-29 2018-06-29 삼성전자주식회사 반도체 장치
US8994113B2 (en) * 2013-04-17 2015-03-31 Infineon Technologies Dresden Gmbh Semiconductor device and method of manufacturing a semiconductor device
US20150098754A1 (en) * 2013-10-08 2015-04-09 Zaytran, Inc. Clevis Assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
US20070221965A1 (en) * 2006-03-22 2007-09-27 Miller Gayle W DMOS device with sealed channel processing
US20100117150A1 (en) * 2008-11-10 2010-05-13 Texas Instruments Inc. Methods of manufacturing trench isolated drain extended mos (demos) transistors and integrated circuits therefrom

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475678A (zh) * 2016-01-21 2018-08-31 德克萨斯仪器股份有限公司 自对准到具有侧壁电介质的场释放氧化物的漂移区注入
CN108475678B (zh) * 2016-01-21 2023-08-15 德克萨斯仪器股份有限公司 自对准到具有侧壁电介质的场释放氧化物的漂移区注入
CN107045980A (zh) * 2016-02-05 2017-08-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107045980B (zh) * 2016-02-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN111785617A (zh) * 2020-06-11 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos的制造方法
CN113903791A (zh) * 2021-12-09 2022-01-07 广州粤芯半导体技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
US9337330B2 (en) 2016-05-10
US20160225897A1 (en) 2016-08-04
US20150179792A1 (en) 2015-06-25
CN104733455B (zh) 2019-06-21
US10593795B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
CN104733455A (zh) 用以将ldmos漏极延伸部与槽沟对准的方案
US10541326B2 (en) Multiple shielding trench gate FET
CN104517852B (zh) 横向漏极金属氧化物半导体元件及其制造方法
US10505033B2 (en) Electronic device of vertical MOS type with termination trenches having variable depth
CN108475678B (zh) 自对准到具有侧壁电介质的场释放氧化物的漂移区注入
US9099321B2 (en) Method for fabricating power semiconductor device
CN105720098A (zh) Nldmos及其制作方法
CN105428241B (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN103456673A (zh) 浅沟槽隔离的制造方法和cmos的制造方法
US9111992B2 (en) Semiconductor device including an n-well structure
EP3176816B1 (en) Well implantation process for finfet device
US8673712B2 (en) Power transistor with high voltage counter implant
US8835264B1 (en) Method for fabricating power semiconductor device
US8648416B1 (en) LDMOS sense transistor structure for current sensing at high voltage
CN106328505B (zh) 半导体结构的形成方法
US20120306006A1 (en) Semiconductor power device
JP2013187499A (ja) 半導体装置の製造方法
US10079294B2 (en) Integrated JFET structure with implanted backgate
JP2012069824A (ja) 半導体装置および半導体装置の製造方法
KR102089048B1 (ko) 반도체 소자 및 그 제조 방법
CN105981144B (zh) 终止结构及其制作方法
US20080054411A1 (en) Semiconductor device and method for manufacturing the device
CN102543823B (zh) 一种浅沟槽隔离制作方法
US20140015040A1 (en) Power semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant