CN104167384A - 消除浅沟槽隔离凹坑的方法 - Google Patents
消除浅沟槽隔离凹坑的方法 Download PDFInfo
- Publication number
- CN104167384A CN104167384A CN201410443664.5A CN201410443664A CN104167384A CN 104167384 A CN104167384 A CN 104167384A CN 201410443664 A CN201410443664 A CN 201410443664A CN 104167384 A CN104167384 A CN 104167384A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- trench isolation
- oxide layer
- etching
- execution step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
一种消除浅沟槽隔离凹坑的方法,包括:对浅沟槽进行填充,并平坦化;对浅沟槽隔离氧化物层进行湿法刻蚀;去除衬垫氮化硅层和衬垫氧化层;在硅基衬底及浅沟槽隔离氧化物之表面沉积多晶硅层;对多晶硅层进行干法刻蚀,在浅沟槽隔离氧化物之两侧形成多晶硅侧墙;沉积掩模氧化物层;进行离子植入,定义有源区;湿法刻蚀去除掩模氧化物层;湿法刻蚀去除所述多晶硅侧墙。本发明通过在浅沟槽隔离氧化物之两侧与有源区的边界处设置多晶硅侧墙,使得在湿法刻蚀去除掩模氧化物层时,保护了所述浅沟槽隔离氧化物与所述有源区的边界处之浅沟槽隔离氧化物不被刻蚀,避免了凹坑的形成。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种消除浅沟槽隔离凹坑的方法。
背景技术
半导体浅沟槽隔离(Shallow Trench Isolation,STI)技术流程中,在去除衬垫氧化层(Pad Oxide)时,由于湿法刻蚀的过量刻蚀及其湿法刻蚀各向同性的特点,浅沟槽隔离中的氧化物电介质材料(STI Oxide)在与有源区(ActiveArea)的边界处亦会被湿法刻蚀,从而易于在所述浅沟槽隔离中的氧化物电介质材料(STI Oxide)在所述有源区(Active Area)边界处形成凹坑(Divot)。
显然地,所述凹坑可以使边界处的电场增强,降低开启电压,使VG-ID曲线形成双峰(Double-hump)现象,改变半导体器件的电性。同时,所述凹坑势必在后续的多晶流程中形成多晶残留,增加器件的漏电流。
为了消除凹坑现象,在本领域中,已采用了浅沟槽回拉制程,氮化硅衬垫制程,但是均未根本消除凹坑现象。
故针对现有技术存在的问题,本案设计人凭借从事此行业多年的经验,积极研究改良,于是有了本发明一种消除浅沟槽隔离凹坑的方法。
发明内容
本发明是针对现有技术中,传统的浅沟槽隔离制造过程中所形成的凹坑可以使边界处的电场增强,降低开启电压,使VG-ID曲线形成双峰(Double-hump)现象,改变半导体器件的电性,且所述凹坑势必在后续的多晶流程中形成多晶残留,增加器件的漏电流,以及无有效手段进行改善等缺陷提供一种消除浅沟槽隔离凹坑的方法。
为了解决上述问题,本发明提供一种消除浅沟槽隔离凹坑的方法,所述消除浅沟槽隔离凹坑的方法,包括:
执行步骤S1:对浅沟槽隔离之浅沟槽进行浅沟槽隔离氧化物填充,并通过化学机械研磨工艺实现平坦化;
执行步骤S2:对经过化学机械研磨之浅沟槽隔离氧化物层进行湿法刻蚀;
执行步骤S3:去除形成在硅基衬底上的衬垫氮化硅层和衬垫氧化层;
执行步骤S4:在所述硅基衬底及浅沟槽隔离氧化物之表面沉积多晶硅层;
执行步骤S5:对所述多晶硅层进行干法刻蚀,仅在所述浅沟槽隔离氧化物之两侧形成多晶硅侧墙;
执行步骤S6:在所述硅基衬底上沉积掩模氧化物层;
执行步骤S7:以所述掩模氧化物层为掩模进行离子植入,定义有源区;
执行步骤S8:湿法刻蚀去除所述掩模氧化物层;
执行步骤S9:湿法刻蚀去除所述多晶硅侧墙,获得无凹坑之浅沟槽隔离。
可选地,所述步骤S2中的湿法刻蚀仅刻蚀去除部分浅沟槽隔离氧化物层,以在所述浅沟槽隔离氧化物层之外侧与所述有源区之间形成沟道。
可选地,所述步骤S3中对所述衬垫氧化物层的刻蚀为定量刻蚀。
可选地,所述步骤S8中对所述掩模氧化物层的刻蚀为过量刻蚀。
综上所述,本发明通过在浅沟槽隔离氧化物之两侧与有源区的边界处设置多晶硅侧墙,使得在湿法刻蚀去除掩模氧化物层时,保护了所述浅沟槽隔离氧化物与所述有源区的边界处之浅沟槽隔离氧化物不被刻蚀,避免了凹坑的形成。
附图说明
图1所示为本发明消除浅沟槽隔离凹坑的方法之流程图;
图2(a)~2(i)所示为通过本发明消除浅沟槽隔离凹坑的方法消除凹坑的阶段性结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效,下面将结合实施例并配合附图予以详细说明。
作为本领域技术人员,容易理解地,在本发明中,浅沟槽隔离非限制性的包括硅基衬底、依次沉积在所述硅基衬底上的衬垫氧化层、衬垫氮化硅层,以及在刻蚀形成的浅沟槽内填充的浅沟槽隔离氧化物。
请参阅图1,图1所示为本发明消除浅沟槽隔离凹坑的方法之流程图。所述消除浅沟槽隔离凹坑的方法,包括:
执行步骤S1:对浅沟槽隔离之浅沟槽进行浅沟槽隔离氧化物填充,并通过化学机械研磨工艺实现平坦化;
执行步骤S2:对经过化学机械研磨之浅沟槽隔离氧化物层进行湿法刻蚀;
执行步骤S3:去除形成在硅基衬底上的衬垫氮化硅层和衬垫氧化层;
执行步骤S4:在所述硅基衬底及浅沟槽隔离氧化物之表面沉积多晶硅层;
执行步骤S5:对所述多晶硅层进行干法刻蚀,仅在所述浅沟槽隔离氧化物之两侧形成多晶硅侧墙;
执行步骤S6:在所述硅基衬底上沉积掩模氧化物层;
执行步骤S7:以所述掩模氧化物层为掩模进行离子植入,定义有源区;
执行步骤S8:湿法刻蚀去除所述掩模氧化物层;
执行步骤S9:湿法刻蚀去除所述多晶硅侧墙,获得无凹坑之浅沟槽隔离。
为了更直观的揭露本发明之技术方案,凸显本发明之有益效果,现结合具体的实施方式进行阐述。在本发明中,非限制性地列举,所述浅沟槽隔离1包括硅基衬底11、依次沉积在所述硅基衬底11上的衬垫氧化层12、衬垫氮化硅层13,以及在刻蚀形成的浅沟槽10内填充的浅沟槽隔离氧化物14。
请参阅图2(a)~2(i),并结合参阅图1,图2(a)~2(i)所示为通过本发明消除浅沟槽隔离凹坑的方法消除凹坑的阶段性结构示意图。所述消除浅沟槽隔离凹坑的方法,包括:
执行步骤S1:对浅沟槽隔离1之浅沟槽10进行浅沟槽隔离氧化物14填充,并通过化学机械研磨工艺实现平坦化;
执行步骤S2:对经过化学机械研磨之浅沟槽隔离氧化物层14进行湿法刻蚀;容易理解地,由于所述浅沟槽隔离氧化物层14之两侧具有衬垫氮化硅层13,故在步骤S2中的湿法刻蚀仅刻蚀去除部分浅沟槽隔离氧化物层14,以在所述浅沟槽隔离氧化物层14之外侧与所述有源区15之间形成沟道16。
执行步骤S3:去除形成在硅基衬底上的衬垫氮化硅层13和衬垫氧化层12;非限制性地,去除所述衬垫氧化层12和所述衬垫氮化硅层13的方法可选择性的为现有工艺之常规手段,但是对所述衬垫氧化物层12的刻蚀为定量刻蚀。
执行步骤S4:在所述硅基衬底11及浅沟槽隔离氧化物14之表面沉积多晶硅层17;
执行步骤S5:对所述多晶硅层17进行干法刻蚀,仅在所述浅沟槽隔离氧化物14之两侧形成多晶硅侧墙18;更具体地,通过步骤S4沉积的多晶硅层17刻蚀后仅在所述浅沟槽隔离氧化物14之两侧形成多晶硅侧墙18,其它多晶硅层17则被刻蚀贻尽。
执行步骤S6:在所述硅基衬底11上沉积掩模氧化物层19;
执行步骤S7:以所述掩模氧化物层19为掩模进行离子植入,定义有源区15;
执行步骤S8:湿法刻蚀去除所述掩模氧化物层19;为保证所述掩模氧化物层19被刻蚀贻尽,在所述步骤S8中对所述掩模氧化物层19进行过量刻蚀。同时,因为所述浅沟槽隔离氧化物14之两侧具有多晶硅侧墙18,则所述浅沟槽隔离氧化物14与所述有源区15的边界处之浅沟槽隔离氧化物14不会被刻蚀。
执行步骤S9:湿法刻蚀去除所述多晶硅侧墙18,获得无凹坑之浅沟槽隔离1。
明显地,本发明通过在浅沟槽隔离氧化物14之两侧与有源区15的边界处设置多晶硅侧墙18,使得在湿法刻蚀去除掩模氧化物层19时,保护了所述浅沟槽隔离氧化物14与所述有源区15的边界处之浅沟槽隔离氧化物14不被刻蚀,避免了凹坑的形成。
综上所述,本发明通过在浅沟槽隔离氧化物之两侧与有源区的边界处设置多晶硅侧墙,使得在湿法刻蚀去除掩模氧化物层时,保护了所述浅沟槽隔离氧化物与所述有源区的边界处之浅沟槽隔离氧化物不被刻蚀,避免了凹坑的形成。
本领域技术人员均应了解,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因而,如果任何修改或变型落入所附权利要求书及等同物的保护范围内时,认为本发明涵盖这些修改和变型。
Claims (4)
1.一种消除浅沟槽隔离凹坑的方法,其特征在于,所述消除浅沟槽隔离凹坑的方法,包括:
执行步骤S1:对浅沟槽隔离之浅沟槽进行浅沟槽隔离氧化物填充,并通过化学机械研磨工艺实现平坦化;
执行步骤S2:对经过化学机械研磨之浅沟槽隔离氧化物层进行湿法刻蚀;
执行步骤S3:去除形成在硅基衬底上的衬垫氮化硅层和衬垫氧化层;
执行步骤S4:在所述硅基衬底及浅沟槽隔离氧化物之表面沉积多晶硅层;
执行步骤S5:对所述多晶硅层进行干法刻蚀,仅在所述浅沟槽隔离氧化物之两侧形成多晶硅侧墙;
执行步骤S6:在所述硅基衬底上沉积掩模氧化物层;
执行步骤S7:以所述掩模氧化物层为掩模进行离子植入,定义有源区;
执行步骤S8:湿法刻蚀去除所述掩模氧化物层;
执行步骤S9:湿法刻蚀去除所述多晶硅侧墙,获得无凹坑之浅沟槽隔离。
2.如权利要求1所述的消除浅沟槽隔离凹坑的方法,其特征在于,所述步骤S2中的湿法刻蚀仅刻蚀去除部分浅沟槽隔离氧化物层,以在所述浅沟槽隔离氧化物层之外侧与所述有源区之间形成沟道。
3.如权利要求1所述的消除浅沟槽隔离凹坑的方法,其特征在于,所述步骤S3中对所述衬垫氧化物层的刻蚀为定量刻蚀。
4.如权利要求1所述的消除浅沟槽隔离凹坑的方法,其特征在于,所述步骤S8中对所述掩模氧化物层的刻蚀为过量刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443664.5A CN104167384A (zh) | 2014-09-02 | 2014-09-02 | 消除浅沟槽隔离凹坑的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410443664.5A CN104167384A (zh) | 2014-09-02 | 2014-09-02 | 消除浅沟槽隔离凹坑的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104167384A true CN104167384A (zh) | 2014-11-26 |
Family
ID=51911147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410443664.5A Pending CN104167384A (zh) | 2014-09-02 | 2014-09-02 | 消除浅沟槽隔离凹坑的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104167384A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105826270A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存的形成方法 |
CN110364476A (zh) * | 2018-04-09 | 2019-10-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010046775A1 (en) * | 2000-05-23 | 2001-11-29 | Dae-Hee Weon | Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region |
KR20020003031A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체소자의 소자분리막 형성 방법 |
KR20040060571A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | Sti 에지 모트 방지방법 |
CN101826484A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟道隔离结构的制造方法 |
CN101859725A (zh) * | 2009-04-07 | 2010-10-13 | 和舰科技(苏州)有限公司 | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 |
CN103456673A (zh) * | 2012-05-29 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法和cmos的制造方法 |
CN103887229A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种改善厚栅氧化物形貌的方法 |
-
2014
- 2014-09-02 CN CN201410443664.5A patent/CN104167384A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010046775A1 (en) * | 2000-05-23 | 2001-11-29 | Dae-Hee Weon | Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region |
KR20020003031A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체소자의 소자분리막 형성 방법 |
KR20040060571A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | Sti 에지 모트 방지방법 |
CN101826484A (zh) * | 2009-03-02 | 2010-09-08 | 中芯国际集成电路制造(上海)有限公司 | 浅沟道隔离结构的制造方法 |
CN101859725A (zh) * | 2009-04-07 | 2010-10-13 | 和舰科技(苏州)有限公司 | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 |
CN103456673A (zh) * | 2012-05-29 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制造方法和cmos的制造方法 |
CN103887229A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种改善厚栅氧化物形貌的方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105826270A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存的形成方法 |
CN105826270B (zh) * | 2015-01-07 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 闪存的形成方法 |
CN110364476A (zh) * | 2018-04-09 | 2019-10-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
CN110364476B (zh) * | 2018-04-09 | 2022-03-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
CN104835774A (zh) | 一种半导体器件的制备方法 | |
CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
CN103996649A (zh) | 一种提高浅沟槽隔离介电质薄膜填充能力的方法 | |
CN104167384A (zh) | 消除浅沟槽隔离凹坑的方法 | |
CN104835775A (zh) | 一种浅沟道隔离结构的制备方法 | |
CN104134628A (zh) | 一种浅沟槽隔离结构的制造方法 | |
CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
CN107591364B (zh) | 半导体结构及其形成方法 | |
CN102569162A (zh) | 浅沟槽隔离结构的形成方法 | |
CN102956535B (zh) | 半导体器件及其制造方法 | |
CN105428319B (zh) | 闪存结构的制造方法 | |
CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
CN104867860B (zh) | 一种浅沟槽隔离结构的制作方法 | |
CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
CN103839868A (zh) | 浅沟槽隔离结构的制作方法 | |
CN105405809A (zh) | 一种快闪存储器的制造方法 | |
TW201436099A (zh) | 保護週邊半導體元件之結構與方法 | |
CN104465489B (zh) | 半导体器件及其形成方法 | |
CN106356293B (zh) | 金属栅极及其制备方法 | |
CN107275400A (zh) | 半导体结构及其形成方法 | |
CN103545243B (zh) | 一种浅沟槽隔离结构的形成方法 | |
CN104733396B (zh) | 一种制造快闪存储器的方法 | |
JP2016526796A5 (zh) | ||
CN103839796A (zh) | 源极多晶硅的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141126 |
|
RJ01 | Rejection of invention patent application after publication |