CN106356293B - 金属栅极及其制备方法 - Google Patents
金属栅极及其制备方法 Download PDFInfo
- Publication number
- CN106356293B CN106356293B CN201611085262.8A CN201611085262A CN106356293B CN 106356293 B CN106356293 B CN 106356293B CN 201611085262 A CN201611085262 A CN 201611085262A CN 106356293 B CN106356293 B CN 106356293B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- side wall
- preparation
- metal gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 64
- 239000002184 metal Substances 0.000 title claims abstract description 64
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 257
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 22
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 18
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- VQCBHWLJZDBHOS-UHFFFAOYSA-N erbium(iii) oxide Chemical compound O=[Er]O[Er]=O VQCBHWLJZDBHOS-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及金属栅极及其制备方法，包括：提供半导体衬底，部分半导体衬底的表面具有伪栅极，伪栅极包括依次层叠的介电层、第一高k介质层、阻挡层及多晶硅层；回刻蚀阻挡层，在伪栅极的侧壁形成凹槽；沉积第二高k介质层，第二高k介质层覆盖剩余的半导体衬底及伪栅极的侧壁和顶壁，并填充凹槽；刻蚀第二高k介质层形成缓冲层，缓冲层包围介电层及部分多晶硅层；形成侧墙，侧墙覆盖缓冲层及伪栅极的侧壁；沉积层间介质层，层间介质层覆盖半导体衬底及侧墙，多晶硅层暴露在层间介质层之外；去除多晶硅层，形成沟槽；在沟槽中填充金属层，形成金属栅极。本发明中，能够提高伪栅极侧壁的平整度，改善器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种金属栅极及其制备方法。
背景技术
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。
现在通常采用的HKMG工艺都是gate last，金属栅极(metal gate)的形成过程一般为：在衬底上形成层叠的介电层、高k介质层、阻挡层及多晶硅层组成，刻蚀多晶硅层、阻挡层、高k介质层及介电层形成伪栅极，然后，在伪栅极侧壁形成侧墙，并形成层间介质层，多晶硅层暴露在层间介质层之外，去除多晶硅层形成沟槽，之后，在沟槽中填充金属层，从而形成金属栅极。然而，现有技术中由于刻蚀速率的不均匀，使得伪栅极的侧壁不平整，从而影响器件的性能。
发明内容
本发明的目的在于提供金属栅极及其制备方法，解决现有技术中伪栅极侧壁不平整的技术问题。
为解决上述技术问题，本发明提供一种金属栅极及其制备方法，包括：
提供半导体衬底，部分所述半导体衬底的表面具有伪栅极，所述伪栅极包括依次层叠的介电层、第一高k介质层、阻挡层及多晶硅层；
回刻蚀所述阻挡层，在所述伪栅极的侧壁形成凹槽；
沉积第二高k介质层，所述第二高k介质层覆盖剩余的所述半导体衬底及所述伪栅极的侧壁和顶壁，并填充所述凹槽；
刻蚀所述第二高k介质层，所述第二高k介质层在所述伪栅极的部分侧壁形成缓冲层，所述缓冲层包围所述介电层及部分所述多晶硅层；
形成侧墙，所述侧墙覆盖所述缓冲层及所述伪栅极的侧壁；
沉积层间介质层，所述层间介质层覆盖所述半导体衬底及所述侧墙，且所述多晶硅层暴露在所述层间介质层之外；
去除所述多晶硅层，形成沟槽；
在所述沟槽中填充金属层，形成金属栅极。
可选的，所述介电层的材料为氧化硅，所述介电层的厚度为
可选的，所述第一高k介质层的材料为氧化铪、氧化铝、氧化镧、氧化铒或氧化坦中的一种，所述第一高k介质层的厚度为
可选的，所述阻挡层的材料为氮化钛，所述阻挡层的厚度为
可选的，采用等离子体工艺刻蚀所述阻挡层，所述凹槽的宽度为
可选的，还包括：在剩余的所述半导体衬底的表面与所述第二高k介质层之间形成另一介电层，所述另一介电层的材料为氧化硅，厚度为
可选的，所述第二高k介质层的k值大于所述第一高k介质层的k值。
可选的，所述第二高k介质层的材料为氧化铪、氧化铝、氧化镧、氧化铒或氧化坦中的一种，所述第二高k介质层的厚度为
可选的，采用等离子体工艺刻蚀所述第二高k介质层，所述缓冲层的厚度为
可选的，所述层间介质层的材料为氧化硅、氮氧化硅或氮化硅中的一种，所述层间介质层的厚度为
可选的，所述金属层的材料为铝、钨、铜中的一种，所述金属层的厚度为
相应的，本发明还提供一种金属栅极，包括：
半导体衬底；
依次层叠于部分所述半导体衬底上的介电层、第一高k介质层、阻挡层及金属层，所述阻挡层的两侧形成有凹槽；
缓冲层，所述缓冲层包围所述介电层及部分所述金属层，并填充所述凹槽；
包围所述缓冲层及所述金属层的侧墙；
包围所述侧墙的层间介质层，所述金属层暴露在所述层间介质层之外。。
与现有技术相比，本发明提供的金属栅极及其制备方法中，回刻蚀阻挡层形成凹槽，再沉积第二高k介质层，第二高k介质层覆盖伪栅极的侧壁及凹槽，之后，刻蚀第二高k介质层，保留至少部分阻挡层侧壁上的第二高k介质层，在阻挡层的侧壁形成缓冲层，缓冲层将阻挡层的部分侧壁包围，从而提高伪栅极侧壁的平整度，改善器件的性能。
附图说明
图1为本发明一实施例中金属栅极制备方法的流程图；
图2为本发明一实施例中半导体衬底的结构示意图；
图3为本发明一实施例中形成伪栅极的结构示意图；
图4为本发明一实施例中形成凹槽的结构示意图；
图5为本发明一实施例中形成第二高k介质层的结构示意图；
图6为本发明一实施例中形成缓冲层的结构示意图；
图7为本发明一实施例中形成侧墙及层间介质层的结构示意图；
图8为本发明一实施例中形成沟槽的结构示意图；
图9为本发明一实施例中金属栅极的结构示意图。
具体实施方式
下面将结合示意图对本发明的金属栅极及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的金属栅极的制备方法中，回刻蚀阻挡层形成凹槽，再沉积第二高k介质层，第二高k介质层覆盖伪栅极的侧壁及凹槽，之后，刻蚀第二高k介质层，保留至少部分阻挡层侧壁上的第二高k介质层，在阻挡层的侧壁形成缓冲层，缓冲层将阻挡层的部分侧壁包围，从而提高伪栅极侧壁的平整度，改善器件的性能。
下文结合附图对本发明的金属栅极的制备方法进行详细说明，图1为金属栅极制备方法的流程图，图2～图9为各步骤对应的结构示意图，具体的，金属栅极的制备方法包括如下步骤：
首先，执行步骤S1，参考图2所示，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构，半导体衬底100中形成有浅沟槽隔离结构110，用于将半导体衬底100中的器件结构隔离。接着，依次在所述半导体衬底100的表面形成层叠的介电层120、第一高k介质层130、阻挡层140及多晶硅层150。其中，所述介电层120的材料为氮氧化硅，用于将半导体衬底100与金属栅极之间形成隔离，所述介电层130的厚度为例如，等。所述第一高k介质层130的材料为氧化铪、氧化铝、氧化镧、氧化铒或氧化坦中的一种，优选为氧化铪，第一高k介质层130作为栅极介质层，所述第一高k介质层130的厚度为例如，等。所述阻挡层140的材料为氮化钛，用于防止金属栅极中的金属向下扩散，所述阻挡层140的厚度为例如，等。
之后，参考图3所示，依次刻蚀所述半导体衬底100上的介电层120、第一高k介质层130、阻挡层140及多晶硅层150，将部分半导体衬底100暴露出来，剩余的介电层120、第一高k介质层130、阻挡层140及多晶硅层150形成伪栅极。刻蚀介电层120、第一高k介质层130、阻挡层140及多晶硅层150的工艺方法为本领域技术人员所公知的，在此不做赘述。
接着，执行步骤S2，参考图4所示，回刻蚀所述阻挡层140，使得伪栅极的侧壁处形成凹槽141。本实施例中采用等离子体刻蚀工艺回刻蚀所述阻挡层140，例如，等离子体与伪栅极的侧壁成一夹角，从而刻蚀阻挡层，去除部分阻挡层，形成凹槽，所述凹槽141的宽度为例如，等。
接着，执行步骤S3，参考图5所示，沉积第二高k介质层130’，所述第二高k介质层130’覆盖剩余的所述半导体衬底100及所述伪栅极的侧壁和顶壁，并且填充所述凹槽141。本实施例中，所述第二高k介质层130’的介电常数大于所述第一高k介电层130的介电常数，所述第二高k介质层130’的材料为氧化铪、氧化铝、氧化镧、氧化铒或氧化坦中的一种，例如优选为介电常数大于氧化铪的氧化镧，所述第二高k介质层130’的厚度为例如，厚度优选为等。
此外，本发明中，继续参考图5所示，在形成第二高k介质层130’之前还包括：在剩余的所述半导体衬底100的表面与所述第二高k介质层130’之间形成另一介电层120’，另一介电层120’用于防止后续刻蚀第二高k介质层130’时，等离子体损伤半导体衬底100的表面，同样的，所述另一介电层120’的材料为氧化硅，厚度为当然，本领域技术人员可以理解的是，在本发明中的其他实施例中，还可以在形成伪栅极的过程中，刻蚀停止在介电层120上，之后直接在介电层120上形成第二高k介质层130’，从而不必要再次形成另一介电层120’，简化工艺流程。
之后，执行步骤S4，参考图6所示，刻蚀所述第二高k介质层130’及另一介电层120’，保留伪栅极周围的部分另一介电层和第二高k介质层，并使得所述第二高k介质层130’在至少部分所述伪栅极的侧壁形成缓冲层131。本发明中，采用等离子体工艺刻蚀所述第二高k介质层130’及另一介电层120’，所述缓冲层131的厚度为例如，等，并且，等离子体刻蚀第二高k介质层130’及另一介电层120’时，可以使得等离子体的刻蚀方向与半导体衬底100表面之间呈一夹角，从而不必要形成光阻，并保留伪栅极侧壁处的第二高k介质层130’。本实施例中，所述缓冲层131优选为填充所述凹槽141，并包围部分所述多晶硅层150的侧壁，缓冲层131将阻挡层140的侧壁包围，能够提高伪栅极侧壁的平整度，从而改善器件的性能。
再次，执行步骤S5，参考图7所示，形成侧墙160，所述侧墙160覆盖所述缓冲层131及所述伪栅极的侧壁。所述侧倾160用于保护伪栅极，侧墙160为氮化硅、氮化硅或氮氧化硅材料中的一种或其组合，侧墙160的厚度为
接着，执行步骤S6，继续参考图7所示，沉积层间介质层170，所述层间介质层170覆盖所述半导体衬底100、所述侧墙160及所述伪栅极，其中，所述层间介质层170的材料为氧化硅、氮氧化硅或氮化硅中的一种，所述层间介质层170的厚度为之后，化学机械研磨所述层间介质层170，使得所述多晶硅层150暴露在所述层间介质层170之外。
再次，执行步骤S7，参考图8所示，采用等离子体工艺刻蚀所述多晶硅层150，从而去除所述多晶硅层150，形成沟槽180。
最后，执行步骤S8，参考图9所示，在所述沟槽180中填充金属层190，形成金属栅极。其中，所述金属层190的材料为铝、钨、铜中的一种或其组合，所述金属层的厚度为
相应的，本发明的另一方面还提供一种金属栅极，参考图8所示，所述金属栅极包括：
半导体衬底100；
依次层叠于部分所述半导体衬底上的介电层120、第一高k介质层130、阻挡层140及金属层190，所述阻挡层140的两侧形成有凹槽141；
缓冲层131，所述缓冲层131包围所述介电层120及部分所述金属层190，并填充所述凹槽141；
包围所述缓冲层131及所述金属层190的侧墙160；
包围所述侧墙160的层间介质层170，所述金属层190暴露在所述层间介质层170之外。
综上所述，本发明提供的金属栅极及其制备方法中，回刻蚀阻挡层形成凹槽，再沉积第二高k介质层，第二高k介质层覆盖伪栅极的侧壁及凹槽，之后，刻蚀第二高k介质层，保留至少部分阻挡层侧壁上的第二高k介质层，在阻挡层的侧壁形成缓冲层，缓冲层将阻挡层的部分侧壁包围，从而提高伪栅极侧壁的平整度，改善器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种金属栅极的制备方法，其特征在于，包括：
提供半导体衬底，部分所述半导体衬底的表面具有伪栅极，所述伪栅极包括依次层叠的介电层、第一高k介质层、阻挡层及多晶硅层；
回刻蚀所述阻挡层，在所述伪栅极的侧壁形成凹槽；
沉积第二高k介质层，所述第二高k介质层覆盖剩余的所述半导体衬底及所述伪栅极的侧壁和顶壁，并填充所述凹槽；
刻蚀所述第二高k介质层，所述第二高k介质层在所述伪栅极的部分侧壁形成缓冲层，所述缓冲层包围所述介电层及部分所述多晶硅层；
形成侧墙，所述侧墙覆盖所述缓冲层及所述伪栅极的侧壁；
沉积层间介质层，所述层间介质层覆盖所述半导体衬底及所述侧墙，且所述多晶硅层暴露在所述层间介质层之外；
去除所述多晶硅层，形成沟槽；
在所述沟槽中填充金属层，形成金属栅极。
2.如权利要求1所述的金属栅极的制备方法，其特征在于，所述介电层的材料为氧化硅，所述介电层的厚度为
3.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一高k介质层的材料为氧化铪、氧化铝、氧化镧、氧化铒或氧化坦中的一种，所述第一高k介质层的厚度为
4.如权利要求1所述的金属栅极的制备方法，其特征在于，所述阻挡层的材料为氮化钛，所述阻挡层的厚度为
5.如权利要求4所述的金属栅极的制备方法，其特征在于，采用等离子体工艺刻蚀所述阻挡层，所述凹槽的宽度为
6.如权利要求1所述的金属栅极的制备方法，其特征在于，还包括：在剩余的所述半导体衬底的表面与所述第二高k介质层之间形成另一介电层，所述另一介电层的材料为氧化硅，厚度为
7.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第二高k介质层的k值大于所述第一高k介质层的k值。
8.如权利要求7所述的金属栅极的制备方法，其特征在于，所述第二高k介质层的材料为氧化铪、氧化铝、氧化镧、氧化铒或氧化坦中的一种，所述第二高k介质层的厚度为
9.如权利要求8所述的金属栅极的制备方法，其特征在于，采用等离子体工艺刻蚀所述第二高k介质层，所述缓冲层的厚度为
10.如权利要求1所述的金属栅极的制备方法，其特征在于，所述层间介质层的材料为氧化硅、氮氧化硅或氮化硅中的一种，所述层间介质层的厚度为
11.如权利要求1所述的金属栅极的制备方法，其特征在于，所述金属层的材料为铝、钨、铜中的一种，所述金属层的厚度为
12.一种金属栅极，其特征在于，包括：
半导体衬底；
依次层叠于部分所述半导体衬底上的介电层、第一高k介质层、阻挡层及金属层，所述阻挡层的两侧形成有凹槽；
缓冲层，所述缓冲层包围所述介电层及部分所述金属层，并填充所述凹槽；
包围所述缓冲层及所述金属层的侧墙；
包围所述侧墙的层间介质层，所述金属层暴露在所述层间介质层之外。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085262.8A CN106356293B (zh) | 2016-11-30 | 2016-11-30 | 金属栅极及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611085262.8A CN106356293B (zh) | 2016-11-30 | 2016-11-30 | 金属栅极及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106356293A CN106356293A (zh) | 2017-01-25 |
| CN106356293B true CN106356293B (zh) | 2019-03-26 |
Family
ID=57863016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611085262.8A Active CN106356293B (zh) | 2016-11-30 | 2016-11-30 | 金属栅极及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106356293B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110729183B (zh) * | 2018-07-16 | 2022-08-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法以及半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569050A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
| KR20120118232A (ko) * | 2011-04-18 | 2012-10-26 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| CN104103509A (zh) * | 2013-04-10 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 界面层的形成方法及金属栅极晶体管的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269792B2 (en) * | 2014-06-09 | 2016-02-23 | International Business Machines Corporation | Method and structure for robust finFET replacement metal gate integration |
-
2016
- 2016-11-30 CN CN201611085262.8A patent/CN106356293B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569050A (zh) * | 2010-12-29 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
| KR20120118232A (ko) * | 2011-04-18 | 2012-10-26 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| CN104103509A (zh) * | 2013-04-10 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 界面层的形成方法及金属栅极晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106356293A (zh) | 2017-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI646683B (zh) | 半導體結構及其形成方法 | |
| US9041118B2 (en) | Replacement metal gate structure for CMOS device | |
| US20140131808A1 (en) | Replacement metal gate structure for cmos device | |
| TW201320340A (zh) | 鰭式場效電晶體及其製造方法 | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US10115638B2 (en) | Partially recessed channel core transistors in replacement gate flow | |
| CN107204339B (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| CN106298527A (zh) | Pmos晶体管及其形成方法 | |
| US20120083110A1 (en) | Method for manufacturing mos transistors with different types of gate stacks | |
| US7892929B2 (en) | Shallow trench isolation corner rounding | |
| CN102163550B (zh) | 半导体元件的制造方法 | |
| TWI786692B (zh) | 半導體結構及其製備方法 | |
| CN103730418A (zh) | 一种制作半导体器件的方法 | |
| CN106356293B (zh) | 金属栅极及其制备方法 | |
| CN106601794A (zh) | 具有插入层的半导体结构及其制造方法 | |
| CN103839806B (zh) | 半导体器件及其制造方法 | |
| CN106935488B (zh) | 半导体装置与其制造方法 | |
| CN107045981B (zh) | 半导体结构的形成方法 | |
| CN106298489B (zh) | 栅极的制备方法 | |
| CN106298665B (zh) | 半导体器件的制造方法 | |
| JP2006013422A (ja) | 半導体素子及びその製造方法 | |
| CN103137456B (zh) | Pmos晶体管金属栅极的制造方法 | |
| CN105448831A (zh) | 高k金属栅cmos器件及其形成方法 | |
| CN112331660B (zh) | 一种三维存储器及其制作方法 | |
| CN102931066B (zh) | 金属栅堆叠结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |