CN104103509A - 界面层的形成方法及金属栅极晶体管的形成方法 - Google Patents
界面层的形成方法及金属栅极晶体管的形成方法 Download PDFInfo
- Publication number
- CN104103509A CN104103509A CN201310123458.1A CN201310123458A CN104103509A CN 104103509 A CN104103509 A CN 104103509A CN 201310123458 A CN201310123458 A CN 201310123458A CN 104103509 A CN104103509 A CN 104103509A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- formation method
- semiconductor substrate
- boundary layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 139
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000000137 annealing Methods 0.000 claims abstract description 66
- 239000012298 atmosphere Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 279
- 239000004065 semiconductor Substances 0.000 claims description 83
- 239000000463 material Substances 0.000 claims description 47
- 230000001590 oxidative effect Effects 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000003085 diluting agent Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 4
- PDKGWPFVRLGFBG-UHFFFAOYSA-N hafnium(4+) oxygen(2-) silicon(4+) Chemical compound [O-2].[Hf+4].[Si+4].[O-2].[O-2].[O-2] PDKGWPFVRLGFBG-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 abstract description 44
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 239000000126 substance Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 4
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 2
- 239000013589 supplement Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000007792 gaseous phase Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000153 supplemental effect Effects 0.000 description 2
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- BRGOCSWOKBOIOJ-UHFFFAOYSA-N N.[O-2].[Hf+4] Chemical compound N.[O-2].[Hf+4] BRGOCSWOKBOIOJ-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种界面层的形成方法及金属栅极晶体管的形成方法，所述界面层的形成方法不同于现有界面层形成方法，前者是先形成高K介质层再形成界面层，具体的是在含有氧化气体的气体氛围中进行退火处理，在退火过程中，在高温环境下的具有较高能量的氧化气体能穿过高K介质层，并扩散到高K介质层与衬底之间的界面处从而与衬底接触，使得衬底与高K介质层接触的表面被氧化从而生长一层界面层。由于界面层是在高K介质层之后形成的，故在形成界面层的过程中能修复高K介质层的某些缺陷，例如，在形成界面层的退火过程中，氧化气体能向高K介质层补充氧原子，使得高K介质层的实际组分更接近其理想化学分子式中对应的组分。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种界面层的形成方法及一种金属栅极晶体管的形成方法。
背景技术
随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。当所述栅介质层的厚度薄到一定的程度后，其可靠性问题，尤其是与时间相关的击穿、热载流子效应、栅电极中的杂质向衬底的扩散等问题，将严重影响器件的稳定性和可靠性。现在，氧化硅作为栅介质层已经达到其物理厚度极限，利用高K介质层替代氧化硅栅介质层，可以在保持等效氧化层厚度（EOT，EquivalentOxide Thickness）不变的情况下大大增加栅介质层的物理厚度，从而减小了栅极漏电流。
但是由于高K介质层大多是金属离子氧化物，且没有固定的原子配位，其与硅衬底之间键合的稳定程度较氧化硅与硅衬底之间键合的稳定程度要差得多，造成高K介质层与硅衬底之间具有大量的界面缺陷。为了解决这个问题，现有技术的做法是：在硅衬底上形成高K介质层之前，先在硅衬底上形成一层界面层（Interfacial Layer，IL），然后在界面层上形成高K介质层。所述界面层的材料大多为氧化硅，其形成方法大多为热生长法（Rapid ThermalOxidation，RTO）或化学生长法。
发明内容
本发明的目的是提供一种新的界面层形成方法。
本发明的另一目的是提供一种金属栅极晶体管的形成方法，该方法包括利用上述界面层形成方法形成界面层的步骤。
具体地，本发明所提供的界面层的形成方法包括：将表面形成有高K介质层的半导体衬底置于包含氧化气体的气体氛围中进行退火处理，以在半导体衬底与所述高K介质层接触的表面生长界面层。
可选的，所述界面层的材料为氧化硅。
可选的，所述氧化气体至少包含O2、H2O中的一种。
可选的，所述界面层的材料为氮氧化硅。
可选的，所述氧化气体至少包含NO、N2O中的一种。
可选的，在进行所述退火处理之前，还包括：利用离子注入工艺向所述高K介质层中注入N原子；所述氧化气体至少包含O2、H2O中的一种。
可选的，所述高K介质层的材料至少包括氧化铪、硅氧化铪、氧化锆、硅氧化锆中的一种。
可选的，所述高K介质层的厚度为
可选的，所述退火处理为毫秒退火。
可选的，所述毫秒退火的工艺参数包括：退火时间为0.1ms-3ms，退火温度为800℃-1200℃。
可选的，所述气体氛围还包括：稀释气体，所述稀释气体为N2或Ar。
具体地，本发明所提供的一种金属栅极晶体管的形成方法包括：
提供半导体衬底；
在所述半导体衬底上形成伪栅极；
在所述伪栅极周围形成侧墙；
在所述半导体衬底及侧墙上形成层间介质层，所述层间介质层的表面与所述伪栅极的上表面齐平；
去除所述伪栅极以形成沟槽；
在所述沟槽内形成高K介质层；
利用如上所述的方法在半导体衬底与高K介质层接触的表面形成界面层；
在所述沟槽内形成位于高K介质层上的金属栅极。
可选的，在形成所述伪栅极之前，在所述半导体衬底上形成刻蚀终止层；在去除所述伪栅极之后、形成高K介质层之前，去除所述刻蚀终止层。
可选的，所述刻蚀终止层的材料为氧化硅。
具体地，本发明所提供的另一种金属栅极晶体管的形成方法包括：
提供半导体衬底；
在所述半导体衬底上形成高K介质层；
利用如上所述的方法在半导体衬底与高K介质层接触的表面形成界面层；
在所述高K介质层上形成伪栅极；
去除未被所述伪栅极覆盖住的高K介质层及界面层之后，在所述界面层、高K介质层和伪栅极的周围形成侧墙；
在所述半导体衬底及侧墙上形成层间介质层，所述层间介质层的表面与所述伪栅极的上表面齐平；
去除所述伪栅极以形成沟槽；
在所述沟槽内形成位于高K介质层上的金属栅极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明所提供的界面层形成方法不同于现有界面层形成方法，现有界面层形成方法中是在高K介质层之前形成界面层，而本发明是先形成高K介质层再形成界面层，具体的方法是在含有氧化气体的气体氛围中进行退火处理，在退火处理过程中，在高温环境下的具有较高能量的氧化气体能穿过高K介质层，并扩散到高K介质层与半导体衬底之间的界面处从而与半导体衬底接触，在氧化气体的氧化作用下，半导体衬底与高K介质层接触的表面被氧化从而生长一层界面层。由于本发明中的界面层是在高K介质层之后形成的，故在形成界面层的过程中能修复高K介质层的某些缺陷，例如，在形成界面层的退火处理过程中，氧化气体能向高K介质层补充氧原子，使得高K介质层的实际组分更接近其理想化学分子式中对应的组分。
当所述退火处理为毫秒退火时，与其它退火工艺相比，毫秒退火能减少形成界面层所需的热预算。
在本发明所提供的一种金属栅极晶体管的形成方法中，先形成伪栅极，然后去除伪栅极，再依次形成高K介质层、利用本发明所提供的界面层形成方法形成界面层，最后形成金属栅极。当形成界面层的退火处理工艺为毫秒退火时，可以在极短的时间内就在半导体衬底表面生长一层界面层，几乎不会使源区和漏区中的掺杂离子发生扩散；另外，界面层是利用热生长方法形成的，其比利用化学生长法所形成的界面层质量高。
附图说明
图1至图7是本发明的实施例一中金属栅极晶体管在各个制作阶段的剖面图；
图8至图13是本发明的实施例二中金属栅极晶体管在各个制作阶段的剖面图。
具体实施方式
如前所述，现有界面层的形成方法中，是先形成界面层再在界面层上形成高K介质层。而本发明所提供的是一种新的界面层形成方法，该方法先形成高K介质层再形成界面层。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明所提供的界面层形成方法包括以下步骤：将表面形成有高K介质层的半导体衬底置于包含氧化气体的气体氛围中进行退火处理，以在半导体衬底与所述高K介质层接触的表面处生长界面层。其中：
所述半导体衬底为体硅（bulk silicon）衬底或绝缘体上硅（SOI）衬底等常用的衬底材料，还可向半导体衬底中掺加如锗、砷化铟、碲化铅、碲化镓等材料。
高K介质层的形成方法包括化学气相沉积法（Chemical Vapor Deposition，简称CVD）、原子层沉积法（Atomic Layer Deposition，简称ALD）、金属有机气相沉积法（Metal-Organic Chemical Vapor Deposition，简称MOCVD）、分子束外延法（Molecular Beam Epitaxy，简称MBE）、物理气相沉积法（PhysicalVapor Deposition，简称PVD）等。当然，高K介质层还可利用本领域普通技术人员所熟知的其它沉积技术形成。
高K介质层至少包括氧化铪（HfO2）、硅氧化铪（HfSiO2）、氧化锆（ZrO2）、硅氧化锆（ZrSiO2）中的一种。当然，高K介质层还可包括其它介电常数大于氧化硅介电常数（3.9）的介电材料，例如氮氧化铪、氮氧化锆，还包括向前述高K介质层中掺入一些其它，如Y（钇）、La（镧）、Er（铒）、铝（Al）等元素后的材料。
由于高K介质层的厚度较薄，一般为故在所述退火处理过程中，在高温环境下的具有较高能量的所述氧化气体能穿过所述高K介质层，并扩散到高K介质层与半导体衬底之间的界面处从而与半导体衬底接触，在氧化气体的氧化作用下，半导体衬底与高K介质层接触的表面被氧化从而生长一层界面层。在一个实施例中，经过退火处理所形成的界面层厚度为
在一个实施例中，所述界面层的材料为氧化硅。在这种情况下，所述退火处理中所采用的所述氧化气体至少包含O2、H2O（气态）中的一种。当所述氧化气体包含O2时，高温环境下的所述氧化气体与半导体衬底发生如下化学反应，Si+O2→SiO2，从而形成材料为氧化硅的界面层；当所述氧化气体包含H2O（气态）时，高温环境下的所述氧化气体与半导体衬底发生如下化学反应，Si+2H2O（气态）→SiO2+2H2，从而形成材料为氧化硅的界面层。
在一个实施例中，所述界面层的材料为氮氧化硅。在这种情况下，所述退火处理中所采用的所述氧化气体至少包含NO、N2O中的一种。当所述氧化气体包含NO时，高温环境下的所述氧化气体与半导体衬底发生如下化学反应，Si+NO→SiON，从而形成材料为氮氧化硅的界面层，氮氧化硅界面层的介电常数比氧化硅界面层的介电常数大；当所述氧化气体包含N2O时，高温环境下的所述氧化气体与半导体衬底发生如下化学反应，2Si+2N2O→2SiON+N2，从而形成材料为氮氧化硅的界面层。
当所述界面层的材料为氮氧化硅时，界面层还可利用以下方法形成：在半导体衬底上形成高K介质层之后，利用离子注入工艺向高K介质层中注入N原子，在包含氧化气体（如O2或H2O（气态））的气体氛围中进行退火处理，在高温环境下的具有较高能量的所述氧化气体能穿过所述高K介质层，并扩散到高K介质层与半导体衬底之间的界面处从而与半导体衬底接触，在氧化气体的氧化作用下，半导体衬底与高K介质层接触的表面被氧化从而生长一层氧化硅界面层，与此同时，高温环境下的高K介质层中的N原子会扩散到氧化硅界面层中从而形成氮氧化硅界面层。
当然，所述氧化气体还可为其它能在高温环境下与硅发生化学反应并生成氧化硅或氮氧化硅的气体。
所述退火处理的气体氛围除了包含氧化气体之外，还可包括稀释气体，如N2、Ar等。
所述退火处理可为现有技术中的多种退火工艺，如超级退火（superanneal）、快速热退火（rapid thermal anneal）、毫秒退火（millisecond anneal）等。在一个实施例中，所述退火处理为毫秒退火，与其它退火工艺相比，毫秒退火能减少形成界面层所需的热预算（thermal budget）。所述毫秒退火可分为激光毫秒退火及闪光灯毫秒退火，在一个实施例中，所述毫秒退火为激光毫秒退火。所述毫秒退火工艺中，若退火时间太短，则形成的界面层太薄，无法起到界面层应有的作用；若退火时间太长，则形成的界面层太厚；若退火温度太低，则氧化气体的能量不够，不足以使氧化气体穿过高K介质层并扩散到半导体衬底表面；若退火温度太高，则会增加退火处理装置的要求，使退火处理装置的成本增加；另外，若退火温度太高，可能会使已形成的高K介质层发生再结晶，影响了高K介质层的质量。综合考虑以上因素，在一个实施例中，所述毫秒退火的工艺参数包括：退火时间为0.1ms-3ms，退火温度为800℃-1200℃。
在一个具体的实施例中，所述毫秒退火工艺是在O2及稀释气体如N2的气体氛围中进行，其中，O2的流量为2sccm-100sccm，O2的浓度为10ppm-1000ppm。
本发明所提供的界面层形成方法能带来以下有益效果：
1、与利用化学生长法所形成的界面层相比，本发明中的界面层是利用热生长法形成，使得界面层的质量更佳。
2、本发明中的界面层是在高K介质层之后形成的，故在形成界面层的过程中能修复高K介质层的某些缺陷，例如，高K介质层大多是金属离子氧化物，如氧化铪、氧化锆等，其大多是利用化学气相沉积方法形成，由于化学气相沉积工艺中发生的化学反应往往比较复杂，得到的膜的组分可能并非要求的组分，如氧化铪的理想化学分子式为HfO2，氧化锆的理想化学分子式为ZrO2，即高K介质层的理想化学计量比为1:2，但形成的高K介质层的实际化学计量比小于1:2，在形成界面层的退火处理过程中，氧化气体能向高K介质层中补充氧原子，使得高K介质层的实际组分更接近其理想化学分子式中对应的组分。
本发明中的界面层形成方法与其它一些半导体工艺结合在一起可用于制作金属栅极晶体管，下面就其中两种金属栅极晶体管的形成方法作介绍。
实施例一
如图1所示，首先执行步骤S1：提供半导体衬底100。
半导体衬底100为体硅（bulk silicon）衬底或绝缘体上硅（SOI）衬底等常用的衬底材料，还可向半导体衬底100中掺加如锗、砷化铟、碲化铅、碲化镓等材料。半导体衬底100内形成有浅沟槽隔离结构110，以将金属栅极晶体管与形成在半导体衬底100上的其它器件隔离开来。
继续参照图1所示，接着执行步骤S2：在半导体衬底100上形成伪栅极130。
在一个实施例中，伪栅极130的形成方法包括：在半导体衬底100上形成刻蚀终止层；在所述刻蚀终止层上形成伪栅材料层，其材料可为多晶硅或氮化硅；在所述伪栅材料层上形成图形化光刻胶层，以所述图形化光刻胶层为掩模对所述伪栅材料层进行干法刻蚀，剩余的未被刻蚀的伪栅材料层构成伪栅极130。形成伪栅极130之后，再以所述图形化光刻胶层为掩模对所述刻蚀终止层进行干法刻蚀，形成图形化的刻蚀终止层120，然后去除图形化光刻胶层。
刻蚀终止层120的材料可为氧化硅。伪栅极130和刻蚀终止层120在后续工艺中会被去除，根据需要还可在伪栅极130上方形成其它材料层，如硬掩模层（未图示）。
如图2所示，接着执行步骤S3：在伪栅极130周围形成侧墙150。
在一个实施例中，侧墙150的形成方法包括：在半导体衬底100、刻蚀终止层120及伪栅极130上形成侧墙材料层；对所述侧墙材料层进行回刻，以形成侧墙150，侧墙150的材料可为氮化硅或氮氧化硅。
在一个实施例中，如图1所示，在伪栅极130周围形成侧墙150之前，还包括在伪栅极130两侧的半导体衬底100内形成轻掺杂漏结构（LDD）140的步骤，以解决热电子效应的问题。轻掺杂漏结构140的形成方法包括：以伪栅极130为掩模进行离子注入，以在伪栅极130两侧的半导体衬底100内形成轻掺杂漏结构140。
继续参照图2所示，接着执行步骤S4：在伪栅极130两侧的半导体衬底100内形成源区161和漏区162。
在一个实施例中，源区161和漏区162的形成方法包括：以伪栅极130及侧墙150为掩模进行离子注入，以在伪栅极130两侧的半导体衬底100内形成源区161和漏区162。当半导体衬底100内形成有轻掺杂漏结构140时，源区161和漏区162的深度大于轻掺杂漏结构140的深度。
如图3所示，接着执行步骤S5：在半导体衬底100及侧墙150上形成层间介质层170，层间介质层170的表面与伪栅极130的上表面齐平。
在一个实施例中，利用化学气相沉积方法在半导体衬底100、伪栅极130及侧墙150上形成层间介质层，所述层间介质层的最低点高于伪栅极130的上表面；对所述层间介质层进行化学机械研磨，化学机械研磨之后层间介质层170的表面与伪栅极130的上表面齐平。
结合图3和图4所示，接着执行步骤S6：去除伪栅极130以形成沟槽S。
当伪栅极130下方形成有刻蚀终止层120时，去除伪栅极130之后还去除刻蚀终止层120。在一个实施例中，可利用湿法刻蚀去除伪栅极130和刻蚀终止层120。
结合图4及图5所示，接着执行步骤S7：在沟槽S内形成高K介质层180。
具体的高K介质层180的材料及形成方法可参照本实施例之前所述，在此不再赘述。在一个实施例中，沟槽S的侧壁及底部上均覆盖有高K介质层180，另外，层间介质层170上也覆盖有高K介质层180。
如图6所示，接着执行步骤S8：在半导体衬底100与高K介质层180接触的表面形成界面层190。
形成界面层190的方法包括：将表面形成有高K介质层180的半导体衬底100置于包含氧化气体的气体氛围中进行退火处理，在退火处理过程中，在高温环境下的具有较高能量的氧化气体能穿过所述高K介质层180，并扩散到高K介质层180与半导体衬底100之间的界面处，从而与半导体衬底100接触，在氧化气体的氧化作用下，半导体衬底100与高K介质层180接触的表面被氧化从而生长界面层190。具体的界面层190的材料及其形成方法可参照本实施例之前所述，在此不再赘述。
需说明的是，在此步骤的利用退火处理工艺形成界面层的过程中，不能使退火时间过长，否则可能会使源区161和漏区162中的掺杂离子发生扩散，使源区161和漏区162超过规定的注入深度。
现有金属栅极晶体管的形成方法中，在去除伪栅极以形成沟槽之后，先利用化学生长法形成界面层，由于化学生长法形成界面层时的温度较低，故不会使源区161和漏区162中的掺杂离子发生扩散，但利用化学生长法所形成的界面层质量较差。
当所述退火处理为毫秒退火时，可以在极短的时间内就在半导体衬底100表面生长界面层190，几乎不会使源区161和漏区162中的掺杂离子发生扩散；另外，界面层190是利用热生长方法形成的，比利用化学生长法所形成的界面层质量高。
如图7所示，接着执行步骤S9：在图4所示的沟槽S内形成位于高K介质层180上的金属栅极M。
在一个实施例中，高K介质层180覆盖在沟槽S的侧壁及底部，以及层间介质层170上，利用物理气相沉积方法、金属有机化学气相沉积方法或原子层沉积方法在高K介质层180及沟槽S上形成至少一层金属层，所述金属层将沟槽S填满；对所述金属层及高K介质层180进行化学机械研磨直至露出层间介质层170，剩余的填充在沟槽S内的金属层构成金属栅极M。
所述金属栅极的材料至少包括TiN、TaN、MoN、HfN、TaAlN、TiAlN、MoAlN、HfAlN、TaC、HfC、TaSiC、HfSiC、Pt、Ru、Ir、W、Mo、Al、Cu中的一种，根据晶体管类型的不同，所述金属栅极的材料可能有所不同。当然，所述金属栅极还可利用其它材料形成，在此不一一列举。
实施例二
如图8所示，首先执行步骤S11：提供半导体衬底200。
半导体衬底200内形成有浅沟槽隔离结构210，以将金属栅极晶体管与形成在半导体衬底200内的其它器件隔离开来。此步骤的更具体内容可以参考实施例一中的步骤S1，在本实施例中不再赘述。
继续参照图8所示，接着执行步骤S12：在半导体衬底100上形成高K介质层220。
具体的高K介质层220的材料及形成方法可参照实施一，在此不再赘述。
继续参照图8所示，接着执行步骤S13：在半导体衬底100与高K介质层220接触的表面形成界面层230。
形成界面层230的方法包括：将表面形成有高K介质层220的半导体衬底200置于包含氧化气体的气体氛围中进行退火处理，在退火处理过程中，在高温环境下的具有较高能量的氧化气体能穿过所述高K介质层220，并扩散到高K介质层220与半导体衬底200之间的界面处从而与半导体衬底200接触，在氧化气体的氧化作用下，半导体衬底200与高K介质层220接触的表面被氧化从而生长界面层230。更具体的界面层230的材料及其形成方法可参照实施例一，在此不再赘述。
如图9所示，接着执行步骤S14：在高K介质层220上形成伪栅极240。
在一个实施例中，伪栅极240的形成方法包括：在高K介质层220上形成伪栅材料层，其材料可为多晶硅或氮化硅；在所述伪栅材料层上形成图形化光刻胶层，以所述图形化光刻胶层为掩模对所述伪栅材料层进行干法刻蚀，剩余的未被刻蚀的伪栅材料层构成伪栅极240；然后去除图形化光刻胶层。
伪栅极240在后续工艺中会被去除，根据需要还可在伪栅极240上方形成其它材料层，如硬掩模层（未图示）。
结合图9和图10所示，接着执行步骤S15：去除未被伪栅极240覆盖住的高K介质层220及界面层230之后，在界面层230、高K介质层220和伪栅极240的周围形成侧墙260。
在一个实施例中，侧墙260的形成方法包括：在半导体衬底200、界面层230、高K介质层220和伪栅极240上形成侧墙材料层；对所述侧墙材料层进行回刻，以形成侧墙260，侧墙260的材料可为氮化硅或氮氧化硅。
在一个实施例中，如图9所示，在形成侧墙260之前，还包括在伪栅极240两侧的半导体衬底200内形成轻掺杂漏结构（LDD）250的步骤，以解决热电子效应的问题。轻掺杂漏结构250的形成方法包括：以伪栅极240为掩模进行离子注入，以在伪栅极240两侧的半导体衬底200内形成轻掺杂漏结构250。
继续参照图10所示，接着执行步骤S16：在伪栅极240两侧的半导体衬底200内形成源区271和漏区272。
在一个实施例中，源区271和漏区272的形成方法包括：以伪栅极240及侧墙260为掩模进行离子注入，以在伪栅极240两侧的半导体衬底200内形成源区271和漏区272。当半导体衬底200内形成有轻掺杂漏结构250时，源区271和漏区272的深度大于轻掺杂漏结构250的深度。
如图11所示，接着执行步骤S17：在半导体衬底200及侧墙260上形成层间介质层280，层间介质层280的表面与伪栅极240的上表面齐平。
在一个实施例中，利用化学气相沉积方法在半导体衬底200、伪栅极240及侧墙260上形成层间介质层，所述层间介质层的最低点高于伪栅极240的上表面；对所述层间介质层进行化学机械研磨，化学机械研磨之后层间介质层280的表面与伪栅极240的上表面齐平。
继续参照图12所示，接着执行步骤S18：去除图11中的伪栅极240以形成沟槽S。
在一个实施例中，可利用湿法刻蚀去除伪栅极240。
结合图12和图13所示，接着执行步骤S19：在沟槽S内形成位于高K介质层220上的金属栅极M。
在一个实施例中，利用物理气相沉积方法、金属有机化学气相沉积方法或原子层沉积方法在高K介质层220及沟槽S上形成至少一层金属层，所述金属层将沟槽S填满；对所述金属层进行化学机械研磨直至露出层间介质层280，剩余的填充在沟槽S内的金属层构成金属栅极M。此步骤的更具体内容可以参考实施例一中的步骤S9，在此不再赘述。
比较可知，实施例一与实施例二的主要区别是在于：实施例一的技术方案是去除伪栅极之后再依次形成高K介质层、界面层；而实施例二的技术方案是先依次形成高K介质层、界面层然后再形成伪栅极。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种界面层的形成方法，其特征在于，包括：
将表面形成有高K介质层的半导体衬底置于包含氧化气体的气体氛围中进行退火处理，以在半导体衬底与所述高K介质层接触的表面生长界面层。
2.根据权利要求1所述的界面层的形成方法，其特征在于，所述界面层的材料为氧化硅。
3.根据权利要求2所述的界面层的形成方法，其特征在于，所述氧化气体至少包含O2、H2O中的一种。
4.根据权利要求1所述的界面层的形成方法，其特征在于，所述界面层的材料为氮氧化硅。
5.根据权利要求4所述的界面层的形成方法，其特征在于，所述氧化气体至少包含NO、N2O中的一种。
6.根据权利要求4所述的界面层的形成方法，其特征在于，在进行所述退火处理之前，还包括：利用离子注入工艺向所述高K介质层中注入N原子；所述氧化气体至少包含O2、H2O中的一种。
7.根据权利要求1所述的界面层的形成方法，其特征在于，所述高K介质层的材料至少包括氧化铪、硅氧化铪、氧化锆、硅氧化锆中的一种。
8.根据权利要求1所述的界面层的形成方法，其特征在于，所述高K介质层的厚度为
9.根据权利要求1所述的界面层的形成方法，其特征在于，所述退火处理为毫秒退火。
10.根据权利要求9所述的界面层的形成方法，其特征在于，所述毫秒退火的工艺参数包括：退火时间为0.1ms-3ms，退火温度为800℃-1200℃。
11.根据权利要求1所述的界面层的形成方法，其特征在于，所述气体氛围还包括：稀释气体，所述稀释气体为N2或Ar。
12.一种金属栅极晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成伪栅极；
在所述伪栅极周围形成侧墙；
在所述半导体衬底及侧墙上形成层间介质层，所述层间介质层的表面与所述伪栅极的上表面齐平；
去除所述伪栅极以形成沟槽；
在所述沟槽内形成高K介质层；
利用如权利要求1至11任一项所述的方法在半导体衬底与高K介质层接触的表面形成界面层；
在所述沟槽内形成位于高K介质层上的金属栅极。
13.根据权利要求12所述的金属栅极晶体管的形成方法，其特征在于，在形成所述伪栅极之前，在所述半导体衬底上形成刻蚀终止层；
在去除所述伪栅极之后、形成高K介质层之前，去除所述刻蚀终止层。
14.根据权利要求13所述的金属栅极晶体管的形成方法，其特征在于，所述刻蚀终止层的材料为氧化硅。
15.一种金属栅极晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成高K介质层；
利用如权利要求1至11任一项所述的方法在半导体衬底与高K介质层接触的表面形成界面层；
在所述高K介质层上形成伪栅极；
去除未被所述伪栅极覆盖住的高K介质层及界面层之后，在所述界面层、高K介质层和伪栅极的周围形成侧墙；
在所述半导体衬底及侧墙上形成层间介质层，所述层间介质层的表面与所述伪栅极的上表面齐平；
去除所述伪栅极以形成沟槽；
在所述沟槽内形成位于高K介质层上的金属栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310123458.1A CN104103509A (zh) | 2013-04-10 | 2013-04-10 | 界面层的形成方法及金属栅极晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310123458.1A CN104103509A (zh) | 2013-04-10 | 2013-04-10 | 界面层的形成方法及金属栅极晶体管的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104103509A true CN104103509A (zh) | 2014-10-15 |
Family
ID=51671546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310123458.1A Pending CN104103509A (zh) | 2013-04-10 | 2013-04-10 | 界面层的形成方法及金属栅极晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104103509A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033720A (zh) * | 2015-03-20 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106298489A (zh) * | 2016-09-18 | 2017-01-04 | 上海华力微电子有限公司 | 栅极的制备方法 |
| CN106356293A (zh) * | 2016-11-30 | 2017-01-25 | 上海华力微电子有限公司 | 金属栅极及其制备方法 |
| CN106856172A (zh) * | 2015-12-09 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN106960790A (zh) * | 2016-01-11 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN113394075A (zh) * | 2021-05-10 | 2021-09-14 | 上海华力集成电路制造有限公司 | 高k介质层修复方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297115B1 (en) * | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
| JP2007251066A (ja) * | 2006-03-17 | 2007-09-27 | Toshiba Corp | 半導体装置の製造方法 |
| CN102034758A (zh) * | 2009-10-07 | 2011-04-27 | 台湾积体电路制造股份有限公司 | 集成电路元件的制造方法 |
| CN103426742A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及晶体管的形成方法 |
-
2013
- 2013-04-10 CN CN201310123458.1A patent/CN104103509A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297115B1 (en) * | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
| JP2007251066A (ja) * | 2006-03-17 | 2007-09-27 | Toshiba Corp | 半導体装置の製造方法 |
| CN102034758A (zh) * | 2009-10-07 | 2011-04-27 | 台湾积体电路制造股份有限公司 | 集成电路元件的制造方法 |
| CN103426742A (zh) * | 2012-05-24 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及晶体管的形成方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033720A (zh) * | 2015-03-20 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106033720B (zh) * | 2015-03-20 | 2019-11-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106856172A (zh) * | 2015-12-09 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN106856172B (zh) * | 2015-12-09 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN106960790A (zh) * | 2016-01-11 | 2017-07-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN106298489A (zh) * | 2016-09-18 | 2017-01-04 | 上海华力微电子有限公司 | 栅极的制备方法 |
| CN106298489B (zh) * | 2016-09-18 | 2019-02-01 | 上海华力微电子有限公司 | 栅极的制备方法 |
| CN106356293A (zh) * | 2016-11-30 | 2017-01-25 | 上海华力微电子有限公司 | 金属栅极及其制备方法 |
| CN106356293B (zh) * | 2016-11-30 | 2019-03-26 | 上海华力微电子有限公司 | 金属栅极及其制备方法 |
| CN113394075A (zh) * | 2021-05-10 | 2021-09-14 | 上海华力集成电路制造有限公司 | 高k介质层修复方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1670965B (zh) | 源极及漏极中具含掺质金属的晶体管 | |
| US20120261761A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8071447B2 (en) | Semiconductor device manufacturing method | |
| US10002766B1 (en) | High pressure low thermal budge high-k post annealing process | |
| US8716118B2 (en) | Replacement gate structure for transistor with a high-K gate stack | |
| US7851383B2 (en) | Method and system for forming a controllable gate oxide | |
| CN104103509A (zh) | 界面层的形成方法及金属栅极晶体管的形成方法 | |
| CN106653605B (zh) | 半导体结构的形成方法 | |
| US7465618B2 (en) | Semiconductor device and method for fabricating the same | |
| CN103477419A (zh) | 用于通过固相扩散形成超浅掺杂区域的方法 | |
| US20120299113A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2010153752A (ja) | 半導体装置及びその製造方法 | |
| US20140015063A1 (en) | Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device | |
| CN107305846A (zh) | 一种半导体器件及其制作方法 | |
| JP2010114436A (ja) | デュアル仕事関数半導体デバイスの製造方法および製造されたデバイス | |
| CN103794482B (zh) | 金属栅极的形成方法 | |
| CN103515207B (zh) | 氧化层、hkmg结构中界面层、mos晶体管形成方法及mos晶体管 | |
| Ando et al. | High-k oxides on Si: MOSFET gate dielectrics | |
| JP2008205065A (ja) | 半導体装置及びその製造方法 | |
| Tseng et al. | The progress and challenges of applying high-k/metal-gated devices to advanced CMOS technologies | |
| KR20100125464A (ko) | 성막 방법 및 반도체 장치의 제조 방법 | |
| US20140015062A1 (en) | Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device | |
| JP2004247474A (ja) | 半導体装置及びその製造方法並びに成膜方法 | |
| TWI580045B (zh) | 半導體結構及其形成方法 | |
| US10622481B2 (en) | Method of rounding corners of a fin |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141015 |
|
| RJ01 | Rejection of invention patent application after publication |