CN106033720B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106033720B
CN106033720B CN201510125951.6A CN201510125951A CN106033720B CN 106033720 B CN106033720 B CN 106033720B CN 201510125951 A CN201510125951 A CN 201510125951A CN 106033720 B CN106033720 B CN 106033720B
Authority
CN
China
Prior art keywords
layer
oxygen
substrate
forming method
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510125951.6A
Other languages
English (en)
Other versions
CN106033720A (zh
Inventor
何永根
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510125951.6A priority Critical patent/CN106033720B/zh
Publication of CN106033720A publication Critical patent/CN106033720A/zh
Application granted granted Critical
Publication of CN106033720B publication Critical patent/CN106033720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Abstract

一种半导体结构的形成方法，包括：提供基底；采用氧化处理在所述基底表面形成界面材料层；对所述界面材料层进行含氧氛围下的退火处理形成界面层，所述退火处理的温度高于所述氧化工艺的温度；在所述界面层表面形成介质层。采用上述方法可以提高形成的半导体结构中界面层的质量。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。高K金属栅工艺的引入使得器件的尺寸继续下降，使得摩尔定律得以继续。在对晶体管的有效功函数、栅极漏电流、栅极尺寸进行严格控制的同时，如何获得超薄的栅电学厚度是目前主要的挑战。
高K金属栅晶体管采用的栅氧层材料为高K介质材料，具有较高的击穿电压，从而可以使得栅氧层的厚度下降。但是由于高K介质材料与半导体衬底之间的晶格常数差距较大，直接在半导体衬底表面形成高K介质材料，容易使得形成的高K介质层的质量较差，从而影响形成的晶体管的性能。
请参考图1至图2，为现有技术在半导体衬底上形成高K介质层的示意图。
请参考图1，在半导体衬底10表面采用氧化工艺形成界面层20。
请参考图2，在界面层20表面形成高K介质层。所述界面层20可以作为缓冲层，避免高K介质层与半导体衬底10之间产生晶格适配问题，从而提高形成的高K介质层的性能。
但是，现有技术形成的界面层20的质量较差，影响形成的晶体管的性能，所述界面层的质量还有待进一步的提高。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高半导体结构中界面层的质量。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；采用氧化处理在所述基底表面形成界面材料层；对所述界面材料层进行含氧氛围下的退火处理形成界面层，所述退火处理的温度高于所述氧化工艺的温度；在所述界面层表面形成介质层。
可选的，所述含氧氛围下的退火处理温度为900℃～1200℃。
可选的，所述含氧氛围下的退火处理采用均温退火、尖峰退火、炉管退火或快速退火工艺。
可选的，所述含氧氛围包括O2、N2O或NO中的一种或几种。
可选的，含氧氛围还包括稀释气体，所述稀释气体包括N2、Ar、He或Ne中的一种或几种。
可选的，所述含氧氛围内的含氧气体浓度为10ppm～1000ppm。
可选的，所述氧化处理采用炉管氧化、均温快速热氧化、尖峰退火快速热氧化、化学氧化或紫外氧化工艺。
可选的，所述氧化处理的温度为500℃～800℃。
可选的，所述界面材料层材料为氧化硅。
可选的，所述界面材料层的厚度为
可选的，所述介质层的介电系数大于或等于4。
可选的，所述介质层材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
可选的，采用化学气相沉积工艺或原子层沉积工艺形成所述介质层。
可选的，所述基底包括：半导体衬底；位于半导体衬底表面的层间介质层；位于所述层间介质层内的凹槽，所述凹槽暴露出部分半导体衬底的表面；位于所述凹槽两侧的半导体衬底内的源漏极；在所述凹槽底部表面的半导体衬底表面形成所述界面材料层。
可选的，在所述界面层表面形成介质层之后，在所述介质层表面形成栅极层。
可选的，还包括：形成所述介质层之后，在所述介质层表面形成栅极材料层；对所述栅极材料层、介质层和界面层进行刻蚀，形成覆盖部分基底表面的栅极结构；在所述栅极结构的侧壁表面形成侧墙；在所述栅极结构两侧的基底内形成源漏极。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案的半导体结构的形成方法中，采用氧化工艺在基底表面形成所述界面材料层之后，在含氧氛围下对所述界面材料层进行退火处理形成界面层，所述退火处理温度高于形成界面材料层的氧化工艺温度，从而可以提高含氧氛围内的氧原子的反应活性，修复所述界面层内的不饱和键，从而提高界面层的质量，从而进一步提高在所述界面层表面形成的介质层的质量。
进一步，所述退火处理的温度可以为900℃～1200℃，在高温退火处理下，使得含氧气氛中的氧原子能够进一步与界面层内的硅反应，形成饱和的Si-O，修复所述界面材料层内的不饱和键。并且，高温作用下，还可以修复所述界面材料层内的晶格缺陷。最终退火后的界面层内不存在不饱和键，并且材质的致密度提高。并且，所述退火处理的温度小于1200℃，可以避免对基底上的其他材料层性能影响。
进一步，为了避免在含氧气氛的退火处理下，所述含氧气氛内的含氧气体进一步与基底大量反应，使退火后界面层的厚度增加，需要对所述含氧气氛内的含氧气体浓度进行调整，使所述含氧气体浓度保持较低的水平。所述含氧气体浓度可以为10ppm～1000ppm，含氧气体与基底反应形成SiO2的速率与基底、界面材料层反应消耗SiO2的速率达到平衡，使得所述界面层的厚度不发生变化，并且，能够修复所述基底、界面材料层由于反应形成易挥发的SiO而造成的损伤，从而提高所述界面层与基底的界面质量，提高最终形成的半导体结构的性能。
附图说明
图1至图2是本发明的现有技术在半导体衬底上形成高K介质层的示意图；
图3至图6是本发明的一个实施例的半导体结构的形成过程的结构示意图；
图7至图11是本发明的另一个实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的界面层的质量有待进一步的提高。
研究发现，为了形成较为致密的界面层，通常采用氧化工艺对半导体衬底表面进行氧化形成氧化层作为界面层。由于所述界面层的厚度通常较薄，为了有效控制界面层的生长速率，通常采用的氧化工艺温度较低，避免形成的氧化层厚度过大。而温度较低的氧化工艺，容易造成形成的界面层材质较为疏松，具有较多的不饱和键，影响所述界面层的质量，最终影响形成的晶体管的性能。
研究发现，可以在形成界面层之后，通过高温N2退火工艺，修复界面层内的缺陷，并且提高界面层的致密性，以提高界面层的质量。但是，由于高温N2退火工艺环境下，半导体衬底表面的Si容易与界面层内的SiO2反应形成易挥发的SiO，导致界面层与半导体衬底的界面受到损坏。
本发明的实施例中，在形成所述界面材料层之后，在含氧氛围下对所述界面材料层进行退火处理形成界面层，所述退火处理温度高于形成界面材料层的氧化温度，提高氧原子的反应活性，修复所述界面层内的不饱和键，从而提高界面层的质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图3，提供基底100。
所述基底100可以是半导体衬底，所述基底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述基底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据基底100上形成的半导体器件选择所述基底100的类型，因此所述基底100的类型不应限制本发明的保护范围。本实施例中，所述基底100为单晶硅衬底。
请参考图4，采用氧化处理在所述基底100表面形成界面材料层101。
所述氧化处理可以采用炉管氧化、均温快速热氧化、尖峰退火快速热氧化、化学氧化或紫外氧化工艺，使所述基底100的表面发生氧化，形成所述界面材料层101。
采用氧化处理在所述基底100表面形成界面材料层101，可以修复所述基底100表面的损伤。由于所述界面材料层101的厚度较薄，为了准确控制形成的所述界面材料层101的厚度，所以需要使界面材料层101的生长速率较慢，相应的采用的氧化工艺温度也较低，一般为500℃～800℃。
本实施例中，所述基底100的材料为单晶硅，形成的所述界面材料层101的材料为氧化硅。
本实施例中，采用炉管氧化工艺形成所述界面材料层101，具体的，所述炉管氧化工艺采用氧气作为氧化气体。本实施例中，所述氧化工艺的温度为500℃～800℃，形成的界面材料层101的厚度范围为
由于形成所述界面材料层101的氧化温度较低，氧原子的反应活性较低，使得形成的界面材料层101内具有较多的不饱和键，导致形成的界面材料层101的材质较为疏松，存在较多的缺陷，影响后续在所述界面材料层101表面形成的介质层的质量。
请参考图5，对所述界面材料层101(请参考图6)进行含氧氛围下的退火处理，所述退火处理的温度高于所述氧化工艺的温度，形成界面层102。
所述退火处理可以采用均温退火、尖峰退火、炉管退火或快速退火工艺等。所述退火处理的含氧气氛中包括O2、N2O或NO等含氧气体中的一种或几种，所述含氧气体容易在高温退火过程中分解出氧原子。
同时，为了调节所述含氧气氛中的含氧气体的浓度，所述含氧气氛还包括稀释气体，所述稀释气体包括：N2、Ar、He、Ne等反应活性较低的气体或惰性气体中的一种或几种气体。
所述退火处理的温度较高，用于提高所述含氧气体中的氧原子反应活性，以修复界面材料层101内的不饱和键，所述退火处理的温度高于形成界面材料层101所采用的氧化工艺的温度。同时，为了避免过高的退火温度对基底100上的其他材料层造成影响，所述退火处理的温度也不能过高。
具体的，在本发明的一个实施例中，所述退火处理的温度可以为900℃～1200℃，在高温退火处理下，使得含氧气氛中的氧原子能够进一步与界面材料层101内的硅反应，形成饱和的Si-O，修复所述界面材料层101内的不饱和键。并且，高温作用下，还可以修复所述界面材料层101内的晶格缺陷。最终退火后的界面层102内不存在不饱和键，并且材质的致密度提高。并且，所述退火处理的温度小于1200℃，可以避免对基底100上的其他材料层性能影响。
为了避免在含氧气氛的退火处理下，所述含氧气体进一步与基底100大量反应，使退火后界面层102的厚度增加，需要对所述含氧气氛内的含氧气体浓度进行调整，使所述含氧气体浓度保持较低的水平。一方面，由于高温退火环境下，基底100表面的Si原子容易与界面材料层101内的SiO2反应形成易挥发的SiO，消耗界面材料层101内的SiO2，并且在基底100与界面材料层101界面产生损伤；另一方面，含氧气体在退火过程中，渗入基底100与界面材料层101界面，与基底100表面的Si原子反应形成SiO2，补偿界面材料层101消耗的SiO2，并且修复基底100与界面材料层101界面上的损伤；从而最终保持形成的界面层102的厚度与退火前的界面材料层101的厚度一致。如果所述含氧气体的浓度过小，不足以补偿基底100与界面材料层101界面上反应消耗的SiO2，容易导致形成的界面层102的厚度下降，并且，所述基底100与界面材料层101界面的损伤也无法得到修复；如果所述含氧气体的浓度过大，含氧气体与基底100反应形成SiO2的速率大于基底100与界面材料层101界面上消耗SiO2的速率，导致最终形成的界面层102的厚度增大，不符合要求，影响形成的半导体结构的性能。
在本实施例中，所述含氧气体浓度为10ppm～1000ppm，含氧气体与基底100反应形成SiO2的速率与基底100、界面材料层101反应消耗SiO2的速率达到平衡，使得所述界面层102的厚度不发生变化，并且，能够修复所述基底100、界面材料层101由于反应形成易挥发的SiO而造成的损伤，从而提高所述界面层102与基底100的界面质量，提高最终形成的半导体结构的性能。
请参考图6，在所述退火后的界面层102表面形成介质层103。
所述介质层103的材料为高K介质材料，所述高K介质材料的介电系数一般大于或等于4。具体的，所述介质层103的材料可以是氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料中的一种或几种，在本发明的其他实施例中，所述介质层103的材料还可以是其他绝缘介质材料。所述介质层103的材料与基底100的材料的晶格常数一般相差较大。
所述介质层103可以采用化学气相沉积工艺或原子层沉积工艺等沉积工艺形成。本实施例中，所述介质层103的材料为氧化铪，采用原子层沉积工艺形成所述介质层103，便于控制形成的介质层103的厚度。具体的，所述原子层沉积工艺采用的反应气体可以是HfCl4和H2O，压强为1Torr～20Torr，温度为100℃～400℃，其中，HfCl4流量为1sccm～200sccm，H2O的流量为1sccm～200sccm。
由于所述介质层103的材料与基底100的材料之间的晶格常数相差较大，如果直接在所述基底100表面形成所述介质层103，容易导致所述介质层103与基底100的接触面上存在较多缺陷，影响形成的介质层103的质量。
本发明的实施例中，首先在所述基底100表面形成所述经过退火后的界面层102，再在所述界面层102表面形成介质层103。所述界面层102的晶格常数介于基底100材料与介质层103材料的晶格常数之间，能够作为缓冲层，避免在形成介质层103的过程中发生晶格适配问题。并且，所述界面层102经过高温退火之后，具有较高的质量，从而可以进一步提高在所述界面层102表面形成的介质层103的质量。
在本发明的其他实施例中，在形成所述介质层103之后，可以在所述介质层103表面形成栅极材料层；对所述栅极材料层、介质层103和界面层102进行刻蚀，形成覆盖部分基底100表面的栅极结构；在所述栅极结构的侧壁表面形成侧墙；在所述栅极结构两侧的基底100内形成源漏极，从而形成晶体管。由于通过含氧氛围下的高温退火形成的界面层102质量提高，使得形成的所述介质层103的质量提高，从而使得最终形成的晶体管的质量提高。
在本发明的另一个实施例中，提供另一种半导体结构的形成方法。
请参考图7，提供基底，所述基底包括：半导体衬底200；位于半导体衬底200表面的层间介质层300；位于所述层间介质层300内的凹槽301，所述凹槽301暴露出部分半导体衬底200的表面；位于所述凹槽301两侧的半导体衬底200内的源漏极201。
本实施例中，所述凹槽301与层间介质层300之间具有侧墙302。
具体的，所述半导体衬底200的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底200可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底200上形成的半导体器件选择所述半导体衬底200的类型，因此所述半导体衬底200的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底200为单晶硅衬底。
形成所述基底的方法包括：在所述半导体衬底200上形成覆盖部分半导体衬底的伪栅结构，所述伪栅结构可以包括位于半导体衬底200表面的伪栅介质层、位于伪栅介质层表面的伪栅极，所述伪栅介质层的材料可以是氧化硅，所述伪栅极的材料可以为多晶硅；然后在所述伪栅结构的侧壁表面形成侧墙302，所述侧墙302的材料可以是氧化硅或氮化硅，还可以是氧化硅、氮化硅的叠层结构；然后以所述伪栅结构和侧墙302为掩膜，对所述伪栅结构两侧的半导体衬底200进行源漏离子注入，在所述伪栅结构两侧的半导体衬底200内形成源漏极201；然后，在所述半导体衬底200表面形成层间介质材料层，并对所述间介质材料层进行平坦化，形成层间介质层300，使所述层间介质层300的表面与伪栅结构的表面齐平，所述层间介质层300的材料可以是氧化硅、掺磷氧化硅、掺硼氧化硅或碳氧化硅等绝缘介质材料；然后，去除所述伪栅结构，形成凹槽301，所述凹槽301暴露出部分半导体衬底200的表面。
请参考图8，在所述凹槽301底部的半导体衬底200表面形成界面材料层401。
采用氧化处理在所述凹槽301底部的半导体衬底200表面形成界面材料层401。所述氧化处理可以采用炉管氧化、均温快速热氧化、尖峰退火快速热氧化、化学氧化或紫外氧化工艺，使凹槽301底部的半导体衬底200表面发生氧化，形成所述界面材料层401。
由于所述凹槽301底部以外的半导体衬底200表面被层间介质层300覆盖，所以，所述氧化处理仅能使所述凹槽301底部暴露的半导体衬底200发生氧化，从而仅能在所述凹槽301底部的半导体衬底200表面形成所述界面料层401。
本实施例中，可以采用均温快速热氧化工艺进行所述氧化处理，所述均温快速热氧化工艺可以采用O2或H2O作为氧化气体，温度为500℃～800℃。
形成的所述界面料层401的材料为氧化硅，厚度为所述采用氧化处理在所述半导体衬底200表面形成所述界面料层401，可以修复在去除伪栅结构过程中对所述半导体衬底200表面造成的损伤，同时形成的界面料层401与半导体衬底200界面上的缺陷密度较低，可以降低最终形成的晶体管的栅极漏电流。并且，所述氧化处理采用的温度较低，一般为500℃～800℃，使得所述界面材料层401的生长速率较低，便于控制形成的界面材料层401的厚度。
请参考图9，对所述界面材料层401(请参考图8)进行含氧氛围下的退火处理，所述退火处理的温度高于形成界面材料层401时采用的所述氧化工艺的温度，形成界面层402。
所述退火处理可以采用均温退火、尖峰退火、炉管退火或快速退火工艺等。所述退火处理的含氧气氛中包括O2、N2O、NO等含氧气体中的一种或几种，同时为了调节所述含氧气氛中的含氧气体的浓度和压强，所述含氧气氛还包括稀释气体，所述稀释气体包括：N2、Ar、He、Ne等反应活性较低的气体或惰性气体中的一种或几种。
所述退火处理的温度较高，用于提高所述含氧气体中的氧原子反应活性，以修复界面材料层401内的不饱和键，所述退火处理的温度高于形成界面材料层401所采用的氧化工艺的温度。同时，为了避免过高的退火温度对基底100的其他部分的性能造成影响，例如避免过高温度对层间介质层300和源漏极201的性能造成影响，所述退火处理的温度也不能过高。
具体的，在本发明的一个实施例中，所述退火处理的温度可以为900℃～1200℃，修复所述界面材料层401内的不饱和键，并提高材质的致密度。
为了避免在含氧气氛的退火处理下，所述含氧气体进一步与半导体衬底200反应，使退火后界面层402的厚度增加，需要对所述含氧气氛内的含氧气体浓度进行调整，使所述含氧气体浓度保持较低的水平。如果所述含氧气体的浓度过小，不足以补偿半导体衬底200与界面材料层401界面上反应消耗的SiO2，容易导致形成的界面层402的厚度下降，并且，所述半导体衬底200与界面材料层401界面的损伤也无法得到修复；如果所述含氧气体的浓度过大，含氧气体与半导体衬底200反应形成SiO2的速率大于半导体衬底200与界面材料层401界面上消耗SiO2的速率，导致最终形成的界面层402的厚度增大，不符合要求，影响形成的晶体管的性能。
请参考图10，在所述退火处理后的界面层402表面形成栅介质材料层403，以及位于所述栅介质材料层403表面的填充满所述凹槽301(请参考图9)的栅极材料层404。
所述栅介质材料层403的材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆等高K介质材料，用于形成晶体管的栅介质层。
可以采用化学气相沉积工艺或原子层沉积工艺等沉积工艺形成所述栅介质材料层403，使所述介质层覆盖凹槽301的内壁表面以及层间介质层400的表面。
本实施例中，采用原子层沉积工艺形成所述栅介质材料层403，具体的，所述原子层沉积工艺采用的反应气体可以是HfCl4和H2O，压强为1Torr～20Torr，温度为100℃～400℃，其中，HfCl4流量为1sccm～200sccm，H2O的流量为1sccm～200sccm。采用原子层沉积工艺形成所述栅介质材料层403，可以较为准确的控制形成的所述栅介质材料层403的厚度，使其满足晶体管的要求。本实施例中，所述栅介质材料层403的厚度为10埃～30埃。
由于所述栅介质材料层403的材料与半导体衬底200的材料之间的晶格常数相差较大，如果直接在所述半导体衬底200表面形成所述栅介质材料层403，容易导致所述栅介质材料层403与半导体衬底200的接触面上存在较多缺陷，影响形成的晶体管的质量。
本实施例中，首先在所述凹槽301底部的半导体衬底200表面形成所述经过退火后的界面层402，再在所述界面层402表面形成所述栅介质材料层403。所述界面层402的晶格常数介于半导体衬底200材料与栅介质材料层403材料的晶格常数之间，能够作为缓冲层，避免在形成栅介质材料层403的过程中发生晶格适配问题。并且，所述界面层402经过高温退火之后，质量提高，从而可以进一步提高在所述界面层102表面形成的栅介质材料层403的质量，降低形成的晶体管的栅极漏电流。
所述栅极材料层404的材料为金属材料，可以为多层堆叠结构，包括：盖帽材料层、位于盖帽材料层表面的功函数材料层以及所述功函数材料层表面的金属栅材料层。所述盖帽材料层用于形成盖帽层，保护后续形成的栅介质层；所述功函数材料层用于形成功函数层，调节形成的晶体管的栅极功函数；所述金属栅材料层用于形成金属栅极，作为晶体管的栅极。所述盖帽材料层的材料可以为TiN；所述功函数材料层的材料可以为TiAl、Al、TaAl或TaN等，可以根据待形成的晶体管的类型，选择合适的功函数层材料；所述金属栅材料层的材料可以是Al、W、Cu、Pt、Ag或Au等金属材料。
在本发明的其他实施例中，所述栅极材料层404还可以是单层结构或其他多层结构。
请参考图11，对所述栅介质材料层403(请参考图10)和栅极材料层404(请参考图10)进行平坦化，形成栅介质层403a和栅极404a。
采用化学机械研磨工艺对所述栅介质材料层403和栅极材料层404进行平坦化，以所述层间介质层400作为停止层，使形成的栅介质层403a和栅极404a与所述层间介质层400的表面齐平。
由于通过含氧氛围下的高温退火形成的界面层质量提高，使得形成的所述栅介质材料层的质量提高，从而使得最终形成的晶体管的质量提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括：半导体衬底；位于半导体衬底表面的层间介质层；位于所述层间介质层内的凹槽，所述凹槽暴露出部分半导体衬底的表面；位于所述凹槽两侧的半导体衬底内的源漏极；在所述凹槽底部表面的半导体衬底表面形成界面材料层；
采用氧化处理在所述基底表面形成界面材料层；
对所述界面材料层进行含氧氛围下的退火处理形成界面层，所述退火处理的温度高于氧化工艺的温度，含氧氛围中的氧原子与界面层内的硅反应，形成饱和的Si-O键，以修复界面材料层内的不饱和键，其中，含氧气体与基底反应形成SiO2的速率与基底、界面材料层反应消耗SiO2的速率达到平衡，在该退火处理的过程中界面层的厚度不发生变化；
在所述界面层表面形成介质层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述含氧氛围下的退火处理温度为900℃～1200℃。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述含氧氛围下的退火处理采用均温退火、尖峰退火、炉管退火或快速退火工艺。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述含氧氛围包括O2、N2O或NO中的一种或几种。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，含氧氛围还包括稀释气体，所述稀释气体包括N2、Ar、He或Ne中的一种或几种。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述含氧氛围内的含氧气体浓度为10ppm～1000ppm。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理采用炉管氧化、均温快速热氧化、尖峰退火快速热氧化、化学氧化或紫外氧化工艺。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化处理的温度为500℃～800℃。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述界面材料层材料为氧化硅。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述界面材料层的厚度为
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的介电系数大于或等于4。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述介质层材料为氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。
13.根据权利要求11所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺或原子层沉积工艺形成所述介质层。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述界面层表面形成介质层之后，在所述介质层表面形成栅极层。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成所述介质层之后，在所述介质层表面形成栅极材料层；对所述栅极材料层、介质层和界面层进行刻蚀，形成覆盖部分基底表面的栅极结构；在所述栅极结构的侧壁表面形成侧墙；在所述栅极结构两侧的基底内形成源漏极。
CN201510125951.6A 2015-03-20 2015-03-20 半导体结构的形成方法 Active CN106033720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510125951.6A CN106033720B (zh) 2015-03-20 2015-03-20 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510125951.6A CN106033720B (zh) 2015-03-20 2015-03-20 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106033720A CN106033720A (zh) 2016-10-19
CN106033720B true CN106033720B (zh) 2019-11-05

Family

ID=57149184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125951.6A Active CN106033720B (zh) 2015-03-20 2015-03-20 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN106033720B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074801B (zh) * 2016-11-08 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101419914A (zh) * 2007-10-22 2009-04-29 应用材料股份有限公司 用于在沟槽内形成电介质层的方法
CN102832172A (zh) * 2011-06-17 2012-12-19 北大方正集团有限公司 一种低压金属栅互补金属氧化物半导体及其制备方法
CN103295891A (zh) * 2012-03-02 2013-09-11 中芯国际集成电路制造(上海)有限公司 栅介质层的制作方法、晶体管的制作方法
CN104103509A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 界面层的形成方法及金属栅极晶体管的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393861A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
CN101419914A (zh) * 2007-10-22 2009-04-29 应用材料股份有限公司 用于在沟槽内形成电介质层的方法
CN102832172A (zh) * 2011-06-17 2012-12-19 北大方正集团有限公司 一种低压金属栅互补金属氧化物半导体及其制备方法
CN103295891A (zh) * 2012-03-02 2013-09-11 中芯国际集成电路制造(上海)有限公司 栅介质层的制作方法、晶体管的制作方法
CN104103509A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 界面层的形成方法及金属栅极晶体管的形成方法

Also Published As

Publication number Publication date
CN106033720A (zh) 2016-10-19

Similar Documents

Publication Publication Date Title
CN104979198B (zh) 鳍式场效应晶体管的形成方法
KR101286309B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
CN104347418B (zh) Mos晶体管的形成方法
US20090011608A1 (en) Manufacturing method of semiconductor device
CN108122913B (zh) 半导体器件及其形成方法
US20150132938A1 (en) Methods and Systems for Forming Reliable Gate Stack on Semiconductors
CN101685777A (zh) 半导体装置的制造方法
CN103854983B (zh) P型mosfet的制造方法
TWI261879B (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
CN108010884A (zh) 半导体结构及其形成方法
CN109427664A (zh) 半导体结构及其形成方法
JP2005317647A (ja) 半導体装置及びその製造方法
TWI508189B (zh) 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷
CN104103509A (zh) 界面层的形成方法及金属栅极晶体管的形成方法
CN106033720B (zh) 半导体结构的形成方法
JP5197986B2 (ja) 半導体装置の製造装置
JPWO2005074037A1 (ja) 半導体装置の製造方法
CN107437562A (zh) 半导体器件的形成方法
CN103515207B (zh) 氧化层、hkmg结构中界面层、mos晶体管形成方法及mos晶体管
CN106653603B (zh) 改善半导体结构漏电流的方法
CN105551957B (zh) Nmos晶体管及其形成方法
CN107293489A (zh) 改善鳍式场效应管性能的方法
CN108122912B (zh) Sram器件及其制造方法
CN105826263B (zh) 晶体管的形成方法
CN109935518A (zh) 半导体器件及其金属栅极的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant