CN106298489B - 栅极的制备方法 - Google Patents

栅极的制备方法 Download PDF

Info

Publication number
CN106298489B
CN106298489B CN201610828370.3A CN201610828370A CN106298489B CN 106298489 B CN106298489 B CN 106298489B CN 201610828370 A CN201610828370 A CN 201610828370A CN 106298489 B CN106298489 B CN 106298489B
Authority
CN
China
Prior art keywords
dielectric layer
layer
side wall
semiconductor substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610828370.3A
Other languages
English (en)
Other versions
CN106298489A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610828370.3A priority Critical patent/CN106298489B/zh
Publication of CN106298489A publication Critical patent/CN106298489A/zh
Application granted granted Critical
Publication of CN106298489B publication Critical patent/CN106298489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种金属栅极的制备方法，包括：提供半导体衬底，部分半导体衬底的表面具有伪栅极，伪栅极包括依次层叠的介电层、第一高k介质层、阻挡层及多晶硅层；沉积第二高k介质层，第二高k介质层覆盖剩余的半导体衬底及伪栅极的侧壁和顶壁；刻蚀第二高k介质层，使得第二高k介质层在至少部分阻挡层的侧壁形成缓冲层；形成侧墙，侧墙覆盖缓冲层及伪栅极的侧壁；沉积层间介质层，层间介质层覆盖半导体衬底及侧墙，且多晶硅层暴露在层间介质层之外；去除多晶硅层，形成沟槽；在沟槽中填充金属层，形成金属栅极。本发明中，在阻挡层的侧壁形成缓冲层，缓冲层将阻挡层的部分侧壁包围，从而提高伪栅极侧壁的平整度，改善器件的性能。

Description

栅极的制备方法
技术领域
本发明涉及半导体集成电路制造技术领域，尤其涉及一种栅极的制备方法。
背景技术
在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。
现在通常采用的HKMG工艺都是gate last，金属栅极(metal gate)的形成过程一般为：在衬底上形成层叠的介电层、高k介质层、阻挡层及多晶硅层组成，刻蚀多晶硅层、阻挡层、高k介质层及介电层形成伪栅极，然后，在伪栅极侧壁形成侧墙，并形成层间介质层，多晶硅层暴露在层间介质层之外，去除多晶硅层形成沟槽，之后，在沟槽中填充金属层，从而形成金属栅极。然而，现有技术中由于刻蚀速率的不均匀，使得伪栅极的侧壁不平整，从而影响器件的性能。
发明内容
本发明的目的在于提供金属栅极的制备方法，解决现有技术中伪栅极侧壁不平整的技术问题。
为解决上述技术问题，本发明提供一种金属栅极的制备方法，包括：
提供半导体衬底，部分所述半导体衬底的表面具有伪栅极，所述伪栅极包括依次层叠的介电层、第一高k介质层、阻挡层及多晶硅层；
沉积第二高k介质层，所述第二高k介质层覆盖剩余的所述半导体衬底及所述伪栅极的侧壁和顶壁；
刻蚀所述第二高k介质层，使得所述第二高k介质层在至少部分所述阻挡层的侧壁形成缓冲层；
形成侧墙，所述侧墙覆盖所述缓冲层及所述伪栅极的侧壁；
沉积层间介质层，所述层间介质层覆盖所述半导体衬底及所述侧墙，且所述多晶硅层暴露在所述层间介质层之外；
去除所述多晶硅层，形成沟槽；
在所述沟槽中填充金属层，形成金属栅极。
可选的，所述介电层的材料为氧化硅，所述介电层的厚度为
可选的，所述第一高k介质层的材料为氧化铪，所述第一高k介质层的厚度为
可选的，所述阻挡层的材料为氮化钛，所述阻挡层的厚度为
可选的，还包括：在剩余的所述半导体衬底的表面与所述第二高k介质层之间形成另一介电层，所述另一介电层的材料为氧化硅，厚度为
可选的，所述第二高k介质层的材料为氧化铪，所述第二高k介质层的厚度为
可选的，采用等离子体工艺刻蚀所述第二高k介质层，所述缓冲层的厚度为
可选的，所述缓冲层覆盖部分所述阻挡层的侧壁。
可选的，所述缓冲层完全覆盖所述阻挡层的侧壁。
可选的，所述层间介质层的材料为氧化硅、氮氧化硅或氮化硅中的一种，所述层间介质层的厚度为
可选的，所述金属层的材料为铝、钨、铜中的一种，所述金属层的厚度为
与现有技术相比，本发明提供的金属栅极的制备方法中，形成伪栅极后沉积第二高k介质层，第二高k介质层覆盖伪栅极的侧壁，之后，刻蚀第二高k介质层，保留至少部分阻挡层侧壁上的第二高k介质层，在阻挡层的侧壁形成缓冲层，缓冲层将阻挡层的部分侧壁包围，从而提高伪栅极侧壁的平整度，改善器件的性能。
附图说明
图1为本发明一实施例中金属栅极制备方法的流程图；
图2为本发明一实施例中半导体衬底的结构示意图；
图3为本发明一实施例中形成伪栅极的结构示意图；
图4为本发明一实施例中形成第二高k介质层的结构示意图；
图5为本发明一实施例中形成缓冲层的结构示意图；
图6为本发明一实施例中形成侧倾及层间介质层的结构示意图；
图7为本发明一实施例中形成沟槽的结构示意图；
图8为本发明一实施例中金属栅极的结构示意图。
具体实施方式
下面将结合示意图对本发明的金属栅极的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的金属栅极的制备方法中，形成伪栅极后沉积第二高k介质层，第二高k介质层覆盖伪栅极的侧壁，之后，刻蚀第二高k介质层，保留至少部分阻挡层侧壁上的第二高k介质层，在阻挡层的侧壁形成缓冲层，缓冲层将阻挡层的部分侧壁包围，从而提高伪栅极侧壁的平整度，改善器件的性能。
下文结合附图对本发明的金属栅极的制备方法进行详细说明，图1为金属栅极制备方法的流程图，图2～图8为各步骤对应的结构示意图，具体的，金属栅极的制备方法包括如下步骤：
首先，执行步骤S1，参考图2所示，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构，半导体衬底100中形成有浅沟槽隔离结构110，用于将半导体衬底100中的器件结构隔离。接着，依次在所述半导体衬底100的表面形成层叠的介电层120、第一高k介质层130、阻挡层140及多晶硅层150。其中，所述介电层120的材料为氮氧化硅，用于将半导体衬底100与金属栅极之间形成隔离，所述介电层130的厚度为例如，等。所述第一高k介质层130的材料为氧化铪，作为栅极介质层，所述第一高k介质层130的厚度为例如，等。所述阻挡层140的材料为氮化钛，用于防止金属栅极中的金属向下扩散，所述阻挡层140的厚度为例如，等。之后，参考图3所示，依次刻蚀所述半导体衬底100上的介电层120、第一高k介质层130、阻挡层140及多晶硅层150，将部分半导体衬底100暴露出来，剩余的介电层120、第一高k介质层130、阻挡层140及多晶硅层150形成伪栅极。刻蚀介电层120、第一高k介质层130、阻挡层140及多晶硅层150的工艺方法为本领域技术人员所公知的，在此不做赘述。
接着，执行步骤S2，参考图4所示，沉积第二高k介质层130’，所述第二高k介质层130’覆盖剩余的所述半导体衬底100及所述伪栅极的侧壁和顶壁。本实施例中，同样的，所述第二高k介质层130’的材料为氧化铪，所述第二高k介质层130’的厚度为例如，等。此外，本发明中，在形成第二高k介质层130’之前还包括：在剩余的所述半导体衬底100的表面与所述第二高k介质层130’之间形成另一介电层120’，另一介电层120’用于防止后续刻蚀第二高k介质层130’时，等离子体损伤半导体衬底100的表面，同样的，所述另一介电层120’的材料为氧化硅，厚度为当然，本领域技术人员可以理解的是，在本发明中的其他实施例中，还可以在形成伪栅极的过程中，刻蚀停止在介电层120上，之后直接在介电层120上形成第二高k介质层130’，从而不必要再次形成另一介电层120’，简化工艺流程。
之后，执行步骤S3，参考图5所示，刻蚀所述第二高k介质层130’及另一介电层120’，保留多晶硅150下方的半导体衬底100上的部分另一介电层，并使得所述第二高k介质层130’在至少部分所述阻挡层140的侧壁形成缓冲层131。本发明中，采用等离子体工艺刻蚀所述第二高k介质层130’及另一介电层120’，所述缓冲层131的厚度为例如，等，并且，等离子体刻蚀第二高k介质层130’及另一介电层120’时，可以使得等离子体的刻蚀方向与半导体衬底100表面之间呈一夹角，从而不必要形成光阻，并保留伪栅极侧壁处的第二高k介质层130’。本实施例中，所述缓冲层131优选为覆盖部分所述阻挡层140的侧壁，使得缓冲层不与阻挡层140上的金属层直接接触，保证器件的性能，缓冲层131将阻挡层140的部分侧壁包围，从而能够提高伪栅极侧壁的平整度，改善器件的性能。当然，本发明中所述缓冲层131还可以完全覆盖所述阻挡层140的侧壁，本发明对此不作限制。
再次，执行步骤S4，参考图6所示，形成侧墙160，所述侧墙160覆盖所述缓冲层131及所述伪栅极的侧壁。所述侧倾160用于保护伪栅极，侧墙160为氮化硅等材料，侧墙160的厚度为
接着，执行步骤S5，参考图6所示，沉积层间介质层170，所述层间介质层170覆盖所述半导体衬底100、所述侧墙160及所述伪栅极，其中，所述层间介质层170的材料为氧化硅、氮氧化硅或氮化硅中的一种，所述层间介质层170的厚度为之后，化学机械研磨所述层间介质层170，使得所述多晶硅层150暴露在所述层间介质层170之外。
之后，执行步骤S6，参考图7所示，采用等离子体工艺刻蚀所述多晶硅层150，从而去除所述多晶硅层150，形成沟槽180。
最后，执行步骤S7，参考图8所示，在所述沟槽180中填充金属层190，形成金属栅极。其中，所述金属层190的材料为铝、钨、铜中的一种，所述金属层的厚度为
综上所述，本发明提供的金属栅极的制备方法中，形成伪栅极后沉积第二高k介质层，第二高k介质层覆盖伪栅极的侧壁，之后，刻蚀第二高k介质层，保留至少部分阻挡层侧壁上的第二高k介质层，在阻挡层的侧壁形成缓冲层，缓冲层将阻挡层的部分侧壁包围，从而解决现有技术中形成伪栅极的过程中由于刻蚀速率不均导致的伪栅极侧壁的不平整，提高伪栅极侧壁的平整度，改善器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种金属栅极的制备方法，其特征在于，包括：
提供半导体衬底，部分所述半导体衬底的表面具有伪栅极，所述伪栅极包括依次层叠的介电层、第一高k介质层、阻挡层及多晶硅层；
沉积第二高k介质层，所述第二高k介质层覆盖剩余的所述半导体衬底及所述伪栅极的侧壁和顶壁；
刻蚀所述第二高k介质层，使得所述第二高k介质层在至少部分所述阻挡层的侧壁形成缓冲层；
形成侧墙，所述侧墙覆盖所述缓冲层及所述伪栅极的侧壁；
沉积层间介质层，所述层间介质层覆盖所述半导体衬底及所述侧墙，且所述多晶硅层暴露在所述层间介质层之外；
去除所述多晶硅层，形成沟槽；
在所述沟槽中填充金属层，形成金属栅极。
2.如权利要求1所述的金属栅极的制备方法，其特征在于，所述介电层的材料为氧化硅，所述介电层的厚度为
3.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第一高k介质层的材料为氧化铪，所述第一高k介质层的厚度为
4.如权利要求1所述的金属栅极的制备方法，其特征在于，所述阻挡层的材料为氮化钛，所述阻挡层的厚度为
5.如权利要求1所述的金属栅极的制备方法，其特征在于，还包括：在剩余的所述半导体衬底的表面与所述第二高k介质层之间形成另一介电层，所述另一介电层的材料为氧化硅，厚度为
6.如权利要求1所述的金属栅极的制备方法，其特征在于，所述第二高k介质层的材料为氧化铪，所述第二高k介质层的厚度为
7.如权利要求6所述的金属栅极的制备方法，其特征在于，采用等离子体工艺刻蚀所述第二高k介质层，所述缓冲层的厚度为
8.如权利要求7所述的金属栅极的制备方法，其特征在于，所述缓冲层覆盖部分所述阻挡层的侧壁。
9.如权利要求7所述的金属栅极的制备方法，其特征在于，所述缓冲层完全覆盖所述阻挡层的侧壁。
10.如权利要求1所述的金属栅极的制备方法，其特征在于，所述层间介质层的材料为氧化硅、氮氧化硅或氮化硅中的一种，所述层间介质层的厚度为
11.如权利要求1所述的金属栅极的制备方法，其特征在于，所述金属层的材料为铝、钨、铜中的一种，所述金属层的厚度为
CN201610828370.3A 2016-09-18 2016-09-18 栅极的制备方法 Active CN106298489B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610828370.3A CN106298489B (zh) 2016-09-18 2016-09-18 栅极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610828370.3A CN106298489B (zh) 2016-09-18 2016-09-18 栅极的制备方法

Publications (2)

Publication Number Publication Date
CN106298489A CN106298489A (zh) 2017-01-04
CN106298489B true CN106298489B (zh) 2019-02-01

Family

ID=57711986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610828370.3A Active CN106298489B (zh) 2016-09-18 2016-09-18 栅极的制备方法

Country Status (1)

Country Link
CN (1) CN106298489B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833861B (zh) * 2017-09-26 2020-12-11 上海华力微电子有限公司 金属栅极的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009289A (ja) * 2000-06-20 2002-01-11 Nec Corp 電界効果型トランジスタ及びその製造方法
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN104103509A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 界面层的形成方法及金属栅极晶体管的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009289A (ja) * 2000-06-20 2002-01-11 Nec Corp 電界効果型トランジスタ及びその製造方法
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN104103509A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 界面层的形成方法及金属栅极晶体管的形成方法

Also Published As

Publication number Publication date
CN106298489A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
JP5230737B2 (ja) 異なる高さの隣接シリコンフィンを製造する方法
CN103177950B (zh) 制造鳍器件的结构和方法
CN102150253B (zh) 自对准沟槽的形成方法
US9741573B2 (en) NAND flash memory and fabrication method thereof
CN107968044A (zh) 电容器阵列结构、半导体存储器及制备方法
CN105336609B (zh) 一种FinFET器件及其制造方法、电子装置
CN105280486A (zh) 金属栅极结构的制作方法
JP2010510667A (ja) 中にスタガ型の高さを形成するためにパターン層をエッチングする方法、および中間半導体デバイス構造
US9343530B2 (en) Method for manufacturing fin structure of finFET
CN107204339B (zh) 隔离结构的形成方法和半导体结构的形成方法
US10115638B2 (en) Partially recessed channel core transistors in replacement gate flow
CN110634801A (zh) 一种接触孔制备方法
CN104217954A (zh) 晶体管的形成方法
CN107768308A (zh) 半导体结构及其形成方法
CN110010608A (zh) 存储器件及其形成方法
TW201417188A (zh) 氣隙結構與其製造方法
CN103854984A (zh) 一种后栅工艺假栅的制造方法和后栅工艺假栅
CN105633070A (zh) 一种半导体器件及其制作方法
CN106298489B (zh) 栅极的制备方法
CN106356293B (zh) 金属栅极及其制备方法
CN107946314B (zh) 3d nand存储器源极选择管及其形成方法
CN101339902B (zh) 高压半导体器件及其制造方法
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
CN106252283B (zh) 金属栅极的制备方法
CN104103574B (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20250423

Address after: No.6 liangteng Road, Pudong New Area, Shanghai, 201314

Patentee after: SHANGHAI HUALI INTEGRATED CIRCUIT MANUFACTURING Co.,Ltd.

Country or region after: China

Address before: 201203 Gauss Road, Zhangjiang Development Zone, Pudong New Area, Shanghai 568

Patentee before: Shanghai Huali Microelectronics Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right