CN106960790A - 一种半导体器件及其制造方法、电子装置 - Google Patents

一种半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN106960790A
CN106960790A CN201610015203.7A CN201610015203A CN106960790A CN 106960790 A CN106960790 A CN 106960790A CN 201610015203 A CN201610015203 A CN 201610015203A CN 106960790 A CN106960790 A CN 106960790A
Authority
CN
China
Prior art keywords
layer
dielectric layer
gate structure
semiconductor substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610015203.7A
Other languages
English (en)
Inventor
谢欣云
徐建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610015203.7A priority Critical patent/CN106960790A/zh
Publication of CN106960790A publication Critical patent/CN106960790A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层；在半导体衬底上形成层间介电层，以填充伪栅极结构之间的间隙；去除伪栅极结构，形成沟槽；在沟槽的底部形成界面层；在沟槽的侧壁和界面层的顶部形成掺杂杂质的高k介电层；在高k介电层上形成覆盖层，并实施退火处理，使高k介电层中的掺杂杂质扩散到高k介电层与界面层的界面；形成金属栅极结构，以完全填充沟槽。根据本发明，可以提升界面层的质量，增强器件的可靠性。

Description

一种半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
在下一代集成电路的制造工艺中，对于场效应晶体管的栅极的制作，通常采用高k-金属栅极工艺。对于具有较小数值工艺节点的场效应晶体管而言，所述高k-金属栅极工艺通常为后栅极工艺，其实施过程为先高k介电层后金属栅极和后高k介电层后金属栅极两种。
先高k介电层后金属栅极工艺的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层(capping layer)和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，之后去除伪栅极结构中的牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积阻挡层(barrier layer)、功函数金属层(workfunction metal layer)和浸润层(wetting layer)；进行金属栅极材料(通常为铝)的填充。
后高k介电层后金属栅极工艺的实施过程包括：在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的牺牲栅极介电层和牺牲栅极材料层构成；在伪栅极结构的两侧形成侧壁结构，之后去除伪栅极结构中的牺牲栅极介电层和牺牲栅极材料层，在侧壁结构之间留下的沟槽内依次沉积界面层、高k介电层、覆盖层、阻挡层、功函数金属层、和浸润层；进行金属栅极材料的填充。
随着半导体器件特征尺寸的不断缩减，实施后高k介电层后金属栅极工艺时，在去除牺牲栅极介电层和牺牲栅极材料层之后进行金属栅极材料的填充之前，需要依次沉积界面层、高k介电层、覆盖层、阻挡层、功函数金属层和浸润层，为了降低热预算，形成的界面层的质量难以保证且厚度难以进一步降低，进而造成器件可靠性(诸如经时介电击穿、负偏压温度不稳定性、正偏压温度不稳定性等)的下降。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成伪栅极结构，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层；在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；去除所述伪栅极结构，形成沟槽；在所述沟槽的底部形成界面层；在所述沟槽的侧壁和所述界面层的顶部形成掺杂杂质的高k介电层；在所述高k介电层上形成覆盖层，并实施退火处理，使所述高k介电层中的掺杂杂质扩散到所述高k介电层与所述界面层的界面；形成金属栅极结构，以完全填充所述沟槽。
在一个示例中，所述掺杂杂质为氟。
在一个示例中，采用等离子增强原子层沉积工艺形成所述掺杂杂质的高k介电层。
在一个示例中，所述掺杂杂质的高k介电层为多层层叠结构，所述层叠结构包括多层依次层叠的第一高k介电层和第一掺杂杂质高k介电层。
在一个示例中，所述第一高k介电层为HfO2层，所述第一掺杂杂质高k介电层为掺杂氟的HfO2层。
在一个示例中，所述退火处理的温度为600℃-1100℃。
在一个示例中，所述金属栅极结构包括自下而上层叠的阻挡层、功函数设定金属层、浸润层和金属栅极材料层。
本发明还提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层；在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；去除所述伪栅极结构，形成沟槽；在所述沟槽的侧壁和底部形成掺杂氧的高k介电层；在所述高k介电层上形成覆盖层，并实施退火处理，使所述高k介电层中的掺杂氧扩散到所述高k介电层与所述半导体衬底之间的界面，形成界面层；形成金属栅极结构，以完全填充所述沟槽。
在一个示例中，采用等离子增强原子层沉积工艺形成所述掺杂氧的高k介电层。
在一个示例中，所述掺杂氧的高k介电层为多层层叠结构，所述层叠结构包括多层依次层叠的第一高k介电层和第一掺杂氧的高k介电层。
在一个示例中，所述第一高k介电层为HfO2层，所述第一掺杂氧的高k介电层为掺杂氧的HfO2层。
在一个示例中，所述退火处理的温度为600℃-1100℃。
在一个示例中，所述金属栅极结构包括自下而上层叠的阻挡层、功函数设定金属层、浸润层和金属栅极材料层。
在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
根据本发明，可以提升所述界面层的质量，进一步降低所述界面层的厚度，增强器件的可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2A-图2F为根据本发明示例性实施例二的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
随着半导体器件特征尺寸的不断缩减，实施后高k介电层后金属栅极工艺时，在去除牺牲栅极介电层和牺牲栅极材料层之后进行金属栅极材料的填充之前，需要依次沉积界面层、高k介电层、覆盖层、阻挡层、功函数金属层和浸润层，为了降低热预算，形成的界面层的质量难以保证且厚度难以进一步降低，进而造成器件可靠性(诸如经时介电击穿、负偏压温度不稳定性、正偏压温度不稳定性等)的下降。
为了解决上述问题，如图3所示，本发明提供了一种半导体器件的制造方法，该方法包括：
在步骤301中，提供半导体衬底，在半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层；
在步骤302中，在半导体衬底上形成层间介电层，以填充伪栅极结构之间的间隙；
在步骤303中，去除伪栅极结构，形成沟槽；
如果执行步骤304，先在沟槽底部形成界面层，则依次执行步骤305，在沟槽的侧壁和界面层的顶部形成掺杂杂质的高k介电层，步骤306，在高k介电层上形成覆盖层，并实施退火处理，使高k介电层中的掺杂杂质扩散到高k介电层与界面层的界面；
如果执行步骤307，先在沟槽的侧壁和底部形成掺杂氧的高k介电层，则执行步骤308，在高k介电层上形成覆盖层，并实施退火处理，使高k介电层中的掺杂氧扩散到高k介电层与半导体衬底之间的界面，形成界面层；
在步骤309中，形成金属栅极结构，以完全填充沟槽。
根据本发明提出的半导体器件的制造方法，可以提升形成的界面层的质量和/或进一步降低界面层的厚度，增强器件的可靠性。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[示例性实施例一]
参照图1A-图1F，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。
在半导体衬底100中形成有隔离结构，作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构将半导体衬底100分为不同的晶体管区，例如，隔离结构将半导体衬底100分为PMOS区和NMOS区。在半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在半导体衬底100上形成有伪栅极结构102，作为一个示例，伪栅极结构102可包括自下而上层叠的牺牲栅介电层102a和牺牲栅电极层102b。
牺牲栅介电层102a的材料优选氧化物，例如二氧化硅。牺牲栅电极层102b的材料包括多晶硅或无定形碳，特别优选的是多晶硅。牺牲栅介电层102a和牺牲栅电极层102b的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
此外，作为示例，在伪栅极结构102的两侧形成有侧壁结构103，其中，侧壁结构103至少包括氧化物层和/或氮化物层。形成侧壁结构103的方法为本领域技术人员所公知，在此不再加以赘述。
在侧壁结构103两侧的半导体衬底100中形成有源/漏区，在位于NMOS区和PMOS区的源/漏区中分别形成有嵌入式碳硅层和嵌入式锗硅层。通常来说，嵌入式碳硅层的横截面呈U形，嵌入式锗硅层的横截面呈∑形，以进一步增强NMOS区和PMOS区的沟道区的载流子迁移率。形成嵌入式碳硅层和嵌入式锗硅层的工艺过程为本领域技术人员所熟习，在此不再加以赘述。
在嵌入式碳硅层和嵌入式锗硅层的顶部形成有自对准硅化物，为了简化，图示中均予以省略。需要说明的是，也可以选择在PMOS区和NMOS区分别形成第一金属栅极结构和第二金属栅极结构之后，再在形成于半导体衬底100上的层间介电层中形成接触孔之后于接触孔的底部形成自对准硅化物。
接下来，在半导体衬底100上形成层间介电层105，覆盖伪栅极结构102和侧壁结构103。然后，执行化学机械研磨，直至露出伪栅极结构102的顶部。
在形成层间介电层105之前，还可以在半导体衬底100上形成接触孔蚀刻停止层104，覆盖伪栅极结构102和侧壁结构103。
采用本领域技术人员所熟习的各种适宜的工艺分别形成接触孔蚀刻停止层104和层间介电层105，例如，采用共形沉积工艺形成接触孔蚀刻停止层104，采用化学气相沉积工艺形成层间介电层105，其中，接触孔蚀刻停止层104的材料可选择氮化硅(SiN)，层间介电层105的材料可选择氧化物。
接着，如图1B所示，去除伪栅极结构102，形成沟槽。
作为示例，通过实施干法蚀刻，依次去除牺牲栅电极层102b和牺牲栅介电层102a。所述干法蚀刻的工艺参数包括：蚀刻气体HBr的流量为20-500sccm，压力为2-40mTorr，功率为100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分钟。
在实施所述干法蚀刻之后，采用湿法蚀刻工艺去除所述干法蚀刻产生的蚀刻残留物和杂质。
接着，如图1C所示，在沟槽的底部形成界面层106。
界面层106的构成材料包括热氧化物、氮氧化物、化学氧化物等可以通过化学气相沉积、原子层沉积或者炉内处理工艺形成的适宜的物质，形成界面层106的作用是改善后续形成的高k介电层与半导体衬底100之间的界面特性。
然后，实施退火处理，以改善界面层106的表面特性，这有助于在界面层106上形成具有良好共形性的高k介电层。
接着，如图1D所示，在沟槽的侧壁和界面层106的顶部形成掺杂杂质的高k介电层107。
高k介电层107的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪锆、氮氧化铪锆、氧化铪镧、氧化镧、氧化镧硅、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝、氧化铝硅，氮化硅、氧氮化物等可以通过化学气相沉积、原子层沉积或者物理气相沉积工艺形成的适宜的物质，所述掺杂杂质为氟。掺杂杂质的高k介电层107可以包括多层依次层叠的第一高k介电层和第一掺杂杂质的高k介电层，其中，所述第一高k介电层的材料可为上述各种高k介电层材料，所述第一掺杂杂质的高k介电层的材料可为掺杂氟的上述各种高k介电层材料。作为示例，以掺杂氟的氧化铪为例，采用等离子增强原子层沉积(PEALD)工艺形成掺杂杂质的高k介电层107，所述沉积工艺的源物质为HfCl4、H2O和SiF4。首先，通入HfCl4、H2O沉积1-4个循环的氧化铪层，之后同时通入HfCl4、H2O和SiF4沉积1-4个循环的掺杂氟的氧化铪层，之后重复上述步骤，直至达到需求的厚度为止。
接着，如图1E所示，在高k介电层107上形成覆盖层108。
覆盖层108的构成材料包括氧化镧、氧化铝、氧化镓、氧化铟、氧化钼碳化钽、氧氮碳化钽、氮化钽、氮化钛、氮化钼、氮化钨、铂、钌、铱等可以通过化学气相沉积、原子层沉积或者物理气相沉积工艺形成的适宜的物质。
接下来，实施另一退火处理，以使高k介电层107中的掺杂杂质扩散到高k介电层107与界面层106之间的界面，改善器件的可靠性(诸如经时介电击穿、负偏压温度不稳定性、正偏压温度不稳定性等)。作为示例，所述另一退火处理的温度为600℃-1100℃。
接着，如图1F所示，形成金属栅极结构109，以完全填充沟槽。作为示例，金属栅极结构109包括自下而上层叠的阻挡层、功函数设定金属层、浸润层和金属栅极材料层。
阻挡层的材料包括氮化钽，形成阻挡层的作用是防止金属栅极结构109中的金属材料向高k介电层107的扩散。
对于器件的PMOS区而言，功函数设定金属层包括一层或多层金属或金属化合物，其构成材料为适用于PMOS的金属材料，包括钛、钌、钯、铂、钨及其合金，还包括上述金属元素的碳化物、氮化物等。
对于器件的NMOS区而言，功函数设定金属层包括一层或多层金属或金属化合物，其构成材料为适用于NMOS的金属材料，包括钛、钽、铝、锆、铪及其合金，还包括上述金属元素的碳化物、氮化物等。
浸润层的材料包括钛或钛铝合金，形成浸润层的作用是改善功函数设定金属层和金属栅极材料层之间的界面特性。
金属栅极材料层的材料包括钨、铝等可以通过化学气相沉积、原子层沉积或者物理气相沉积工艺形成的适宜的物质。
至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。
与现有工艺相比，根据本发明提出的方法，可以提升形成的界面层的质量，增强器件的可靠性。
[示例性实施例二]
参照图2A-图2F，其中示出了根据本发明示例性实施例二的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料构成。
在半导体衬底200中形成有隔离结构，作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。隔离结构将半导体衬底200分为不同的晶体管区，例如，隔离结构将半导体衬底200分为PMOS区和NMOS区。在半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在半导体衬底200上形成有伪栅极结构202，作为一个示例，伪栅极结构202可包括自下而上层叠的牺牲栅介电层202a和牺牲栅电极层202b。
牺牲栅介电层202a的材料优选氧化物，例如二氧化硅。牺牲栅电极层202b的材料包括多晶硅或无定形碳，特别优选的是多晶硅。牺牲栅介电层202a和牺牲栅电极层202b的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
此外，作为示例，在伪栅极结构202的两侧形成有侧壁结构203，其中，侧壁结构203至少包括氧化物层和/或氮化物层。形成侧壁结构203的方法为本领域技术人员所公知，在此不再加以赘述。
在侧壁结构203两侧的半导体衬底200中形成有源/漏区，在位于NMOS区和PMOS区的源/漏区中分别形成有嵌入式碳硅层和嵌入式锗硅层。通常来说，嵌入式碳硅层的横截面呈U形，嵌入式锗硅层的横截面呈∑形，以进一步增强NMOS区和PMOS区的沟道区的载流子迁移率。形成嵌入式碳硅层和嵌入式锗硅层的工艺过程为本领域技术人员所熟习，在此不再加以赘述。
在嵌入式碳硅层和嵌入式锗硅层的顶部形成有自对准硅化物，为了简化，图示中均予以省略。需要说明的是，也可以选择在PMOS区和NMOS区分别形成第一金属栅极结构和第二金属栅极结构之后，再在形成于半导体衬底200上的层间介电层中形成接触孔之后于接触孔的底部形成自对准硅化物。
接下来，在半导体衬底200上形成层间介电层205，覆盖伪栅极结构202和侧壁结构203。然后，执行化学机械研磨，直至露出伪栅极结构202的顶部。
在形成层间介电层205之前，还可以在半导体衬底200上形成接触孔蚀刻停止层204，覆盖伪栅极结构202和侧壁结构203。采用本领域技术人员所熟习的各种适宜的工艺分别形成接触孔蚀刻停止层204和层间介电层205，例如，采用共形沉积工艺形成接触孔蚀刻停止层204，采用化学气相沉积工艺形成层间介电层205，其中，接触孔蚀刻停止层204的材料可选择氮化硅(SiN)，层间介电层205的材料可选择氧化物。
接着，如图2B所示，去除伪栅极结构202，形成沟槽。
作为示例，通过实施干法蚀刻，依次去除牺牲栅电极层202b和牺牲栅介电层202a。所述干法蚀刻的工艺参数包括：蚀刻气体HBr的流量为20-500sccm，压力为2-40mTorr，功率为100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分钟。
在实施所述干法蚀刻之后，采用湿法蚀刻工艺去除所述干法蚀刻产生的蚀刻残留物和杂质。
接着，如图2C所示，在沟槽的侧壁和底部形成掺杂氧的高k介电层207。形成掺杂氧的高k介电层207后，可以通过后续实施的退火使氧扩散到高k介电层207和半导体衬底200之间的界面以形成界面层。
高k介电层207的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化铪钽、氧化铪锆、氮氧化铪锆、氧化铪镧、氧化镧、氧化镧硅、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝、氧化铝硅，氮化硅、氧氮化物等可以通过化学气相沉积、原子层沉积或者物理气相沉积工艺形成的适宜的物质。掺杂氧的高k介电层207可以包括多层依次层叠的第一高k介电层和第一掺杂氧的高k介电层，其中，所述第一高k介电层的材料可为上述各种高k介电层材料，所述第一掺杂氧的高k介电层的材料可为掺杂氧的上述各种高k介电层材料。作为示例，以掺杂氧的氧化铪为例，采用等离子增强原子层沉积工艺形成掺杂氧的高k介电层107，所述沉积工艺的源物质为HfCl4、H2O和O3。首先，通入HfCl4、H2O沉积1-4个循环的氧化铪层，之后同时通入HfCl4、H2O和O3沉积1个循环的掺杂氧的氧化铪层，之后重复上述步骤，直至达到需求的厚度为止。
接着，如图2D所示，在高k介电层207上形成覆盖层208。覆盖层208的构成材料包括氧化镧、氧化铝、氧化镓、氧化铟、氧化钼碳化钽、氧氮碳化钽、氮化钽、氮化钛、氮化钼、氮化钨、铂、钌、铱等可以通过化学气相沉积、原子层沉积或者物理气相沉积工艺形成的适宜的物质。
接着，如图2E所示，实施退火处理，以使高k介电层207中的掺杂氧扩散到高k介电层207与半导体衬底200之间的界面，形成界面层206。
界面层206的实际厚度取决于高k介电层207中的掺杂氧的量，通过控制高k介电层207中的掺杂氧的量就可以容易地实现对界面层206的厚度的控制。作为示例，所述退火处理的温度为600℃-1100℃。
接着，如图2F所示，形成金属栅极结构209，以完全填充沟槽。作为示例，金属栅极结构209包括自下而上层叠的阻挡层、功函数设定金属层、浸润层和金属栅极材料层。
阻挡层的材料包括氮化钽，形成阻挡层的作用是防止金属栅极结构209中的金属材料向高k介电层207的扩散。
对于器件的PMOS区而言，功函数设定金属层包括一层或多层金属或金属化合物，其构成材料为适用于PMOS的金属材料，包括钛、钌、钯、铂、钨及其合金，还包括上述金属元素的碳化物、氮化物等。
对于器件的NMOS区而言，功函数设定金属层包括一层或多层金属或金属化合物，其构成材料为适用于NMOS的金属材料，包括钛、钽、铝、锆、铪及其合金，还包括上述金属元素的碳化物、氮化物等。
浸润层的材料包括钛或钛铝合金，形成浸润层的作用是改善功函数设定金属层和金属栅极材料层之间的界面特性。
金属栅极材料层的材料包括钨、铝等可以通过化学气相沉积、原子层沉积或者物理气相沉积工艺形成的适宜的物质。
至此，完成了根据本发明示例性实施例二的方法实施的工艺步骤。可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。
与现有工艺相比，根据本发明提出的方法，可以易于控制形成的界面层的厚度，提升形成的界面层的质量，增强器件的可靠性。
[示例性实施例三]
首先，提供根据上述本发明示例性实施例的方法实施的工艺步骤获得的半导体器件，包括：半导体衬底，在半导体衬底中形成有隔离结构以及各种阱(well)结构，作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。
形成在半导体衬底上的自下而上层叠的界面层、高k介电层、覆盖层、阻挡层、功函数设定金属层、浸润层和金属栅极材料层。
形成在半导体衬底上的侧壁结构，侧壁结构由氧化物、氮化物或者二者的组合构成；形成在半导体衬底上的层间介电层。
然后，通过后续工艺完成整个半导体器件的制作，包括：在半导体衬底上形成另一层间介电层，覆盖金属栅极材料层的顶部。
在所述层间介电层中形成接触孔，露出金属栅极材料层的顶部以及形成于半导体衬底中的源/漏区的顶部。
填充金属(通常为钨)于接触孔中形成连接后续形成的互连金属层与所述自对准硅化物的接触塞。
形成多个互连金属层，通常采用双大马士革工艺来完成；形成金属焊盘，用于后续实施器件封装时的引线键合。
所述界面层采用上述实施例一和实施例二的方法制成，具有提升的界面层质量和/或进一步降低的界面层厚度，从而提高了器件的性能并增强了器件的可靠性。
[示例性实施例四]
本发明还提供一种电子装置，其包括根据本发明示例性实施例三的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层；
在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；
去除所述伪栅极结构，形成沟槽；
在所述沟槽的底部形成界面层；
在所述沟槽的侧壁和所述界面层的顶部形成掺杂杂质的高k介电层；
在所述高k介电层上形成覆盖层，并实施退火处理，使所述高k介电层中的掺杂杂质扩散到所述高k介电层与所述界面层的界面；
形成金属栅极结构，以完全填充所述沟槽。
2.根据权利要求1所述的方法，其特征在于，所述掺杂杂质为氟。
3.根据权利要求1所述的方法，其特征在于，采用等离子增强原子层沉积工艺形成所述掺杂杂质的高k介电层。
4.根据权利要求1所述的方法，其特征在于，所述掺杂杂质的高k介电层为多层层叠结构，所述层叠结构包括多层依次层叠的第一高k介电层和第一掺杂杂质高k介电层。
5.根据权利要求4所述的方法，其特征在于，所述第一高k介电层为HfO2层，所述第一掺杂杂质高k介电层为掺杂氟的HfO2层。
6.根据权利要求1所述的方法，其特征在于，所述退火处理的温度为600℃-1100℃。
7.根据权利要求1所述的方法，其特征在于，所述金属栅极结构包括自下而上层叠的阻挡层、功函数设定金属层、浸润层和金属栅极材料层。
8.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上层叠的牺牲栅介电层和牺牲栅电极层；
在所述半导体衬底上形成层间介电层，以填充所述伪栅极结构之间的间隙；
去除所述伪栅极结构，形成沟槽；
在所述沟槽的侧壁和底部形成掺杂氧的高k介电层；
在所述高k介电层上形成覆盖层，并实施退火处理，使所述高k介电层中的掺杂氧扩散到所述高k介电层与所述半导体衬底之间的界面，形成界面层；
形成金属栅极结构，以完全填充所述沟槽。
9.根据权利要求8所述的方法，其特征在于，采用等离子增强原子层沉积工艺形成所述掺杂氧的高k介电层。
10.根据权利要求8所述的方法，其特征在于，所述掺杂氧的高k介电层为多层层叠结构，所述层叠结构包括多层依次层叠的第一高k介电层和第一掺杂氧的高k介电层。
11.根据权利要求10所述的方法，其特征在于，所述第一高k介电层为HfO2层，所述第一掺杂氧的高k介电层为掺杂氧的HfO2层。
12.根据权利要求8所述的方法，其特征在于，所述退火处理的温度为600℃-1100℃。
13.根据权利要求8所述的方法，其特征在于，所述金属栅极结构包括自下而上层叠的阻挡层、功函数设定金属层、浸润层和金属栅极材料层。
14.一种采用权利要求1-13之一所述的方法制造的半导体器件。
15.一种电子装置，其特征在于，所述电子装置包括权利要求14所述的半导体器件。
CN201610015203.7A 2016-01-11 2016-01-11 一种半导体器件及其制造方法、电子装置 Pending CN106960790A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610015203.7A CN106960790A (zh) 2016-01-11 2016-01-11 一种半导体器件及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610015203.7A CN106960790A (zh) 2016-01-11 2016-01-11 一种半导体器件及其制造方法、电子装置

Publications (1)

Publication Number Publication Date
CN106960790A true CN106960790A (zh) 2017-07-18

Family

ID=59481180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610015203.7A Pending CN106960790A (zh) 2016-01-11 2016-01-11 一种半导体器件及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN106960790A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073704A (ja) * 2004-09-01 2006-03-16 Seiko Epson Corp 半導体装置の製造方法
US20130026579A1 (en) * 2011-07-26 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing High-K Dielectric Metal Gate CMOS
CN103477419A (zh) * 2011-03-31 2013-12-25 东京毅力科创株式会社 用于通过固相扩散形成超浅掺杂区域的方法
CN104103509A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 界面层的形成方法及金属栅极晶体管的形成方法
CN104681490A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN104952714A (zh) * 2014-03-24 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106257620A (zh) * 2015-06-18 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073704A (ja) * 2004-09-01 2006-03-16 Seiko Epson Corp 半導体装置の製造方法
CN103477419A (zh) * 2011-03-31 2013-12-25 东京毅力科创株式会社 用于通过固相扩散形成超浅掺杂区域的方法
US20130026579A1 (en) * 2011-07-26 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing High-K Dielectric Metal Gate CMOS
CN104103509A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 界面层的形成方法及金属栅极晶体管的形成方法
CN104681490A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法
CN104952714A (zh) * 2014-03-24 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106257620A (zh) * 2015-06-18 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Similar Documents

Publication Publication Date Title
CN104576337B (zh) 一种半导体器件的制造方法
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
CN106257620B (zh) 一种半导体器件及其制造方法、电子装置
CN105990145A (zh) 一种半导体器件及其制作方法和电子装置
CN104752447B (zh) 一种半导体器件及其制作方法
CN107305846A (zh) 一种半导体器件及其制作方法
CN107785248A (zh) 一种半导体器件及其制造方法、电子装置
CN104425575A (zh) 金属栅极结构及其制作方法
CN105244265B (zh) 一种半导体器件及其制作方法和电子装置
CN103839806B (zh) 半导体器件及其制造方法
CN106601619A (zh) 一种半导体器件及其制备方法、电子装置
CN105762105A (zh) 一种半导体器件及其制造方法、电子装置
CN109786448A (zh) 金属栅极、半导体器件及其制造方法
CN108400115A (zh) 一种半导体器件及其制造方法和电子装置
CN107799471A (zh) 一种半导体器件及其制造方法和电子装置
CN104916590B (zh) 一种半导体器件及其制造方法
CN104752316B (zh) 一种制作半导体器件的方法
CN105097693B (zh) 一种半导体器件及其制造方法、电子装置
CN107978564A (zh) 一种半导体器件及其制造方法和电子装置
CN106558491A (zh) 一种半导体器件及其制造方法、电子装置
CN105990237B (zh) 一种半导体器件及其制造方法、电子装置
CN105845573A (zh) 一种FinFET器件及其制造方法、电子装置
CN105405751B (zh) 一种半导体器件及其制造方法、电子装置
CN106960790A (zh) 一种半导体器件及其制造方法、电子装置
CN104979289B (zh) 一种半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170718

RJ01 Rejection of invention patent application after publication