CN104425575A - 金属栅极结构及其制作方法 - Google Patents

金属栅极结构及其制作方法 Download PDF

Info

Publication number
CN104425575A
CN104425575A CN201310395528.9A CN201310395528A CN104425575A CN 104425575 A CN104425575 A CN 104425575A CN 201310395528 A CN201310395528 A CN 201310395528A CN 104425575 A CN104425575 A CN 104425575A
Authority
CN
China
Prior art keywords
type work
function layer
layer
siliceous
metal gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310395528.9A
Other languages
English (en)
Inventor
郑存闵
何念葶
陈健豪
张净云
黄信富
蔡旻錞
孙启原
许启茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201310395528.9A priority Critical patent/CN104425575A/zh
Publication of CN104425575A publication Critical patent/CN104425575A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开一种金属栅极结构及其制作方法。该金属栅极结构包含一半导体基底、一栅极介电层、一多层结构的P型功函数层以及一导电金属层。栅极介电层设置于半导体基底上。多层结构的P型功函数层设置于栅极介电层上，且多层结构的P型功函数层包含至少一结晶状(crystalline)P型功函数层以及至少一非结晶状(amorphous)P型功函数层。此外，导电金属层设置于多层结构的P型功函数层上。

Description

金属栅极结构及其制作方法
技术领域
本发明涉及一种金属栅极结构及其制作方法，尤其是涉及一种具有多层结构的P型功函数层的金属栅极结构及其制作方法，其中多层结构的P型功函数层包含至少一非结晶状(amorphous)P型功函数层。
背景技术
在现有半导体产业中，多晶硅广泛地应用于半导体元件如金属氧化物半导体(metal-oxide-semiconductor,MOS)晶体管中，作为标准的栅极材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boronpenetration)效应导致元件效能降低，及其难以避免的空乏效应(depletioneffect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。因此，半导体业界尝试以新的栅极材料，例如利用功函数(work function)金属来取代传统的多晶硅栅极，用以作为匹配高介电常数(high-k)栅极介电层的金属栅极。
在互补式金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)元件中，双功函数金属栅极一需与NMOS元件搭配，一则需与PMOS元件搭配，因此使得相关元件的整合技术以及制作工艺控制更形复杂，且各填充材料的厚度与成分控制要求也更形严苛。现有PMOS元件中可依序设置一P型功函数层以及一N型功函数层于栅极介电层上，且搭配导电金属层作为金属栅极，使金属栅极具有介于4.8电子伏特(eV)至5.2eV左右的功函数。当N型功函数层由铝化钛(titanium aluminide,TiAl)所组成时，在后续进行源极/漏极活化回火、形成金属硅化物或后段热处理等高热预算制作工艺时，N型功函数层中的铝原子将可能向下扩散至P型功函数层中，而影响金属栅极的功函数值，造成PMOS元件的电性偏移。
因此，如何改善P型功函数层的结构与制作工艺以避免N型功函数层的金属原子的扩散，且维持PMOS元件的预期效能实为相关技术者所欲改进的课题。
发明内容
本发明的目的之一在于提供一种具有多层结构的P型功函数层的金属栅极结构及其制作工艺，以避免非预期的金属原子的扩散现象，使半导体装置具有所需的电性表现。
本发明的一较佳实施例提供一种金属栅极结构，其包含一半导体基底、一栅极介电层、一多层结构的P型功函数层以及一导电金属层。栅极介电层设置于半导体基底上。多层结构的P型功函数层设置于栅极介电层上，且多层结构的P型功函数层包含至少一结晶状(crystalline)P型功函数层以及至少一非结晶状(amorphous)P型功函数层。此外，导电金属层设置于多层结构的P型功函数层上。
本发明的另一较佳实施例提供一种金属栅极结构的制作方法，其包含下列步骤：首先，形成一层间介电层于一半导体基底上，且形成一栅极沟槽于层间介电层中；接着，形成一栅极介电层于栅极沟槽中；随后，形成一多层结构的P型功函数层于栅极沟槽中的栅极介电层上，其中形成多层结构的P型功函数层的方法至少包含在形成一结晶状P型功函数层后，形成一非结晶状P型功函数层；最后，形成一导电金属层填满该栅极沟槽。
本发明多层结构的P型功函数层中是将非结晶状含硅的P型功函数层设置于结晶状未含硅的P型功函数层上方，由于含硅的P型功函数层未具有规则的结晶界面(grain boundary)，因此非结晶状含硅的P型功函数层可用于有效阻挡来自N型功函数层或导电金属层的金属原子在后续热处理制作工艺进行时扩散至P型功函数层中，以避免金属栅极的功函数值的偏移，使半导体装置具有预期的电性表现。
附图说明
图1至图9绘示了本发明的一较佳实施例的金属栅极结构的制作方法的示意图；
图10绘示了本发明的一较佳实施例的金属栅极结构的示意图。
主要元件符号说明
10        第一区域               20   第二区域
100，200                         半导体基底
102，201                         浅沟槽隔离
104        第一堆叠结构          106       第二堆叠结构
108，204                         介质层
110，206                         栅极介电层
112，208                         底阻障层
114        牺牲栅极              116       盖层
118A       第一轻掺杂漏极        118B      第二轻掺杂漏极
120，222                         间隙壁
122A，122C                       第一源极/漏极区
122B，122D                       第二源极/漏极区
123，226                         金属硅化物层
124，228                         接触洞蚀刻停止层
126，230                         层间介电层
128        第一栅极沟槽          130       第二栅极沟槽
132，210                         蚀刻停止层
134，212A                        未含硅的P型功函数层
136，212B                        含硅的P型功函数层
138，212                         多层结构的P型功函数层
140        图案化光致抗蚀剂
           层
142，214                         N型功函数层
144，216                         顶阻障层
146，218                         导电金属层
148        第一金属栅极结构      150       第二金属栅极结构
202        金属栅极结构          220       轻掺杂漏极
224        源极/漏极区
具体实施方式
为使熟习本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图9。图1至图9绘示了本发明的一较佳实施例的金属栅极结构的制作方法的示意图。如图1所示，首先提供一半导体基底100，半导体基底100定义有一第一区域10与一第二区域20例如：一PMOS区域与一NMOS区域，且半导体基底100包含有多个浅沟槽隔离(shallow trenchisolation,STI)102，用于电性隔绝两相邻区域。半导体基底100可以例如是硅基底(silicon substrate)、外延硅(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)、碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon-on-insulator,SOI)基底或其他半导体基底材料所构成的基底，但不以上述为限。浅沟槽隔离102可包含硅氧化物等绝缘材料，或是以其他如场氧化层（field oxide,FOX）等的绝缘结构来取代，而形成浅沟槽隔离的方法为现有该项技术者与通常知识者所熟知，在此不多加赘述。
接着，分别于第一区域10与第二区域20形成一第一堆叠结构104以及一第二堆叠结构106。形成第一堆叠结构104以及第二堆叠结构106的方法包含下列步骤。首先，在半导体基底100表面上选择性形成一由氧化物、氮化物等介电材料所构成的介质材料层(图未示)，并再依序形成一栅极介电材料层(图未示)以及一阻障材料层(图未示)在介质材料层上。接着，在阻障材料层表面依序形成一牺牲层(图未示)，例如多晶硅层，以及一硬掩模层(图未示)。然后利用一图案化光致抗蚀剂层(图未示)当作掩模进行一图案转移制作工艺，以单次蚀刻或逐次蚀刻步骤，去除部分的硬掩模层、牺牲层、阻障材料层、栅极介电材料层以及介质材料层，而于半导体基底100上形成第一堆叠结构104以及第二堆叠结构106，使第一堆叠结构104以及第二堆叠结构106将分别包含一介质层(interfacial layer)108、一栅极介电层110、一底阻障层112、一牺牲栅极114以及一盖层116依序设置于半导体基底100上。其中，介质层108可为单层结构或多层结构的介电层，例如：氧化硅层(SiO)、氮化硅(SiN)层或其组合，底阻障层112的材料可包含氮化钛(titanium nitride，TiN)，牺牲栅极114可包含多晶硅栅极，盖层116则可由氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)及/或氮氧化硅(SiON)所构成。
本发明可应用于各式半导体装置包含平面晶体管或非平面晶体管例如:鳍式场效晶体管(Fin Field effect transistor，FinFET)的各种金属栅极制作工艺包括先栅极(gate first)制作工艺、后栅极(gate last)制作工艺的先栅极介电层(high-k first)制作工艺以及后栅极制作工艺的后栅极介电层(high-k last)制作工艺等。本实施例是以后栅极制作工艺的先栅极介电层制作工艺为例，故栅极介电层110是一具有「－型」剖面的高介电常数介电层，其材料包含介电常数大于4的介电材料，例如是选自氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO4)、硅酸铪氮氧化合物(hafnium siliconoxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化镧(lanthanumoxide，La2O3)、氧化钽(tantalum oxide，Ta2O5)、氧化钇(yttrium oxide，Y2O3)、氧化锆(zirconium oxide，ZrO2)、钛酸锶（strontium titanate oxide，SrTiO3）、硅酸锆氧化合物(zirconium silicon oxide，ZrSiO4)、锆酸铪(hafnium zirconiumoxide，HfZrO4)、锶铋钽氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(lead zirconate titanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(bariumstrontium titanate,BaxSr1-xTiO3,BST)、或其组合所组成的群组。形成栅极介电层110的方法包括原子层沉积(atomic layer deposition,ALD)制作工艺或有机金属化学气相沉积法(metal-organic chemical vapor deposition,MOCVD)，但不以此为限。
随后，可选择性进行一离子注入制作工艺以在第一堆叠结构104/第二堆叠结构106的两侧形成轻掺杂漏极(lightly doped drain,LDD)。然后，再依序形成间隙壁120、源极/漏极区、接触洞蚀刻停止层(contact etch stop layer,CESL)124以及层间介电层126。其中第一轻掺杂漏极118A与第一源极/漏极区122A具有第一导电型，例如P型，形成于第一区域10中，而第二轻掺杂漏极118B与第二源极/漏极区122B则具有第二导电型，例如N型，形成于第二区域20中。接触洞蚀刻停止层124可选择性设置于第一堆叠结构104/第二堆叠结构106与层间介电层126之间，其材料可包括例如氮化硅、氮掺杂的碳化硅(nitrogen doped silicon carbide，NDC)层等介电材料，且接触洞蚀刻停止层124也可额外具有一应力。层间介电层126可为旋转涂布(spin-on-coating,SOC)制作工艺、化学气相沉积(CVD)制作工艺或其他适合的制作工艺等形成的介电材料所构成，介电材料包含低介电常数(dielectricconstant，k)材料（介电常数值小于3.9）、超低介电常数(ultra low-k，以下简称为ULK)材料（介电常数值小于2.6）、或多孔性超低介电常数(porous ULK)材料，但不限于此。
此外，形成源极/漏极区之后及形成接触洞蚀刻停止层124以及层间介电层126之前，可进行一自对准金属硅化物制作工艺，例如先形成一由钴、钛、镍、铂、钯、钼等所构成的金属层(图未示)于半导体基底100上，且覆盖第一源极/漏极区122A与第二源极/漏极区122B，接着利用至少一次的快速升温退火(rapid thermal anneal,RTP)制作工艺使金属层与第一源极/漏极区122A以及第二源极/漏极区122B的硅外延层反应，以于整个第一源极/漏极区122A以及第二源极/漏极区122B的表面形成一金属硅化物层123，最后再去除未反应的金属层，使完成的金属硅化物层123完整覆盖第一源极/漏极区122A以及第二源极/漏极区122B。形成金属硅化物层的时间点不限于此，也可在后续形成源极/漏极接触洞于层间介电层126中，且暴露出源极/漏极区后进行。
之后，如图2所示，进行一平坦化制作工艺，例如一化学机械研磨(chemical mechanical polish,CMP)制作工艺或者一回蚀刻制作工艺，依序移除部分的层间介电层126、部分的接触洞蚀刻停止层124、部分的间隙壁120，并完全移除盖层116，至暴露牺牲栅极114，再利用底阻障层112作为保护层来移除牺牲栅极114，以分别形成第一栅极沟槽128以及第二栅极沟槽130于第一区域10与第二区域20的层间介电层126中。值得注意的是，由于栅极介电层110表面是被底阻障层112覆盖，所以栅极介电层110将不会被蚀刻或被掏空。最后，选择性地全面性沉积一蚀刻停止层132顺向性覆盖第一栅极沟槽128以及第二栅极沟槽130的底部及侧壁。其中，蚀刻停止层132的材料较佳与底阻障层112不同，例如包括氮化钽(tantalum nitride,TaN)，但不限于此。
在另一实施例中，如图3所示，有别于图2的实施例中栅极介电层110是以「先栅极介电层(high-k first)制作工艺」形成(即栅极介电层是在移除牺牲栅极114之前形成)而具有「－型」剖面，图3的实施例中栅极介电层110A是以「后栅极介电层(high-k last)制作工艺」形成(即栅极介电层是在移除牺牲栅极114之后形成)，因此栅极介电层110A是具有「U型」剖面，在此实施例中，先前形成的第一堆叠结构以及第二堆叠结构可毋须包含栅极介电层以及底阻障层，此外，移除牺牲栅极114至暴露介质层108后，可进一步选择性移除介质层108，再形成栅极介电层110A与蚀刻停止层132。
另一方面，前述两种实施例的第一源极/漏极区122A以及第二源极/漏极区122B均也可通过离子植入或掺杂外延等方式形成源极/漏极掺杂区，且第一源极/漏极区122A以及第二源极/漏极区122B的形状也可依后续形成的金属栅极结构下方通道所需的应力而进行调整。半导体装置中的各元件可以依照不同设计而具有不同的实施态样，举例来说，源极/漏极区可包含以选择性外延成长(selective epitaxial growth,SEG)形成的一外延层，其中外延层可直接形成于半导体基底100上，如图3所示的第一源极/漏极区122C以及第二源极/漏极区122D，或先形成凹槽于第一堆叠结构104/第二堆叠结构106的两侧，再填入外延层于凹槽中，如图2所示的第一源极/漏极区122A以及第二源极/漏极区122B，以提供应力于金属栅极结构下方的通道区。在本实施例中，当第一区域10是PMOS区域，第二区域20是NMOS区域，第一区域10的第一源极/漏极区122A/122C的外延层可由硅化锗(SiGe)组成以提供压缩应力至通道区，而第二区域20的第二源极/漏极区122B/122D的外延层可由磷化硅(SiP)或碳化硅(SiC)组成以提供拉伸应力至通道区，但不以此为限。此外，可混合搭配干、湿蚀刻制作工艺以形成各种形状如桶形(边较直的形状)、六角形、多角形的凹槽，在后续制作工艺中，形成于此类形状的凹槽中的外延层可具有六面体(hexagon，又叫sigmaΣ)或八面体(octagon)的截面形状，并具有一大体上平坦的底面，以增加对通道区所提供的应力。上述的实施方式仅为示例，本发明的金属栅极结构可以具有各种不同实施态样，在此不一一赘述。以下实施例将以图2中所示的实施态样进行描述。
如图4所示，进行原子层沉积(atomic layer deposition,ALD)制作工艺或其他适合的沉积制作工艺以依序形成一结晶状(crystalline)P型功函数层例如：一未含硅的P型功函数层134以及一非结晶状(amorphous)P型功函数层例如：一含硅的P型功函数层136顺向性地覆盖层间介电层126以及第一栅极沟槽128与第二栅极沟槽130的底部及侧壁，而形成一多层结构的P型功函数层138于第一栅极沟槽128与第二栅极沟槽130中的栅极介电层110上。未含硅的P型功函数层134可选用功函数为4.8eV～5.2eV的金属材料，如氮化钛(TiN)、氮化钽(TaN)或碳化钽(TaC)等，但不以此为限，且较佳不同于相邻的蚀刻停止层132的材料或底阻障层112的材料。含硅的P型功函数层136的组成与未含硅的P型功函数层134的组成相比，另包含硅原子，举例来说，当未含硅的P型功函数层包含钛原子及氮原子时，含硅的P型功函数层将包含钛原子及氮原子，且另包含硅原子，其中含硅的P型功函数层136的原子组成比中硅原子的百分比是介于6％至20％。此外，含硅的P型功函数层136的一密度较佳是大于该未含硅的P型功函数层134的一密度。在本实施例中，结晶状未含硅的P型功函数层134的材料包括氮化钛(titaniumnitride，TiN)，其密度为4.6～5.2克/立方厘米(g/cm3)，而非结晶状含硅的P型功函数层136的材料包括硅掺杂的氮化钛(titanium silicon nitride，TiSiN)，其密度为4.0～5.4克/立方厘米(g/cm3)。
值得注意的是，形成未含硅的P型功函数层134的原子层沉积制作工艺包括提供钛前驱物(precursor)以及氮前驱物至半导体基底100以形成氮化钛(TiN)层；而形成含硅的P型功函数层136的原子层沉积制作工艺则包括先同时提供钛前驱物(precursor)以及氮前驱物至半导体基底100后，再提供硅前驱物至半导体基底100，也就是说，先形成一氮化钛层后，再加入硅原子与氮化钛层反应形成硅氮键(Si-N)，使原先具有规则结晶界面(grain boundary)的氮化钛(TiN)层转化成未具有规则结晶界面的硅氮化钛(TiSiN)层。在另一实施例中，形成含硅的P型功函数层136的原子层沉积制作工艺的前驱物的提供顺序也可调整为先提供钛前驱物后，再提供氮前驱物以及硅前驱物，也就是说，先形成一钛金属层后，再使后形成的硅氮键(Si-N)与钛金属层反应，而形成硅氮化钛(TiSiN)层。此外，在进行提供前驱物的吸附(adsorption)制作工艺之间，也可进行提供洁净气体的洁净(purge)制作工艺。另外，上述制作工艺可另包括加热以及/或等离子体制作工艺，以提高反应效率。在本实施例中，钛前驱物包含四氯化钛(titanium tetrachloride，TiCl4)，氮前驱物包含氨(ammonia，NH3)，且硅前驱物包含硅烷(silane，SiH4)，但不以此为限。
形成含硅的P型功函数层136的方法不以上述为限，在其他实施例中，可包括下列步骤。首先，进行一沉积制作工艺形成一氮化钛(TiN)层，接着，进行一物理气相沉积(physical vapor deposition，PVD)制作工艺形成一硅层覆盖氮化钛层，最后，进行一热处理制作工艺，使硅原子扩散至氮化钛层中，而形成硅氮化钛(TiSiN)层。
另外，本发明不限于以不同制作工艺分开形成未含硅的P型功函数层134以及含硅的P型功函数层136，在一实施例中，可先形成具有一厚度相近多层结构的P型功函数层138的预定厚度的未含硅的P型功函数层例如：氮化钛(TiN)层后，再通入硅原子与此未含硅的P型功函数层反应，令部分未含硅的P型功函数层转变成含硅的P型功函数层，以在相同反应腔室中同时，亦即进行同位(in-situ)反应，完成所需的未含硅的P型功函数层134以及含硅的P型功函数层136。
此外，多层结构的P型功函数层138不以包含单层结晶状未含硅的P型功函数层134以及单层非结晶状含硅的P型功函数层136为限，也可交替进行上述未含硅的P型功函数层134的制作工艺以及含硅的P型功函数层136的制作工艺，使多层结构的P型功函数层由数个未含硅的P型功函数层以及数个含硅的P型功函数层的堆叠层共同组成，其中未含硅的P型功函数层以及含硅的P型功函数层，亦即结晶状P型功函数层以及非结晶状P型功函数层，的个数以及排列顺序可依制作工艺需求进行调整。值得注意的是，多层结构的P型功函数层的最上层较佳是非结晶状P型功函数层例如：含硅的P型功函数层，而最下层则可以是结晶状P型功函数层例如：未含硅的P型功函数层或是非结晶状P型功函数层例如：含硅的P型功函数层。在一实施例中，一非结晶状P型功函数层可另形成于一结晶状P型功函数层之前，也就是说，先形成一非结晶状含硅的第一P型功函数层，再依序形成一结晶状未含硅的第二P型功函数层以及一非结晶状含硅的第三P型功函数层堆叠于第一P型功函数层上。
如图5所示，进行一光光刻制作工艺，于半导体基底100上形成一具有单层或多层结构的图案化光致抗蚀剂层140。其中，图案化光致抗蚀剂层140可以暴露出位于第二区域20内的多层结构的P型功函数层138。随后，进行一蚀刻制作工艺，利用一合适的蚀刻剂移除未被图案化光致抗蚀剂层140保护的多层结构的P型功函数层138，以暴露出于第二栅极沟槽130内的蚀刻停止层132。在移除多层结构的P型功函数层138时，蚀刻停止层132可用于避免其下方的底阻障层112与栅极介电层110被移除。
在另一实施例中，如图6所示，将图案化光致抗蚀剂层140A仅形成于第一栅极沟槽128内，且使其表面略低于第一栅极沟槽128的开口，而未覆盖第一栅极沟槽128两侧的层间介电层126，由此进行后续的蚀刻制作工艺时，除了第二区域20的多层结构的P型功函数层138会被蚀刻去除之外，第一栅极沟槽128开口周围的多层结构的P型功函数层138也将被削薄或去除，暴露出第一栅极沟槽128开口处的侧壁，以扩大第一栅极沟槽128的开口，改善后续形成的导电金属层对第一栅极沟槽128的填入效果。
如图7所示，去除图案化光致抗蚀剂层140后，进行一沉积制作工艺例如：化学气相沉积(chemical vapor deposition，CVD)制作工艺或物理气相沉积(physical vapor deposition，PVD)制作工艺以全面性形成一N型功函数层142于半导体基底100上，且第一区域10中N型功函数层142将覆盖多层结构的P型功函数层138。N型功函数层142可选用功函数为3.9电子伏特(eV)～4.3eV的金属材料，如铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)或铝化铪(HfAl)等，但不以此为限。N型功函数层142可为一单层结构或一复合层结构。在本实施例中，N型功函数层142可为铝化钛(TiAl)层。
如图8所示，形成一导电金属层146于N型功函数层142上，使导电金属层146填满第一栅极沟槽128与第二栅极沟槽130，且在形成导电金属层146之前可选择性形成一顶阻障层144。顶阻障层144的材料可包含氮化钛(TiN)或氮化钽(TaN)，但不限于此。顶阻障层144的设置可用于增进导电金属层146在栅极沟槽内的附着及/或填隙能力，也可用于防止导电金属层146内的金属原子产生电扩散或热扩散现象，而穿入下方的功函数层中。导电金属层146的材料可选择具有优良填充能力与较低阻值的金属或金属氧化物，例如：铜(copper,Cu)、铝(aluminum,Al)、钨(tungsten,W)、钛铝合金(TiAl)、氧化铝钛(titanium aluminum oxide,TiAlO)、钴钨磷化物(cobalt tungstenphosphide，CoWP)等低电阻材料或其组合，但不以此为限。
如图9所示，进行一平坦化制作工艺，例如一化学机械研磨(chemicalmechanical polish,CMP)制作工艺或者一回蚀刻制作工艺，移除第一栅极沟槽128与第二栅极沟槽130之外的导电金属层146、顶阻障层144、N型功函数层142、多层结构的P型功函数层138以及蚀刻停止层132，至暴露出层间介电层126。至此，完成位于第一区域10的第一金属栅极结构148以及位于第二区域20的第二金属栅极结构150。
本发明也提供一种具有多层结构的P型功函数层的金属栅极结构。请参考图10。图10绘示了本发明的一较佳实施例的金属栅极结构的示意图。如图10所示，一金属栅极结构202设置于一半导体基底200上，且较佳是设置于半导体基底200中预订形成PMOS的区域，另外，半导体基底200包含有多个浅沟槽隔离(shallow trench isolation,STI)201，以提供电性隔绝效果。金属栅极结构202包含一介质层204、一栅极介电层206、一底阻障层208、一蚀刻停止层210、一多层结构的P型功函数层212、一N型功函数层214、一顶阻障层216以及一导电金属层218依序设置于半导体基底200上。金属栅极结构202另包含轻掺杂漏极220以及源极/漏极区224，其中源极/漏极区224可包含外延层以提供应力至金属栅极结构202下方的通道区，且一金属硅化物层226可选择性设置于源极/漏极区224上以降低后续形成的接触插栓与源极/漏极区224之间的电阻。此外，金属栅极结构202是被间隙壁222、接触洞蚀刻停止层228以及层间介电层230共同环绕。
值得注意的是，多层结构的P型功函数层212是由至少一结晶状(crystalline)P型功函数层以及至少一非结晶状(amorphous)P型功函数层共同组成，例如：至少一结晶状未含硅的P型功函数层212A以及至少一非结晶状含硅的P型功函数层212B共同组成，且含硅的P型功函数层212B的一原子组成比中硅原子的百分比是介于6％至20％。在本实施例中，结晶状未含硅的P型功函数层212A的材料包含氮化钛(titanium nitride，TiN)，而非结晶含硅的P型功函数层212B的材料包含硅掺杂的氮化钛(titanium siliconnitride，TiSiN)。未含硅的P型功函数层212A是一结晶状(crystalline)P型功函数层，其具有规则的结晶界面所形成的栅状通道，而含硅的P型功函数层212B是一非结晶状(amorphous)P型功函数层，通过硅原子的加入，使含硅的P型功函数层212B未具有规则的结晶界面，而不具有栅状通道，因此，当后段热处理制作工艺造成N型功函数层214的金属原子例如：铝原子欲向下移动至多层结构的P型功函数层212中时，金属原子将无法顺利穿过含硅的P型功函数层212B，也就是说，非结晶状P型功函数层可阻挡金属原子，而有效避免非预期的金属原子的扩散现象。为达到上述效果，非结晶状P型功函数层(亦即含硅的P型功函数层212B)的一厚度与多层结构的P型功函数层212的一厚度的比例较佳是实质上大于1/10。在本实施例中，含硅的P型功函数层212B的厚度可介于10至70埃(Angstroms，)，而多层结构的P型功函数层212的一厚度介于30至100埃，也就是说，含硅的P型功函数层212B的厚度不限定大于、等于或小于未含硅的P型功函数层212A的一厚度，但至少需实质上大于多层结构的P型功函数层212的总厚度的1/10，此外，较佳是设置至少一非结晶状含硅的P型功函数层212B相邻N型功函数层214，使结晶状未含硅的P型功函数层212A较佳是未直接接触N型功函数层214。
多层结构的P型功函数层不以单一未含硅的P型功函数层以及单一含硅的P型功函数层所形成的双层结构为限，在其他实施例中，多层结构的P型功函数层也可是未含硅的P型功函数层-含硅的P型功函数，或含硅的P型功函数层-未含硅的P型功函数层-含硅的P型功函数层依序堆叠或是重复依序堆叠设置于半导体基底上。也就是说，多层结构的P型功函数层可由结晶状P型功函数层-非结晶状P型功函数，或非结晶状P型功函数-结晶状P型功函数层-非结晶状P型功函数依序堆叠或是重复依序堆叠而成。
综上所述，本发明多层结构的P型功函数层中是将非结晶状含硅的P型功函数层设置于结晶状未含硅的P型功函数层上方，由于含硅的P型功函数层未具有规则的结晶界面(grain boundary)，因此非结晶状含硅的P型功函数层可用于有效阻挡来自N型功函数层或导电金属层的金属原子在后续热处理制作工艺进行时扩散至P型功函数层中，以避免金属栅极的功函数值的偏移，使半导体装置具有预期的电性表现。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种金属栅极结构，包括：
栅极介电层，设置于一半导体基底上；
多层结构的P型功函数层，设置于该栅极介电层上，其中该多层结构的P型功函数层包括至少一结晶状(crystalline)P型功函数层以及至少一非结晶状(amorphous)P型功函数层；以及
导电金属层，设置于该多层结构的P型功函数层上。
2.如权利要求1所述的金属栅极结构，另包括一N型功函数层，设置于该多层结构的P型功函数层与该导电金属层之间，且该N型功函数层的材料包括铝(aluminum，Al)。
3.如权利要求1所述的金属栅极结构，其中该结晶状P型功函数层包括一未含硅的P型功函数层，且该非结晶状P型功函数层包括一含硅的P型功函数层。
4.如权利要求3所述的金属栅极结构，其中该含硅的P型功函数层的一密度大于该未含硅的P型功函数层的一密度。
5.如权利要求3所述的金属栅极结构，其中该含硅的P型功函数层的一原子组成比中硅原子的百分比介于6％至20％。
6.如权利要求3所述的金属栅极结构，其中该含硅的P型功函数层的一厚度与该多层结构的P型功函数层的一厚度的比例实质上大于1/10。
7.如权利要求3所述的金属栅极结构，其中该含硅的P型功函数层的一厚度介于10至70埃(Angstroms，)，且该多层结构的P型功函数层的一厚度介于30至100埃。
8.如权利要求1所述的金属栅极结构，其中该非结晶状P型功函数层的一厚度与该多层结构的P型功函数层的一厚度的比例实质上大于1/10。
9.如权利要求1所述的金属栅极结构，其中该结晶状P型功函数层的材料包括氮化钛(titanium nitride，TiN)，该非结晶状P型功函数层的材料包括硅掺杂的氮化钛(titanium silicon nitride，TiSiN)。
10.如权利要求1所述的金属栅极结构，另包括一底阻障层，设置于该栅极介电层与该多层结构的P型功函数层之间。
11.一种金属栅极结构的制作方法，包括：
形成一层间介电层于一半导体基底上；
形成一栅极沟槽于该层间介电层中；
形成一栅极介电层于该栅极沟槽中；
形成一多层结构的P型功函数层于该栅极介电层上，其中形成该多层结构的P型功函数层的方法至少包括在形成一结晶状P型功函数层后，形成一非结晶状P型功函数层；以及
形成一导电金属层填满该栅极沟槽。
12.如权利要求11所述的金属栅极结构的制作方法，其中形成该非结晶状P型功函数层的方法包括进行一原子层沉积(atomic layer deposition,ALD)制作工艺。
13.如权利要求12所述的金属栅极结构的制作方法，其中该原子层沉积制作工艺包括先提供钛前驱物(precursor)以及氮前驱物后，再提供硅前驱物。
14.如权利要求12所述的金属栅极结构的制作方法，其中该原子层沉积制作工艺包括先提供钛前驱物(precursor)后，再提供氮前驱物以及硅前驱物。
15.如权利要求11所述的金属栅极结构的制作方法，其中形成该非结晶状P型功函数层的方法包括：
形成一氮化钛层；
形成一硅层覆盖该氮化钛层；以及
进行一热处理制作工艺。
16.如权利要求11所述的金属栅极结构的制作方法，另包括：
在形成该多层结构的P型功函数层之前，形成一底阻障层于该栅极介电层上。
17.如权利要求11所述的金属栅极结构的制作方法，另包括：
在形成该结晶状的P型功函数层之前，形成一非结晶状的第一P型功函数层。
18.如权利要求11所述的金属栅极结构的制作方法，另包括：
形成一N型功函数层于该多层结构的P型功函数层上。
19.如权利要求11所述的金属栅极结构的制作方法，其中形成该结晶状P型功函数层包括形成一未含硅的P型功函数层，且形成该非结晶状P型功函数层包括形成一含硅的P型功函数层。
20.如权利要求11所述的金属栅极结构的制作方法，其中该非结晶状P型功函数层包括一含硅的P型功函数层，且该含硅的P型功函数层的原子组成比中硅原子的百分比介于6％至20％。
CN201310395528.9A 2013-09-03 2013-09-03 金属栅极结构及其制作方法 Pending CN104425575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310395528.9A CN104425575A (zh) 2013-09-03 2013-09-03 金属栅极结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310395528.9A CN104425575A (zh) 2013-09-03 2013-09-03 金属栅极结构及其制作方法

Publications (1)

Publication Number Publication Date
CN104425575A true CN104425575A (zh) 2015-03-18

Family

ID=52974073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310395528.9A Pending CN104425575A (zh) 2013-09-03 2013-09-03 金属栅极结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104425575A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304565A (zh) * 2014-05-28 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107039273A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107887428A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN108538837A (zh) * 2018-03-29 2018-09-14 上海华力集成电路制造有限公司 半导体器件及其形成方法
CN112582400A (zh) * 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304565A (zh) * 2014-05-28 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105304565B (zh) * 2014-05-28 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107039273A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107039273B (zh) * 2016-02-03 2019-12-03 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107887428A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107887428B (zh) * 2016-09-30 2020-10-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN108538837A (zh) * 2018-03-29 2018-09-14 上海华力集成电路制造有限公司 半导体器件及其形成方法
CN112582400A (zh) * 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法

Similar Documents

Publication Publication Date Title
US9768029B2 (en) Method of forming a semiconductor structure
US20150061042A1 (en) Metal gate structure and method of fabricating the same
CN106803484B (zh) 半导体元件及其制作方法
US10199228B2 (en) Manufacturing method of metal gate structure
US9006091B2 (en) Method of forming semiconductor device having metal gate
CN106684041B (zh) 半导体元件及其制作方法
US10068797B2 (en) Semiconductor process for forming plug
CN106683990B (zh) 半导体元件及其制作方法
CN102842491B (zh) 金属栅极的制作方法
CN106920839B (zh) 半导体元件及其制作方法
US20160126139A1 (en) Semiconductor device and method for fabricating the same
CN110473784B (zh) 半导体元件及其制作方法
CN114446883A (zh) 半导体元件及其制作方法
CN104425575A (zh) 金属栅极结构及其制作方法
TWI690984B (zh) 半導體元件及其製作方法
US10943991B2 (en) Semiconductor device and method for fabricating the same
CN103117296B (zh) 金属氧化物半导体晶体管与其形成方法
US20140113425A1 (en) Method of fabricating semiconductor device
TW201740475A (zh) 半導體元件及其製作方法
CN109390394B (zh) 穿隧场效晶体管及其制作方法
US10978556B2 (en) Semiconductor device and method for fabricating the same
CN110828377B (zh) 一种具有不对称功函数金属层的半导体元件
US12021134B2 (en) Semiconductor device and method for fabricating the same
TWI821535B (zh) 一種製作半導體元件的方法
US20230231051A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318