CN104979289B

CN104979289B - 一种半导体器件及其制作方法

Info

Publication number: CN104979289B
Application number: CN201410135858.9A
Authority: CN
Inventors: 赵杰
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-04-04
Filing date: 2014-04-04
Publication date: 2018-11-16
Anticipated expiration: 2034-04-04
Also published as: CN104979289A

Abstract

本发明公开了一种半导体器件及其制作方法，根据本发明的方法提出了一种在PMOS区域中形成新的多‑P型功函数金属层薄膜堆叠结构，以阻止PMOS区域中的铝的扩散，以使形成的半导体器件结构与传统工艺形成的半导体器件结构相比具有良好的间隙填充边缘和较低金属栅极电阻，以提高半导体器件的整体性能，提高半导体器件的良品率。

Description

一种半导体器件及其制作方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种在后高K/后金属栅极技术中PMOS区域具有多-P型功函数金属层薄膜堆叠结构以防止铝扩散现象的发生。

背景技术

集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(MOS)，随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极(high-k and metal gate last)技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。同时，需要缩小CMOS器件栅极介电层的等效氧化层厚度(EOT)，例如缩小至约1.1nm。在后高K(high-k last，HK last process)技术中，为了到达较小的EOT的厚度，采用化学氧化物界面层(chemical oxide IL)代替热栅氧化物层(thermal gate oxide)。

在目前的后高K/后金属栅极(high-K&gate last)技术中，包括去除虚拟多晶硅栅极和栅极氧化层以形成栅极沟槽，在栅极沟槽中沉积形成界面氧化层和高K介电层，接着在栅极沟槽中高K介电层上沉积形成功函数金属层和金属电极层，然后采用化学机械研磨(CMP)去除多余的功函数金属层和金属电极层，以形成金属栅极。

如图1A-1C所示，为根据现有的技术制作后HK/后MG结构的半导体器件的横截面示意图，如附图1A所示，采用刻蚀工艺去除位于半导体衬底100上NMOS区域和PMOS区域中的虚拟栅极和栅极介电层保留位于虚拟栅极结构两侧的间隙壁，以形成金属栅极沟槽，在金属栅极沟槽中依次沉积形成界面层101、高K介电层102、覆盖层103、阻挡层104和PMOS功函数金属层105。

如图1B所示，在半导体衬底上形成图案化的底部抗反射涂层和光刻胶层106，以露出NMOS区域覆盖PMOS区域；根据图案化的底部抗反射涂层和光刻胶层106去除NMOS区域中的PMOS的功函数金属层以露出阻挡层104，接着去除图案化所述底部抗反射涂层和光刻胶层106。

如图1C所示，在半导体衬底100上沉积形成NMOS功函数金属层107和金属电极层108。接着，采用化学机械研磨工艺去除掉多余的金属层以露出层间介电层，最后形成金属栅极。

然而，目前的后高K介电层/后金属栅极与前高K介电层/后金属栅极相比，在形成的金属栅极沟槽中沉积高K介电层和覆盖层之后，这将使栅极堆叠填充变的不容易实现，尤其对于较为先进的技术节点而言。另一方面，在双功函数金属栅极工艺中为了实现在半导体衬底中分别形成PMOS功函数金属层和NMOS功函数金属层，使得薄膜堆叠层和填充工艺变的非常的复杂。同时，在现有的后高K介电层/后金属栅极工艺中，NMOS功函数金属层的材料通常为TiAl或者铝，这样在NMOS功函数层中很容易发生铝原子扩散，较多的铝原子扩散将影响器件的电压(增加PMOS器件的电压，减小NMOS器件的电压)和影响器件的性能以及可靠性。N型功函数中的金属层中的铝原子很容易扩散到PMOS区域的P型功函数金属层和覆盖层以及NMOS区域的覆盖层中，铝扩散到覆盖层中有助于减小NMOS器件的电压，但是，铝扩散到P型功函数金属层中将降低PMOS器件的电压。

因此，需要一种新的半导体器件的制作方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：提供具有第一区域和第二区域的半导体衬底，所述第一区域包括虚拟栅极，所述第二区域包括虚拟栅极；去除所述第一区域中的虚拟栅极和所述第二区域中的虚拟栅极，以在所述第一区域中形成第一沟槽，在所述第二区域中形成第二沟槽；在所述第一沟槽和所述第二沟槽的底部及侧壁上依次沉积形成高K介电层、覆盖层、阻挡层、第一P型功函数金属层和第二P型功函数金属层，其中所述第二P型功函数金属层中含有硅；采用光刻工艺去除所述第二沟槽中的所述第一P型功函数金属层和所述第二P型功函数金属层，以露出所述阻挡层；在所述第一区域中的所述第二P型功函数金属层和所述第二区域中的所述阻挡层上依次形成N型功函数金属层和金属栅极层。

优选地，在形成所述N型功函数金属层和金属栅极层之前，还包括氧化处理所述第一沟槽中的所述第二P型功函数金属层的步骤。

优选地，采用湿法刻蚀或者干法刻蚀去除第二区域中的所述第一P型功函数金属层和所述第二P型功函数金属层，所述刻蚀工艺具有所述第一P型功函数金属层和所述第二P型功函数金属层对低于所述阻挡层的高蚀刻选择比。

优选地，采用退火工艺执行所述氧化处理步骤，所述退火工艺为峰值退火、毫秒退火或者快速退火，执行所述退火工艺的温度为400℃至600℃，执行所述退火工艺的时间为10秒至60秒，在通入氧气、氮气、氨气或者氧气和氮气的混合气体的条件下执行所述退火工艺。

优选地，将所述半导体衬底暴露在空气中执行所述氧化处理步骤。

优选地，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮的氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。

优选地，所述第一区域为PMOS区域，所述第二区域为NMOS区域。

优选地，所述第一P型功函数金属层的厚度为10埃至580埃，所述第一所述P型功函数金属层的材料为Ti_xN_1-x、TaC、MoN或者TaN，所述第二P型功函数金属层的厚度为10埃至80埃，采用CVD、ALD或者PVD工艺形成所述第一P型功函数金属层和所述第二P型功函数金属层。

优选地，所述第二P型功函数金属层的材料为TiSiN。

优选地，所述第二P型功函数金属层的材料为TiSiNO。

本发明还提出了一种半导体器件，包括：具有第一区域和第二区域的半导体衬底；依次形成于所述半导体衬底的所述第一区域上的高K介电层、覆盖层、阻挡层、第一P型功函数金属层、第二P型功函数金属层、N型功函数金属层和金属栅极层，其中所述第二P型功函数金属层中含有硅；依次形成于所述半导体衬底的所述第二区域上的高K介电层、覆盖层、阻挡层、N型功函数金属层和金属栅极层。

优选地，所述第二P型功函数金属层中还含有氧。

优选地，所述第二P型功函数金属层的材料为TiSiN。

优选地，所述第二P型功函数金属层的材料为TiSiNO。

综上所示，本发明的方法提出了一种在PMOS区域中形成新的多-P型功函数金属层薄膜堆叠结构，以使形成的半导体器件结构与传统工艺形成的半导体器件结构相比具有良好的间隙填充边缘和较低金属栅极电阻，以提高半导体器件的整体性能，提高半导体的良品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A-1C为根据现有技术制作具有后HK/后MG结构的半导体器件的剖面结构示意图；

图2A-2D为根据本发明一个实施方式制作具有后HK/后MG结构的半导体器件相关步骤所获得的器件的剖面结构示意图；

图3为根据本发明一个实施方式制作具有后HK/后MG结构的半导体器件的工艺流程图；

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

图2A-2D为根据本发明一个实施方式制作具有后HK/后MG结构的半导体器件相关步骤所获得的器件的剖面结构示意图；下面将结合图2A-2D对本发明所述半导体器件的制备方法进行详细描述。如图2A所示，提供半导体衬底200，半导体半导体衬底200可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。也是可选地，半导体衬底200可以包括外延层。半导体衬底200还可以包括有机半导体或者如Si/SiGe、绝缘体上硅(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。

半导体衬底200包括各种隔离结构，这些隔离部件可以包括不同结构，并且由不同的处理技术来形成。例如隔离部件可以包括浅沟槽隔离部件(STI)。半导体衬底200还包括阱。

半导体衬底200包括NMOS区域和PMOS区域，NMOS区域具有形成在均匀掺杂的沟道区上的虚拟栅极结构，所述虚拟栅极结构包括栅极氧化层和虚拟栅极，以及栅极氧化物层和虚拟栅极两侧形成的栅极间隙壁，PMOS区域具有形成在均匀掺杂的沟道区上的虚拟栅极结构，所述虚拟栅极结构包括栅极氧化层和虚拟栅极，以及栅极氧化物层和虚拟栅极两侧形成的栅极间隙壁，虚拟栅极的材料可以为多晶硅或者为氮化硅或者无定型碳，其中，虚拟栅极的材料优选未掺杂的多晶硅，栅极间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者他们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成。半导体衬底200还包括位于NMOS虚拟栅极和PMOS虚拟栅极两侧的源漏区。

在半导体衬底200和虚拟栅极上方形成层间介电层。实施化学机械研磨(CMP)工艺去除多余的层间介电层，使得露出虚拟栅极的虚拟栅极层。还可以采用其他的方式形成层间介电层以露出虚拟栅极的虚拟栅极层。

实施刻蚀工艺以去除NMOS区域和PMOS区域中的虚拟栅极和栅极氧化层保留位于虚拟栅极和栅极氧化层两侧的栅极间隙壁，以在NMOS区域和PMOS区域中形成金属栅极沟槽。刻蚀工艺可以包括干法刻蚀、湿法刻蚀或者干法刻蚀和湿法刻蚀的组合。在去除虚拟栅极以露出半导体衬底的表面之后，也可以采用例如稀释的氢氟酸或其他适合工艺以去除栅极氧化层，以完全露出半导体衬底的表面形成金属栅极沟槽。

在层间介电层上、栅极间隙壁上、金属栅极沟槽的底部及层面上沉积形成界面层(IL)201和高K(HK)介电层202。IL层的可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成界面层。界面层的厚度范围为5埃至10埃。高K电介质的材料可以选择为但不限于LaO、BaZrO、AlO、HfZrO、HfZrON、HfLaO、HfSiON、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO₃(BST)、Al₂O₃、Si₃N₄、氮氧化物或者其他适合的材料。可以采用CVD、ALD或者PVD等适合的工艺形成高K介电层。高K介电层的厚度范围为10埃至30埃。

在高K介电层202上沉积形成覆盖层203，覆盖层203的材料可以为La₂O₃、AL₂O₃、Ga₂O₃、In₂O₃、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、Ti_xN_1-x或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成覆盖层。覆盖层的厚度范围为5埃至20埃。在覆盖层203上形成阻挡层204，阻挡层的材料可以选择为TaN，Ta，TaAl或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成阻挡层。阻挡层的厚度范围为5埃至20埃。在阻挡层204上依次形成第一P型功函数金属层205和第二P型功函数金属层206，以形成沟槽207A和沟槽207B，第一P型功函数金属层205为PMOS功函数金属可调层，P型功函数金属层(PWF)的材料可以选择为但不限于Ti_xN_1-x,TaC,MoN,TaN或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数金属层。P型功函数金属层的厚度范围为10埃至580埃。所述第二P型功函数金属层206中含有硅，所述第二P型功函数金属层206的材料可以选择为但不限于TiSiN或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数金属层。P型功函数金属层的厚度范围为10埃至20埃。其中，由于第二P型功函数金属层206为硅掺杂的薄膜层能够很好的阻止铝扩散。

如图2B所示，在PMOS区域中的沟槽207A的底部以及侧壁上形成底部抗反射涂层和图案化的光刻胶层208，图案化的光刻胶层208露出NMOS区域覆盖PMOS区域。将底部抗反射涂层涂覆在光刻胶208的底部来减少底部光的反射。

根据图案化的光刻胶层208刻蚀去除NMOS区域中的第一PMOS功函数金属层205和第二PMOS功函数金属层206，以露出阻挡层204。去除NMOS区域中的第一PMOS功函数金属层205和第二PMOS功函数金属层206以露出阻挡层204的刻蚀工艺可以采用湿法刻蚀或者干法刻蚀，所述刻蚀工艺具有第一P型功函数金属层205和第二PMOS功函数金属层206对低于阻挡层204的高刻蚀选择比。

在本发明的一具体实施例中，以所述被图形化的光刻胶层为掩膜，采用干法刻蚀工艺，在通入氯化硼和氯气的刻蚀条件下，对第一PMOS功函数金属层205和第二PMOS功函数金属层206进行刻蚀，反应室内压力可为5～20毫托(mTorr)；功率：300-800W；时间：5-15s；所述氯化硼和氯气的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)。需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。

然后，去除底部抗反射涂层和图案化的光刻胶层208，以在NMOS区域中形成沟槽209，露出NMOS区域中的阻挡层204，露出PMOS区域中的第二P型功函数金属层206。

如图2C所示，为了进一步阻止PMOS区域中的铝原子的扩散，对半导体衬底200进行处理，具体的，氧化处理所述沟槽207中的第二P型功函数金属层206。在本发明的实施例中，实施氧化处理之后以钝化第二P型功函数金属层206的表面，具体的，所述第二P型功函数金属层206经氧化处理之后得到了第二P型功函数金属层206’，所述第二P型功函数金属层206’的材料含有氧，优选地，所述第二P型功函数金属层206’的材料为TiSiNO，形成的TiSiNO层可以进一步阻止铝扩散。

示例性地，可以将所述半导体衬底暴露在空气中，以执行所述处理步骤。

示例性地，采用退火工艺执行所述处理步骤，所述退火工艺可以为峰值退火、毫秒退火或者快速退火等适合的退火工艺。在具有氧气、氮气、氨气或者氧气和氮气的混合气体的环境中执行所述退火工艺，执行所述退火工艺的温度范围为400℃至600℃，所述退火工艺的退火时间为10秒至60秒。

示例性地，可以结合上述的所有工艺作为一组处理工艺来执行所述处理步骤。

如图2D所示，在NMOS区域和PMOS区域中的沟槽207A和沟槽209的底部以及侧壁上依次沉积形成N型功函数金属层210和金属电极层211，NMOS功函数金属层210和金属电极层211覆盖半导体衬底。N型功函数金属层(NWF)为NMOS功函数金属可调层，N型功函数金属层的材料可以选择为但不限于TaC、Ti、Al、Ti_xAl_1-x或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数金属层。N型功函数金属层的厚度范围为10埃至80埃。金属电极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成金属电极层。在采用上述工艺形成金属电极层的过程中没有空洞的形成。在半导体衬底200中NMOS区域和PMOS区域中形成金属栅极结构叠层。

然后，执行化学机械研磨(CMP)工艺以平坦化NMOS器件和PMOS器件，以在NMOS区域中形成金属栅极、在PMOS区域中形成金属栅极。CMP工艺可以具有金属电极层211对层间介电层的高刻蚀选择比，采用CMP工艺去除多余的金属电极层、功函数金属层、阻挡层、覆盖层和高K介电层以露出层间介电层，并且使NMOS区域中的金属栅极层的顶部、PMOS区域中的金属栅极层的顶部、栅极间隙壁和层间介电层的顶部齐平。CMP工艺为金属栅极叠层以及层间介电层提供基本平坦的表面。

参照图3，其中示出了根据本发明一个实施方式制作具有后HK/后MG结构的半导体器件的的工艺流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供一半导体衬底，在半导体衬底上形成有层间介电层(ILD0)，NMOS区域中的虚拟栅极结构和PMOS区域中虚拟栅极结构。去除NMOS区域中的虚拟栅极结构和PMOS区域中的虚拟栅极结构，以形成金属栅极沟槽；

在步骤302中，在NMOS区域和PMOS区域中的金属栅极沟槽中依次沉积形成界面层、高K介电层、覆盖层、阻挡层、第一P型功函数金属层和第二P型功函数金属层；

在步骤303中，采用光刻工艺去除NMOS区域中的第一P型功函数金属层和第二P型功函数金属层；

在步骤304中，氧化处理所述半导体衬底；

在步骤305中，在所述半导体衬底上依次形成N型功函数金属层和金属电栅极层，执行CMP。

根据本发明还提出了一种半导体器件结构，一种半导体器件结构，包括：具有第一区域和第二区域的半导体衬底；依次形成于所述半导体衬底的所述第一区域上的高K介电层、覆盖层、阻挡层、第一P型功函数金属层、第二P型功函数金属层、N型功函数金属层和金属栅极层，其中所述第二P型功函数金属层中含有硅；依次形成于所述半导体衬底的所述第二区域上的高K介电层、覆盖层、阻挡层、N型功函数金属层和金属栅极层。

优选地，所述第二P型功函数金属层中还含有氧。

优选地，所述第二P型功函数金属层的材料为TiSiN。

优选地，所述第二P型功函数金属层的材料为TiSiNO。

综上所示，根据本发明的方法提出了一种在PMOS区域中形成新的多层P型功函数金属层薄膜堆，以阻止PMOS区域中的铝的扩散，在NMOS区域中利用铝的扩散，最终使形成的半导体器件结构与传统工艺形成的半导体器件结构具有良好的间隙填充边缘和较低金属栅极电阻，以提高半导体器件的整体性能，提高半导体的良品率。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制作方法，包括：

提供具有第一区域和第二区域的半导体衬底，所述第一区域包括虚拟栅极，所述第二区域包括虚拟栅极；

去除所述第一区域中的虚拟栅极和所述第二区域中的虚拟栅极，以在所述第一区域中形成第一沟槽，在所述第二区域中形成第二沟槽；

在所述第一沟槽和所述第二沟槽的底部及侧壁上依次沉积形成高K介电层、覆盖层、阻挡层、第一P型功函数金属层和第二P型功函数金属层，其中所述第二P型功函数金属层中含有硅；

采用光刻工艺去除所述第二沟槽中的所述第一P型功函数金属层和所述第二P型功函数金属层，以露出所述阻挡层；

氧化处理所述第一沟槽中的所述第二P型功函数金属层；

在所述第一区域中的所述第二P型功函数金属层和所述第二区域中的所述阻挡层上依次形成N型功函数金属层和金属栅极层。

2.如权利要求1所述的方法，其特征在于，采用湿法刻蚀或者干法刻蚀去除第二区域中的所述第一P型功函数金属层和所述第二P型功函数金属层，所述刻蚀工艺具有所述第一P型功函数金属层和所述第二P型功函数金属层对低于所述阻挡层的高蚀刻选择比。

3.如权利要求1所述的方法，其特征在于，采用退火工艺执行所述氧化处理步骤，所述退火工艺为峰值退火、毫秒退火或者快速退火，执行所述退火工艺的温度为400℃至600℃，执行所述退火工艺的时间为10秒至60秒，在通入氧气、氮气、氨气或者氧气和氮气的混合气体的条件下执行所述退火工艺。

4.如权利要求1所述的方法，其特征在于，将所述半导体衬底暴露在空气中执行所述氧化处理步骤。

5.如权利要求1所述的方法，其特征在于，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮的氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。

6.如权利要求1所述的方法，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。

7.如权利要求1所述的方法，其特征在于，所述第一P型功函数金属层的厚度为10埃至580埃，所述第一P型功函数金属层的材料为Ti_xN_1-x、TaC、MoN或者TaN，所述第二P型功函数金属层的厚度为10埃至80埃，采用CVD、ALD或者PVD工艺形成所述第一P型功函数金属层和所述第二P型功函数金属层。

8.如权利要求1所述的方法，其特征在于，所述第二P型功函数金属层的材料为TiSiN。

9.如权利要求1所述的方法，其特征在于，所述第二P型功函数金属层经氧化处理后的材料为TiSiNO。

10.一种半导体器件，包括：

具有第一区域和第二区域的半导体衬底；

依次形成于所述半导体衬底的所述第一区域上的高K介电层、覆盖层、阻挡层、第一P型功函数金属层、第二P型功函数金属层、N型功函数金属层和金属栅极层，其中所述第二P型功函数金属层中含有硅,经氧化处理后的所述第二P型功函数金属层中还含有氧；

依次形成于所述半导体衬底的所述第二区域上的高K介电层、覆盖层、阻挡层、N型功函数金属层和金属栅极层。

11.如权利要求10所述的器件，其特征在于，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮的氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。

12.如权利要求10所述的器件，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。

13.如权利要求10所述的器件，其特征在于，所述第一P型功函数金属层的厚度为10埃至580埃，所述第一P型功函数金属层的材料为Ti_xN_1-x、TaC、MoN或者TaN，所述第二P型功函数金属层的厚度为10埃至80埃，采用CVD、ALD或者PVD工艺形成所述第一P型功函数金属层和所述第二P型功函数金属层。

14.如权利要求10所述的器件，其特征在于，所述第二P型功函数金属层的材料为TiSiN。

15.如权利要求10所述的器件，其特征在于，所述第二P型功函数金属层经氧化处理后的材料为TiSiNO。