CN104766883B - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN104766883B
CN104766883B CN201410005589.4A CN201410005589A CN104766883B CN 104766883 B CN104766883 B CN 104766883B CN 201410005589 A CN201410005589 A CN 201410005589A CN 104766883 B CN104766883 B CN 104766883B
Authority
CN
China
Prior art keywords
coating
ulv
layer
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410005589.4A
Other languages
English (en)
Other versions
CN104766883A (zh
Inventor
赵杰
库尔班·阿吾提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410005589.4A priority Critical patent/CN104766883B/zh
Publication of CN104766883A publication Critical patent/CN104766883A/zh
Application granted granted Critical
Publication of CN104766883B publication Critical patent/CN104766883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件及其制作方法，只需两步光刻工艺以实现multi‑Vt技术，在ULV‑PMOS区域中形成有采用TDMAT源气体形成的覆盖层和采用TiCl4源气体形成的覆盖层，在PMOS区域中仅形成有采用TiCl4源气体形成的覆盖层，在ULV‑PMOS区域中的器件电压低于PMOS区域中的器件电压。在ULV‑NMOS区域中仅形成有采用TiCl4源气体形成的覆盖层，在NMOS区域中形成有采用TDMAT源气体形成的覆盖层和采用TiCl4源气体形成的覆盖层，ULV‑NMOS区域中的器件相比与NMOS区域中的器件具有较多的铝扩散的发生，这将减少ULV‑NMOS区域中的器件电压。

Description

一种半导体器件及其制作方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种在后高K介电层/金属栅极工艺中添加超低阈值电压(ultra-low-VT)技术。
背景技术
集成电路(IC)尤其是超大规模集成电路中的主要器件是金属氧化物半导体场效应晶体管(MOS)，随着半导体集成电路工业技术日益的成熟，超大规模的集成电路的迅速发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。对于具有更先进的技术节点的CMOS而言，后高K/金属栅极(high-k and metal gate last)技术已经广泛地应用于CMOS器件中，以避免高温处理工艺对器件的损伤。
然而，目前的后高K介电层/后金属栅极与前高K介电层/后金属栅极相比，在形成的金属栅极沟槽中沉积高K介电层和覆盖层之后，这将使栅极堆叠填充变的不容易实现，尤其对于较为先进的技术节点而言。另一方面，在双功函数金属栅极工艺中为了实现在半导体衬底中分别形成PMOS功函数金属层和NMOS功函数金属层，使得薄膜堆叠层和填充工艺变的非常的复杂。同时，现有的半导体技术面临着在后高K介电层/金属栅极工艺中应用multi-Vt技术以形成具有双功函数金属层半导体器件，相当于，提出一种在后高K介电层/金属栅极工艺中添加超低阈值电压(ultra-low-VT)CMOS技术。目前，传统的方法为通过缩小栅极关键尺寸缩小沟道的长度以实现ultra-LVT工艺，还提出了通过调节每个器件的金属功函数的堆叠结构以实现ultra-LVT工艺，但是这个方法需要三次光刻工艺，将使半导体器件的制作工艺变复杂。
如图1A-1D所示，为根据现有的技术实现ultra-LVT工艺的半导体器件的横截面示意图，1A所示，采用刻蚀工艺去除位于半导体衬底100上ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中的虚拟栅极和栅极介电层保留位于虚拟栅极结构两侧的间隙壁，以形成金属栅极沟槽，在金属栅极沟槽中依次沉积形成界面层101、高K介电层102、覆盖层103、阻挡层104和PMOS功函数金属层105。
如图1B所示，在半导体衬底上形成图案化的底部抗反射涂层和光刻胶层106，以覆盖ULV-PMOS区域、ULV-NMOS区域和NMOS区域露出PMOS区域；根据图案化的底部抗反射涂层和光刻胶层106去除PMOS区域中的PMOS的功函数金属层以露出阻挡层104，在ULV-PMOS区域中的P型功函数金属层的厚度大于PMOS区域中的P型功函数金属层的厚度，这样在ULV-PMOS区域中的器件电压低于PMOS区域中的器件电压。接着去除图案化所述底部抗反射涂层和光刻胶层106。在ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中的金属栅极沟槽的底部以及侧壁上形成PMOS功函数金属层107。在半导体衬底上形成图案化的底部抗反射涂层和光刻胶层108，以覆盖ULV-NMOS区域和NMOS区域露出ULV-PMOS区域和PMOS区域；根据图案化的底部抗反射涂层和光刻胶层108去除ULV-NMOS区域和NMOS区域中的PMOS的功函数金属层105、108以露出阻挡层104，接着去除图案化所述底部抗反射涂层和光刻胶层108。
如图1C所示，在半导体衬底100上沉积形成NMOS功函数金属层109。在半导体衬底上形成图案化的底部抗反射涂层和光刻胶层110，以覆盖ULV-PMOS区域、ULV-NMOS区域和PMOS区域露出NMOS区域；根据图案化的底部抗反射涂层和光刻胶层110去除NMOS区域中的NMOS的功函数金属层109以露出阻挡层104，接着去除图案化所述底部抗反射涂层和光刻胶层110。
如图1D所示，在半导体衬底100上沉积形成NMOS功函数金属层111。在ULV-NMOS区域中的N型功函数金属层的厚度大于NMOS区域中的N型功函数金属层的厚度，这样在ULV-NMOS区域中的器件电压低于NMOS区域中的器件电压。然后，在NMOS功函数金属层111上形成金属栅极层112以填充金属栅极沟槽。
因此，需要一种新的半导体器件的制作方法，以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：提供具有PMOS区域、ULV-PMOS区域、ULV-NMOS区域和NMOS区域的半导体衬底，所述PMOS区域包括虚拟栅极，所述ULV-PMOS区域包括虚拟栅极，ULV-NMOS区域包括虚拟栅极和所述NMOS区域包括虚拟栅极；去除所述PMOS区域中的虚拟栅极、所述ULV-PMOS区域中的虚拟栅极、ULV-NMOS区域中的虚拟栅极和所述NMOS区域中的虚拟栅极，以在所述PMOS区域中形成第一沟槽，在所述ULV-PMOS区域中形成第二沟槽，在所述ULV-NMOS区域中形成第三沟槽，在所述NMOS区域中形成第四沟槽；在所述第一沟槽、所述第二沟槽、所述第三沟槽和所述第四沟槽的底部及侧壁上依次沉积形成高K介电层和第一覆盖层；去除所述第一沟槽和所述第三沟槽中的所述第一覆盖层，以露出所述高K介电层；在所述半导体衬底上形成第二覆盖层，其中，所述第二覆盖层的铝扩散能力强于所述第一覆盖层的铝扩散能力；在所述第二覆盖层上依次形成阻挡层和P型功函数金属层；去除所述第三沟槽和所述第四沟槽中的所述P型功函数金属层；在所述半导体衬底上依次形成N型功函数金属层和金属栅极层。
优选地，还包括在形成所述N型功函数金属层和所述金属栅极层之后执行化学机械研磨的步骤。
优选地，所述第一覆盖层的材料为TiN，采用TDMAT源气体制备所述第一覆盖层，所述第一覆盖层的厚度为5埃至15埃，所述第二覆盖层的材料为TiN，采用TiCl4源气体制备所述第二覆盖层，所述第二覆盖层的厚度为5埃至15埃，采用CVD或者ALD工艺形成所述第一覆盖层和所述第二覆盖层。
优选地，采用干法刻蚀或者湿法刻蚀去除所述第一沟槽和所述第三沟槽中的所述第一覆盖层，所述刻蚀工艺具有所述第一覆盖层对低于所述高K介电层的高蚀刻选择比。
优选地，采用干法刻蚀或者湿法刻蚀去除所述第三沟槽和所述第四沟槽中的所述P型功函数金属层，所述刻蚀工艺具有所述P型功函数金属层对低于所述阻挡层的高蚀刻选择比。
优选地，采用CVD、ALD或者PVD工艺形成所述高K介电层、所述阻挡层、所述P型功函数金属层、所述N型功函数金属层、所述金属栅极层。
优选地，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。
本发明还提出了一种半导体器件，包括：具有PMOS区域、ULV-PMOS区域、ULV-NMOS区域和NMOS区域的半导体衬底；依次形成于所述半导体衬底的所述PMOS区域上的高K介电层、第二覆盖层、阻挡层、P型功函数金属层、N型功函数金属层和金属栅极层；依次形成于所述半导体衬底的所述ULV-PMOS区域上的高K介电层、第一覆盖层、第二覆盖层、阻挡层、P型功函数金属层、N型功函数金属层和金属栅极层；依次形成于所述半导体衬底的所述ULV-NMOS区域上的高K介电层、第二覆盖层、阻挡层、N型功函数金属层和金属栅极层；依次形成于所述半导体衬底的所述NMOS区域上的高K介电层、第一覆盖层、第二覆盖层、阻挡层、N型功函数金属层和金属栅极层，其中，所述第二覆盖层的铝扩散能力强于所述第一覆盖层的铝扩散能力。
优选地，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。
优选地，所述第二覆盖层的材料为TiN，采用TiCl4源气体制备所述第二覆盖层，所述第二覆盖层的厚度为5埃至15埃，所述第一覆盖层的材料为TiN，采用TDMAT源气体制备所述第一覆盖层，所述第一覆盖层的厚度为5埃至15埃，采用CVD或者ALD工艺形成所述第一覆盖层和所述第二覆盖层。
优选地，采用CVD、ALD或者PVD工艺形成所述高K介电层、所述阻挡层、所述P型功函数金属层、所述N型功函数金属层、所述金属栅极层。
综上所述，本发明的方法提出了通过利用铝扩散以实现multi-Vt技术，在本发明的方法中只需两步光刻工艺以实现multi-Vt技术，在ULV-PMOS区域中形成有采用TDMAT源气体制备的TiN覆盖层和采用TiCl4源气体制备的TiN覆盖层，具有较少的铝扩散发生，相比较，在PMOS区域中仅形成有采用TiCl4源气体制备的TiN覆盖层，所以在ULV-PMOS区域中的器件电压低于PMOS区域中的器件电压。在ULV-NMOS区域中仅形成有采用TiCl4源气体制备的TiN覆盖层，很容易引起铝扩散的发生，在NMOS区域中形成有采用TDMAT源气体制备的TiN覆盖层和采用TiCl4源气体制备的TiN覆盖层，ULV-NMOS区域中的器件相比与NMOS区域中的器件具有较多的铝扩散的发生，这将减少ULV-NMOS区域中的器件电压。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为根据现有技术制作具有后HK/后MG结构的半导体器件的剖面结构示意图；
图2A-2D为根据本发明一个实施方式制作具有后HK/后MG结构的半导体器件相关步骤所获得的器件的剖面结构示意图；
图3为根据本发明一个实施方式制作具有后HK/后MG结构的半导体器件的工艺流程图；
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明的方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
在半导体器件的制作工艺中，不同的TiN工艺将获得不同的Al扩散能力。采用TiCl4为源气体制备的TiN薄膜的Al扩散能力强于采用TDMAT(四-二甲基-酰氨基-钛)为源气体制备的TiN薄膜的铝扩散能力。当在较高温度的条件下，在采用TiCl4源气体制备的TiN薄膜中很容易发生铝扩散现象。TiN层具有较多的铝扩散的发生将使得EWF更接近NMOS器件。
下面将结合图2A-2D对本发明所述半导体器件的制备方法进行详细描述。如图2A所示，提供半导体衬底200，半导体衬底200可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。也是可选地，半导体衬底300可以包括外延层。半导体衬底300还可以包括有机半导体或者如Si/SiGe、绝缘体上硅(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。
半导体衬底200包括各种隔离结构，这些隔离部件可以包括不同结构，并且由不同的处理技术来形成。例如隔离部件可以包括浅沟槽隔离部件(STI)。半导体衬底200还包括阱。
半导体衬底200包括ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域，ULV-NMOS区域和NMOS区域具有形成在均匀掺杂的沟道区上的虚拟栅极结构，所述虚拟栅极结构包括栅极氧化层和虚拟栅极，以及栅极氧化物层和虚拟栅极两侧形成的栅极间隙壁，ULV-PMOS区域和PMOS区域具有形成在均匀掺杂的沟道区上的虚拟栅极结构，所述虚拟栅极结构包括栅极氧化层和虚拟栅极，以及栅极氧化物层和虚拟栅极两侧形成的栅极间隙壁，虚拟栅极的材料可以为多晶硅或者为氮化硅或者无定型碳，其中，虚拟栅极的材料优选未掺杂的多晶硅，栅极间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者他们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成。半导体衬底200还包括位于ULV-NMOS虚拟栅极、NMOS虚拟栅极、ULV-PMOS虚拟栅极和PMOS虚拟栅极两侧的源漏区。
在半导体衬底200和虚拟栅极上方形成层间介电层。实施化学机械研磨(CMP)工艺去除多余的层间介电层，使得露出虚拟栅极的虚拟栅极层。还可以采用其他的方式形成层间介电层以露出虚拟栅极的虚拟栅极层。
实施刻蚀工艺以去除ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中的虚拟栅极和栅极氧化层保留位于虚拟栅极和栅极氧化层两侧的栅极间隙壁，以在ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中形成金属栅极沟槽。刻蚀工艺可以包括干法刻蚀、湿法刻蚀或者干法刻蚀和湿法刻蚀的组合。在去除虚拟栅极以露出半导体衬底的表面之后，也可以采用例如稀释的氢氟酸或其他适合工艺以去除栅极氧化层，以完全露出半导体衬底的表面形成金属栅极沟槽。
在层间介电层上、栅极间隙壁上、金属栅极沟槽的底部及层面上沉积形成界面层(IL)201和高K(HK)介电层202。IL层的可以为热氧化层、氮氧化物层、化学氧化层或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成界面层。界面层的厚度范围为5埃至10埃。高K电介质的材料可以选择为但不限于LaO、BaZrO、AlO、HfZrO、HfZrON、HfLaO、HfSiON、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物或者其他适合的材料。可以采用CVD、ALD或者PVD等适合的工艺形成高K介电层。高K介电层的厚度范围为10埃至30埃。
在高K介电层202上形成覆盖层203，覆盖层203的材料可以为TiN或者其他适合的薄膜层，采用TDMAT源气体制备所述覆盖层203。可以采用ALD或者CVD等适合的工艺形成覆盖层。覆盖层的厚度范围为5埃至15埃。采用TDMAT源气体制备的TiN覆盖层203具有较低的铝扩散能力。采用光刻工艺在半导体衬底200上形成图案化的光刻胶层204，图案化的光刻胶层204覆盖ULV-PMOS区域和NMOS区域，露出ULV-NMOS区域和PMOS区域。
如图2B所示，根据图案化的光刻胶层204去除ULV-NMOS区域和PMOS区域中的覆盖层203，以露出高K介电层202。
在本发明的一具体实施例中，以所述被图形化的光刻胶层204为掩膜，采用干法刻蚀工艺，在通入氯化硼和氯气的刻蚀条件下，对ULV-NMOS区域和PMOS区域中的覆盖层203进行刻蚀，反应室内压力可为5～20毫托(mTorr)；功率：300-800W；时间：5-15s；所述氯化硼和氯气的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)。需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。
然后，去除图案化的光刻胶层204，以在ULV-NMOS区域和PMOS区域中形成沟槽，露出ULV-NMOS区域和PMOS区域中的高K介电层202，ULV-PMOS区域和NMOS区域中的覆盖层203。
在半导体衬底200上形成覆盖层205，相当于，在ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中的金属栅极沟槽的底部以及侧壁上形成覆盖层205。覆盖层205的材料可以为TiN或者其他适合的薄膜层，采用TiCl4源气体制备覆盖层205。可以采用ALD或者CVD等适合的工艺形成覆盖层。覆盖层的厚度范围为5埃至15埃。采用TiCl4源气体制备的TiN覆盖层具有较高的铝扩散能力。
如图2C所示，在覆盖层205上形成阻挡层206，阻挡层的材料可以选择为但不限于TaN、Ta、TaAl或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成阻挡层。阻挡层的厚度范围为5埃至20埃。在阻挡层206上形成P型功函数金属层207，P型功函数金属层为PMOS功函数金属层，P型功函数金属层(PWF)的材料可以选择为但不限于TixN1-x,TaC,MoN,TaN或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数金属层。P型功函数金属层的厚度范围为10埃至580埃。其中，覆盖层205能够引导铝扩散通过其自身并且到达覆盖层203。
在半导体衬底200上形成图案化的光刻胶层208，图案化的光刻胶层覆盖ULV-PMOS区域和PMOS区域露出ULV-NMOS区域和NMOS区域。根据图案化的光刻胶层208刻蚀去除ULV-NMOS区域和NMOS区域中的PMOS功函数金属层207，以露出阻挡层206。去除ULV-NMOS区域和NMOS区域中的PMOS功函数金属层207以露出阻挡层206的刻蚀工艺可以采用湿法刻蚀或者干法刻蚀，所述刻蚀工艺具有PMOS功函数金属层205对低于阻挡层204的高刻蚀选择比。
在本发明的一具体实施例中，以所述被图形化的光刻胶层为掩膜，采用干法刻蚀工艺，在通入氯化硼和氯气的刻蚀条件下，对PMOS功函数金属层207进行刻蚀，反应室内压力可为5～20毫托(mTorr)；功率：300-800W；时间：5-15s；所述氯化硼和氯气的流量范围可为0～150立方厘米/分钟(sccm)和50～200立方厘米/分钟(sccm)。需要说明的是上述蚀刻方法仅仅是示例性的，并不局限与该方法，本领域技术人员还可以选用其他常用的方法。
然后，去除图案化的光刻胶层208，露出ULV-NMOS区域和NMOS区域中的阻挡层206，露出ULV-PMOS区域和PMOS区域中的PMOS功函数金属层207。
如图2D所示，在ULV-NMOS区域和NMOS区域中的阻挡层206，以及ULV-PMOS区域和PMOS区域中的PMOS功函数金属层207上依次沉积形成N型功函数金属层209和金属栅极层210，NMOS功函数金属层209和金属栅极层210覆盖半导体衬底。N型功函数金属层(NWF)为NMOS功函数金属层，N型功函数金属层的材料可以选择为但不限于TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数金属层。N型功函数金属层的厚度范围为10埃至80埃。金属栅极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成金属栅极层。在采用上述工艺形成金属栅极层的过程中没有空洞的形成。在半导体衬底200中NMOS区域和PMOS区域中形成金属栅极结构叠层。
然后，执行化学机械研磨(CMP)工艺以平坦化NMOS器件和PMOS器件，以在NMOS区域中形成金属栅极、在PMOS区域中形成金属栅极。CMP工艺可以具有金属栅极层210对层间介电层的高刻蚀选择比，采用CMP工艺去除多余的金属栅极层、功函数金属层、阻挡层、覆盖层和高K介电层以露出层间介电层，并且使NMOS区域中的金属栅极层的顶部、PMOS区域中的金属栅极层的顶部、栅极间隙壁和层间介电层的顶部齐平。CMP工艺为金属栅极叠层以及层间介电层提供基本平坦的表面。
本发明还提出了一种半导体器件，包括：具有PMOS区域、ULV-PMOS区域、ULV-NMOS区域和NMOS区域的半导体衬底；依次形成于所述半导体衬底的所述PMOS区域上的高K介电层、第二覆盖层、阻挡层、P型功函数金属层、N型功函数金属层和金属栅极层；依次形成于所述半导体衬底的所述ULV-PMOS区域上的高K介电层、第一覆盖层、第二覆盖层、阻挡层、P型功函数金属层、N型功函数金属层和金属栅极层；依次形成于所述半导体衬底的所述ULV-NMOS区域上的高K介电层、第二覆盖层、阻挡层、N型功函数金属层和金属栅极层；依次形成于所述半导体衬底的所述NMOS区域上的高K介电层、第一覆盖层、第二覆盖层、阻挡层、N型功函数金属层和金属栅极层。
优选地，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。
优选地，所述第二覆盖层的材料为TiN，采用TiCl4源气体制备所述第二覆盖层，所述第二覆盖层的厚度为5埃至15埃，所述第一覆盖层的材料为TiN，采用TDMAT源气体制备所述第一覆盖层，所述第一覆盖层的厚度为5埃至15埃，采用CVD或者ALD工艺形成所述第一覆盖层和所述第二覆盖层。
优选地，采用CVD、ALD或者PVD工艺形成所述高K介电层、所述阻挡层、所述P型功函数金属层、所述N型功函数金属层、所述金属栅极层。
参照图3，其中示出了根据本发明一个实施方式制作具有后HK/后MG结构的半导体器件的的工艺流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供一半导体衬底，在半导体衬底上形成有层间介电层(ILD0)，ULV-NMOS区域和NMOS区域中的虚拟栅极结构，ULV-PMOS区域和PMOS区域中虚拟栅极结构。去除ULV-NMOS区域和NMOS区域中的虚拟栅极结构，ULV-PMOS区域和PMOS区域中的虚拟栅极结构，以形成金属栅极沟槽；
在步骤302中，在ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中的金属栅极沟槽中依次沉积形成界面层、高K介电层、第一覆盖层；
在步骤303中，采用光刻工艺去除PMOS区域和ULV-NMOS区域中的第一覆盖层；
在步骤304中，在ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中的金属栅极沟槽的底部以及侧壁上形成第二覆盖层；
在步骤305中，在第二覆盖层上依次形成阻挡层和P型功函数金属层；
在步骤306中，采用光刻工艺去除NMOS区域和ULV-NMOS区域中的P型功函数金属层；
在步骤307中，在ULV-NMOS区域、NMOS区域、ULV-PMOS区域和PMOS区域中的金属栅极沟槽中填充形成N型功函数金属层和金属电栅极层，执行CMP。
综上所述，本发明的方法提出了通过利用铝扩散以实现multi-Vt技术，在本发明的方法中只需两步光刻工艺以实现multi-Vt技术，在ULV-PMOS区域中形成有采用TDMAT源气体制备的TiN覆盖层和采用TiCl4源气体制备的TiN覆盖层，具有较少的铝扩散发生，相比较，在PMOS区域中仅形成有采用TiCl4源气体制备的TiN覆盖层，所以在ULV-PMOS区域中的器件电压低于PMOS区域中的器件电压。在ULV-NMOS区域中仅形成有采用TiCl4源气体制备的TiN覆盖层，很容易引起铝扩散的发生，在NMOS区域中形成有采用TDMAT源气体制备的TiN覆盖层和采用TiCl4源气体制备的TiN覆盖层，ULV-NMOS区域中的器件相比与NMOS区域中的器件具有较多的铝扩散的发生，这将减少ULV-NMOS区域中的器件电压。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制作方法，包括：
提供具有PMOS区域、ULV-PMOS区域、ULV-NMOS区域和NMOS区域的半导体衬底，所述PMOS区域包括虚拟栅极，所述ULV-PMOS区域包括虚拟栅极，ULV-NMOS区域包括虚拟栅极和所述NMOS区域包括虚拟栅极；
去除所述PMOS区域中的虚拟栅极、所述ULV-PMOS区域中的虚拟栅极、ULV-NMOS区域中的虚拟栅极和所述NMOS区域中的虚拟栅极，以在所述PMOS区域中形成第一沟槽，在所述ULV-PMOS区域中形成第二沟槽，在所述ULV-NMOS区域中形成第三沟槽，在所述NMOS区域中形成第四沟槽；
在所述第一沟槽、所述第二沟槽、所述第三沟槽和所述第四沟槽的底部及侧壁上依次沉积形成高K介电层和第一覆盖层；
去除所述第一沟槽和所述第三沟槽中的所述第一覆盖层，以露出所述高K介电层；
在所述半导体衬底上形成第二覆盖层，其中，所述第二覆盖层的铝扩散能力强于所述第一覆盖层的铝扩散能力；
在所述第二覆盖层上依次形成阻挡层和P型功函数金属层；
去除所述第三沟槽和所述第四沟槽中的所述P型功函数金属层；
在所述半导体衬底上依次形成N型功函数金属层和金属栅极层。
2.如权利要求1所述的方法，其特征在于，还包括在形成所述N型功函数金属层和所述金属栅极层之后执行化学机械研磨的步骤。
3.如权利要求1所述的方法，其特征在于，所述第一覆盖层的材料为TiN，采用TDMAT源气体制备所述第一覆盖层，所述第一覆盖层的厚度为5埃至15埃，所述第二覆盖层的材料为TiN，采用TiCl4源气体制备所述第二覆盖层，所述第二覆盖层的厚度为5埃至15埃，采用CVD或者ALD工艺形成所述第一覆盖层和所述第二覆盖层。
4.如权利要求1所述的方法，其特征在于，采用干法刻蚀或者湿法刻蚀去除所述第一沟槽和所述第三沟槽中的所述第一覆盖层，所述刻蚀工艺具有所述第一覆盖层对低于所述高K介电层的高蚀刻选择比。
5.如权利要求1所述的方法，其特征在于，采用干法刻蚀或者湿法刻蚀去除所述第三沟槽和所述第四沟槽中的所述P型功函数金属层，所述刻蚀工艺具有所述P型功函数金属层对低于所述阻挡层的高蚀刻选择比。
6.如权利要求1所述的方法，其特征在于，采用CVD、ALD或者PVD工艺形成所述高K介电层、所述阻挡层、所述P型功函数金属层、所述N型功函数金属层、所述金属栅极层。
7.如权利要求1所述的方法，其特征在于，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。
8.一种半导体器件，包括：
具有PMOS区域、ULV-PMOS区域、ULV-NMOS区域和NMOS区域的半导体衬底；
依次形成于所述半导体衬底的所述PMOS区域上的高K介电层、第二覆盖层、阻挡层、P型功函数金属层、N型功函数金属层和金属栅极层；
依次形成于所述半导体衬底的所述ULV-PMOS区域上的高K介电层、第一覆盖层、第二覆盖层、阻挡层、P型功函数金属层、N型功函数金属层和金属栅极层；
依次形成于所述半导体衬底的所述ULV-NMOS区域上的高K介电层、第二覆盖层、阻挡层、N型功函数金属层和金属栅极层；
依次形成于所述半导体衬底的所述NMOS区域上的高K介电层、第一覆盖层、第二覆盖层、阻挡层、N型功函数金属层和金属栅极层，其中，所述第二覆盖层的铝扩散能力强于所述第一覆盖层的铝扩散能力。
9.如权利要求8所述的器件，其特征在于，所述半导体衬底和所述高K介电层之间还形成有界面层，所述界面层的材料为热氧化层、氮氧化物层或化学氧化层，所述界面层的厚度范围为5埃至10埃。
10.如权利要求8所述的器件，其特征在于，所述第二覆盖层的材料为TiN，采用TiCl4源气体制备所述第二覆盖层，所述第二覆盖层的厚度为5埃至15埃，所述第一覆盖层的材料为TiN，采用TDMAT源气体制备所述第一覆盖层，所述第一覆盖层的厚度为5埃至15埃，采用CVD或者ALD工艺形成所述第一覆盖层和所述第二覆盖层。
11.如权利要求8所述的器件，其特征在于，采用CVD、ALD或者PVD工艺形成所述高K介电层、所述阻挡层、所述P型功函数金属层、所述N型功函数金属层、所述金属栅极层。
CN201410005589.4A 2014-01-06 2014-01-06 一种半导体器件及其制作方法 Active CN104766883B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410005589.4A CN104766883B (zh) 2014-01-06 2014-01-06 一种半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410005589.4A CN104766883B (zh) 2014-01-06 2014-01-06 一种半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN104766883A CN104766883A (zh) 2015-07-08
CN104766883B true CN104766883B (zh) 2017-12-05

Family

ID=53648611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410005589.4A Active CN104766883B (zh) 2014-01-06 2014-01-06 一种半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN104766883B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449391B (zh) * 2015-08-12 2019-07-02 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN106960818B (zh) * 2016-01-12 2020-10-02 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN107706099B (zh) * 2016-08-08 2020-10-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100364044C (zh) * 2004-05-12 2008-01-23 精工爱普生株式会社 半导体装置及制造方法、电光装置及制造方法和电子设备
CN101677065A (zh) * 2008-09-16 2010-03-24 台湾积体电路制造股份有限公司 制造半导体元件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5670005B2 (ja) * 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US20110006378A1 (en) * 2009-07-07 2011-01-13 Sematech, Inc. Semiconductor Manufacturing Method Using Maskless Capping Layer Removal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100364044C (zh) * 2004-05-12 2008-01-23 精工爱普生株式会社 半导体装置及制造方法、电光装置及制造方法和电子设备
CN101677065A (zh) * 2008-09-16 2010-03-24 台湾积体电路制造股份有限公司 制造半导体元件的方法

Also Published As

Publication number Publication date
CN104766883A (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN106328539B (zh) 多栅极器件及其制造方法
CN103021862B (zh) 具有低温除氧的金属栅极器件
CN106941096B (zh) 具有金属栅电极的半导体器件及其制造方法
KR101757521B1 (ko) 반도체 구조물 및 그 제조 방법
US20090230479A1 (en) Hybrid Process for Forming Metal Gates of MOS Devices
KR101563056B1 (ko) 더미 절연 게이트 구조체를 포함하는 반도체 디바이스 및 그 제조 방법
KR20150016166A (ko) 반도체 디바이스 및 그 제조 방법
CN106328589A (zh) 在氧化物衬底上的FinFET沟道和相关方法
CN105097689B (zh) 一种制作半导体器件的方法
CN104752447B (zh) 一种半导体器件及其制作方法
CN103311185A (zh) 制造混合高k/金属栅堆叠件的方法
CN102194754A (zh) 半导体装置及其制造方法
CN106549061A (zh) 半导体器件及其制造方法
US8030214B2 (en) Method of fabricating gate structures
JP2009152342A (ja) 半導体装置の製造方法
US9142414B2 (en) CMOS devices with metal gates and methods for forming the same
CN104766883B (zh) 一种半导体器件及其制作方法
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
CN104517842B (zh) 一种制作半导体器件的方法
CN104752316B (zh) 一种制作半导体器件的方法
CN104752349B (zh) 一种制作半导体器件的方法
CN104752350B (zh) 一种制作半导体器件的方法
CN104979289B (zh) 一种半导体器件及其制作方法
CN106033746B (zh) 一种半导体器件及其制作方法
CN104916590A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant