CN100364044C - 半导体装置及制造方法、电光装置及制造方法和电子设备 - Google Patents

半导体装置及制造方法、电光装置及制造方法和电子设备 Download PDF

Info

Publication number
CN100364044C
CN100364044C CNB2005100692395A CN200510069239A CN100364044C CN 100364044 C CN100364044 C CN 100364044C CN B2005100692395 A CNB2005100692395 A CN B2005100692395A CN 200510069239 A CN200510069239 A CN 200510069239A CN 100364044 C CN100364044 C CN 100364044C
Authority
CN
China
Prior art keywords
mentioned
hole
interlayer insulating
forms
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100692395A
Other languages
English (en)
Other versions
CN1697128A (zh
Inventor
森胁稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
138 East Lcd Display Development Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1697128A publication Critical patent/CN1697128A/zh
Application granted granted Critical
Publication of CN100364044C publication Critical patent/CN100364044C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的半导体装置的制造方法包括：在基板上形成多个导电层的工序；分别形成多个层间绝缘层的工序；对于多个层间绝缘层之中的下部层间绝缘层和上部层间绝缘层，形成贯通上部层间绝缘层到达下部层间绝缘层内的第1孔并且至少将位于第1孔内的上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分利用干蚀刻法形成的工序；形成至少将上述界面覆盖的保护膜的工序；通过形成了保护膜的第1孔使用蚀刻法形成贯通下部层间绝缘层的第2孔而形成接触孔的工序；以及通过接触孔将下部导电层和上部导电层相互电连接的工序。

Description

半导体装置及制造方法、电光装置及制造方法和电子设备
技术领域
本发明涉及例如液晶装置等的电光装置等所使用的在基板上的叠层结构内具有接触孔的半导体装置及其制造方法、具有这样的半导体装置的电光装置及其制造方法和例如液晶投影机等的电子设备。
背景技术
作为使用这种半导体装置(半导体器件)的制造方法制造电光装置的例子，例如通过在基板上的图像显示区域形成多个像素部，并在位于图像显示区域的周边的周边区域形成用于分别驱动多个像素部的驱动电路来制造电光装置。在电光装置中，在各像素部形成有像素开关用的薄膜晶体管(Thin Film Transistor：以下称为TFT)，并且利用2种层间绝缘层使TFT半导体层和与该半导体层连接的数据线相互层间绝缘。
此外，在基板上的图像显示区域形成数据线或TFT的同时，在周边区域形成包含在驱动电路中的TFT等的电路元件或布线。更具体而言，在基板上的周边区域与像素部的TFT同时地形成作为电路元件的TFT，与数据线同时地形成与该TFT的半导体层电连接的布线。因此，这样地形成的TFT与布线由2种层间绝缘层相互进行层间绝缘。并且，为了将TFT的半导体层与布线连接，在2种层间绝缘层上按以下的步骤形成接触孔。
在此，对于2种层间绝缘层之中在基板上相对地在上层侧形成的上部层间绝缘层和相对地在下层侧形成的下部层间绝缘层，首先形成贯通上部层间绝缘层到达下部层间绝缘层的表面的第1孔。然后，利用湿蚀刻法将第1孔进一步掘进，形成与第1孔连续的将下部层间绝缘层贯通到达TFT的半导体层的表面的第2孔，从而形成接触孔。并且，从接触孔内到上部层间绝缘层的表面连续地作为布线形成导电层。其中，通过使用湿蚀刻法能够使第2孔的直径形成得小于第1孔的直径。从而能够提高接触孔内的导电层的覆盖率。
然而，在形成第2孔时，上部层间绝缘层和下部层间绝缘层的界面露出到形成的孔的内部从而受到腐蚀剂的腐蚀。当上部层间绝缘层和下部层间绝缘层的界面附近的膜质不稳定时，由于在进行湿蚀刻法处理时腐蚀剂会渗透到露出的上部层间绝缘层和下部层间绝缘层的界面，接触孔内的侧壁的一部分有可能会产生缺损。当这样地产生缺损时，接触孔内的布线的覆盖率会降低，从而出现产生断线的问题。此外，当相对于上部层间绝缘层，下部层间绝缘层一方的湿蚀刻法的蚀刻速度快时，由于接触孔的形状将成为壶形，即相对于第1孔的直径，第2孔的直径变大，所以接触孔内的布线的覆盖率将降低。
发明内容
本发明就是鉴于例如上述的问题而提出的，其目的在于提供能够防止接触孔内的断线的半导体装置及其制造方法、具有这样的半导体装置的电光装置及其制造方法和各种电子设备。
为了解决上述问题，本发明的半导体装置的制造方法，其特征在于，包括：在基板上形成多个导电层的工序；以将上述多个导电层之中在上述基板上相对地在下层侧形成的下部导电层和相对地在上层侧形成的上部导电层间进行层间绝缘的方式分别形成多个层间绝缘层的工序；对于上述多个层间绝缘层之中相对地在下层侧形成的下部层间绝缘层和相对地在上层侧形成的上部层间绝缘层，形成贯通上述上部层间绝缘层到达上述下部层间绝缘层内的第1孔的工序，其中至少将位于上述第1孔内的上述上部层间绝缘层和上述下部层间绝缘层的界面的侧壁的一部分利用干蚀刻法形成；形成将上述侧壁之中至少位于上述界面的一部分覆盖的保护膜的工序；通过形成了上述保护膜的上述第1孔使用蚀刻法形成贯通上述下部层间绝缘层的第2孔而形成到达位于上述下部层间绝缘层的下层的上述下部导电层的表面的接触孔的工序；以及通过上述形成的接触孔将上述下部导电层和上述上部导电层相互电连接的工序。
按照本发明的半导体装置的制造方法，在基板上形成构成电路元件或布线等的至少一部分的下部导电层，然后，在下部导电层上形成下部层间绝缘层，并且在下部层间绝缘层上形成上部层间绝缘层。并且，对上部层间绝缘层和下部层间绝缘层进行第1蚀刻处理而形成第1孔。这样地形成的第1孔的底部位于下部层间绝缘层内，并且第1孔的侧壁的一部分位于上部层间绝缘层和下部层间绝缘层的界面。即，在第1孔内，上部层间绝缘层和下部层间绝缘层的界面成为露出的状态。其中，第1蚀刻处理可以使用干蚀刻法或干蚀刻法外加湿蚀刻法进行。这时，第1孔中的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分利用干蚀刻法形成。
接着，形成将第1孔的侧壁覆盖的保护膜。在形成保护膜之后，可以将该保护膜进行图形化。保护膜在后述的第2蚀刻处理中进行湿蚀刻法处理时，使用沉积初期的膜质比较稳定的材料形成。在形成保护膜之后，第1孔中的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分成为由保护膜覆盖的状态。
然后，对于下部层间绝缘层使用湿蚀刻法或干蚀刻法以及湿蚀刻法进行第2蚀刻处理，通过形成保护膜的第1孔形成贯通下部层间绝缘层的第2孔，从而形成到达位于下部层间绝缘层的下层的下部导电层的表面的接触孔。这时，第1孔中的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分由保护膜保护。因此，在进行湿蚀刻法处理时，对于上部层间绝缘层或下部层间绝缘层，即使界面附近的膜的状态不稳定，也能够防止腐蚀剂渗透到上部层间绝缘层和下部层间绝缘层的界面而在该界面产生缺损。
然后，将构成电路元件或布线等的至少一部分并且位于上部层间绝缘层的上层的上部导电层从露出到接触孔内的下部导电层的表面到接触孔内连续地形成。或者，也可以在接触孔内形成导电膜而形成插塞，从而与该插塞连接地形成上部导电层。因此，在位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分不产生缺损的状态下的接触孔内能够形成上部导电层的一部分或插塞。
因此，按照本发明的半导体装置的制造方法，可以提高构成用于将基板上形成的多个导电层中利用2个或2个以上的层间绝缘层相互进行层间绝缘的上部导电层和下部导电层电连接的接触孔内的上部导电层或插塞的导电膜的覆盖率。因此，在例如作为布线形成上部导电层时，能够防止接触孔内的该布线的断线，从而能够提高成品率。
在本发明的半导体装置的制造方法的一种方式中，形成上述保护膜的工序作为上述保护膜形成抗蚀剂；形成上述接触孔的工序包括在形成上述第2孔之后除去上述抗蚀剂的工序。
按照该方式，在作为覆盖第1孔的侧壁的保护膜形成抗蚀剂并将该抗蚀剂进行图形化之后，第1孔中的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分成为由抗蚀剂覆盖的状态。因此，在形成第2孔时，能够防止腐蚀剂渗透到第1孔的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分而在该界面产生缺损。
在本发明的半导体装置的制造方法的其它方式中，上述保护膜作为上述接触孔的侧壁的至少一部分残留。
按照该方式，与作为抗蚀剂形成保护膜的情况相比，可以提高第1孔的侧壁和底部与保护膜的粘接性。因此，在形成第2孔时，可以更可靠地防止腐蚀剂从第1孔的底部与保护膜的接触部渗透到第1孔的侧壁与保护膜的接触部。因此，能够防止腐蚀剂渗透到第1孔的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分而在该界面产生缺损。此外，与作为抗蚀剂形成保护膜的情况相比，由于在形成第2孔之后不必除去保护膜，所以能够减少该半导体装置的制造方法的工序数。
在本发明的半导体装置的制造方法的其它方式中，形成上述第1孔的工序使用干蚀刻法或干蚀刻法外加湿蚀刻法进行。
按照该方式，利用干蚀刻法进行第1蚀刻处理而形成第1孔。或者，在第1蚀刻处理中，例如利用湿蚀刻法形成第1孔的初始孔，并通过利用干蚀刻法将这样形成的初始孔掘进而形成第1孔。这时，调整湿蚀刻法的处理时间，利用干蚀刻法形成第1孔的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分。因此，由于第1孔的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分利用干蚀刻法形成，所以能够防止在该侧壁的一部分产生缺损。
在本发明的半导体装置的制造方法的其它方式中，以使由上述第1孔的边缘的直径和上述第1孔的深度规定的纵横比成为小于等于1/4的值的方式控制上述第1孔的直径和深度来进行形成上述第1孔的工序。
按照该方式，在形成保护膜的工序中，能够确保在第1孔内形成的保护膜的厚度成为能够防止由于第2蚀刻处理的腐蚀剂的渗透而在第1孔内的位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分产生缺损的值。
在本发明的半导体装置的制造方法的其它方式中，形成上述保护膜的工序包括在上述第1孔内形成由于上述保护膜而直径比上述第1孔边缘的直径小的从上述保护膜的表面到达上述第1孔的底部的小孔的工序；形成上述接触孔的工序包括以从露出到上述小孔内的上述第1孔的底部的表面贯通上述下部层间绝缘层的方式形成上述第2孔的工序。
按照该方式，在形成保护膜的工序中，通过将保护膜进行图形化而形成从保护膜的表面到达第1孔的底部的小孔。然后，对下部层间绝缘层进行第2蚀刻处理，形成从在保护膜的小孔内露出的第1孔的底部贯通下部层间绝缘层的第2孔。其中，在第2蚀刻处理中，当利用湿蚀刻法长时间进行蚀刻处理时，腐蚀剂有可能从第1孔的底部与保护膜的接触部渗透到第1孔的侧壁与保护膜的接触部。由于与第1孔的底部与保护膜的接触部比较，第1孔的侧壁与保护膜的接触部的粘接性比较弱，所以当腐蚀剂渗透到该接触部时，位于上部层间绝缘和下部层间绝缘层的界面的侧壁的一部分有可能产生缺损。因此，考虑到上述那样的腐蚀剂的渗透，优选地调整湿蚀刻法的处理时间。这样地形成的第2孔的直径比第1孔的直径小。因此，可以提高接触孔内的例如上部导电层的覆盖率。
在形成保护膜的工序包括在第1孔内形成小孔的工序的方式中，在形成上述接触孔的工序中，也可以以使上述第1孔的底部至少残留上述小孔与上述第1孔的位置偏差的部分的方式形成上述第2孔而进行制造。
如果这样地进行制造，在第2蚀刻处理中进行湿蚀刻法处理时，能够防止由于腐蚀剂从第1孔的底部与保护膜的接触部渗透到第1孔的侧壁与保护膜的接触部而在第1孔中位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分产生缺损。其中，在形成保护膜的工序中，优选地在第1孔的侧壁中，如上所述，将从第1孔的边缘到小孔的边缘的保护膜的厚度调整为在第2蚀刻处理中第1孔的底部残留的值。
在本发明的半导体装置的制造方法的其它方式中，在形成上述接触孔的工序中，在形成上述第2孔时使用片式(枚葉式)的装置进行湿蚀刻法。
在该方式中，在第2蚀刻处理中，当第1孔的侧壁和底部与保护膜的粘接性不好时，例如使用浸泡式的装置进行湿蚀刻法处理时，由于腐蚀剂的渗透在第1孔中位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分有可能产生缺损。这时，通过使用片式的装置进行湿蚀刻法的处理，能够防止在第1孔中位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分产生缺损。其中，所谓“片式”的装置，是形成多个导电层或多个层间绝缘层并在上部层间绝缘层和下部层间绝缘层上形成第1孔，并且通过将处于在该第1孔内形成保护膜的状态下的基板一个一个地利用例如旋涂法涂布腐蚀剂而进行第2蚀刻处理的装置，所谓“浸泡式”的装置，是通过将处于上述状态的基板多个集中地浸泡到腐蚀剂中而进行第2蚀刻处理的装置。
在本发明的半导体装置的制造方法的其它方式中，在形成上述接触孔的工序中，在形成上述第2孔时作为上述蚀刻方法使用湿蚀刻法和干蚀刻法。
按照该方式，在第2蚀刻处理中，例如利用干蚀刻法形成第2孔的初始孔，并通过利用湿蚀刻法将这样形成的初始孔掘进而形成第2孔。在这种情况下，也能够防止由于第2蚀刻处理中腐蚀剂的渗透而在第1孔中位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分产生缺损。
在本发明的半导体装置的制造方法的其它方式中，在分别形成上述多个层间绝缘层的工序中，与上述上部层间绝缘层相比，使用在形成上述接触孔的工序中形成上述第2孔时所使用的湿蚀刻法的蚀刻速度相对大的材料形成上述下部层间绝缘层。
按照该方式，在第2蚀刻处理中，即使相对于上部层间绝缘层，下部层间绝缘层的湿蚀刻法的蚀刻速度快也能够将第2孔的直径形成为比第1孔的直径小的值。此外，由于能够防止因为第2蚀刻处理的腐蚀剂的渗透而在第1孔中位于上部层间绝缘层和下部层间绝缘层的界面的侧壁的一部分产生缺损，所以能够提高接触孔内的上部导电层的覆盖率。
在本发明的半导体装置的制造方法的其它方式中，形成上述多个导电层的工序包括：作为上述下部导电层形成薄膜晶体管的半导体层的工序；在上述半导体层上形成上述薄膜晶体管的栅极绝缘膜之后，在上述栅极绝缘膜上形成上述薄膜晶体管的栅电极的工序；以及作为上述上部导电层形成与上述半导体层电连接的布线的工序。
按照该方式，对于在基板上形成的薄膜晶体管和布线，作为上部导电层的布线从例如作为下部导电层的薄膜晶体管的半导体层的表面到接触孔内连续地形成。因此，按照该方式，能够防止布线在接触孔内的断线。
为了解决上述问题，本发明的半导体装置利用上述的本发明的半导体装置的制造方法(包括各种方式)进行制造。
按照本发明的半导体装置，例如在将上部导电层作为布线形成时，能够防止该布线在接触孔内的断线。
为了解决上述问题，本发明的电光装置的制造方法，是使用包括上述的本发明的半导体装置的制造方法中的作为下部导电层形成薄膜晶体管的半导体层的工序和作为上部导电层形成与半导体层电连接的布线的工序的方式制造电光装置的电光装置的制造方法，包括：在上述基板上的图像显示区域形成多个像素部的工序；以及通过在位于上述图像显示区域的周边的周边区域形成上述薄膜晶体管和上述布线而形成分别用于驱动上述多个像素部的驱动电路的工序。
按照本发明的电光装置的制造方法，用于驱动多个像素部的驱动电路包括作为电路元件的薄膜晶体管或与该薄膜晶体管连接的布线。并且，由于能够防止这样在驱动电路内形成的与薄膜晶体管连接的布线的断线，所以能够提高电光装置的制造工序的成品率。
为了解决上述问题，本发明的电光装置利用上述的本发明的电光装置的制造方法进行制造。
按照本发明的电光装置，由于利用上述的本发明的电光装置的制造方法进行制造，所以能够防止在基板上的周边区域形成的驱动电路中的布线的断线，从而能够实现装置的可靠性高的电光装置。
为了解决上述问题，本发明的电子设备具有上述的本发明的电光装置。
由于本发明的电子设备具有上述的本发明的电光装置，所以能够实现装置的可靠性高的投影型显示装置、电视机、移动电话、电子记事簿、文字处理器、取景器型或监视器直视型的视频磁带录像机、工作站、可视电话、POS终端、触摸面板等的各种电子设备。此外，作为本发明的电子设备，也能够实现例如电子纸等的电泳装置、电子发射装置(Field EmissionDisplay和Electron-Emitter Display)和作为使用这些电泳装置、电子发射装置的装置的DLP(Digital Light Processing)等。
附图说明
图1是表示本发明的实施例的电光装置的整体结构的平面图。
图2是图1的H-H′剖面图。
图3是构成电光装置的图像显示区域的形成矩阵状的多个像素部的各种元件、布线等的等效电路。
图4是形成了数据线、扫描线、像素电极等的TFT阵列基板的相邻的多个像素群的平面图。
图5是图4的A-A′剖面图。
图6是更详细地表示数据线与TFT的半导体层的连接部分的结构的剖面图。
图7是表示在周边区域上形成的作为开关元件的一例的CMOS型的TFT的实际的结构的剖面图。
图8是更详细地表示在周边区域上形成的布线与半导体层的连接部分的结构的剖面图。
图9是按顺序表示本发明的实施例的制造工艺的各工序的图6所示的剖面结构的工序图。
图10是按顺序表示本发明的实施例的制造工艺的各工序的图8所示的剖面结构的工序图(之一)。
图11是按顺序表示制造工艺的各工序的图8所示的剖面结构的工序图(之二)。
图12是表示在第2蚀刻处理之后在第1孔产生的缺损的结构的一例的剖面图。
图13是按顺序表示制造工艺的各工序的图8所示的剖面结构的工序图(之三)。
图14是更详细地表示实施例2的周边区域的接触孔的结构的剖面图。
图15是按顺序表示实施例2的制造工艺的各工序的图14所示的剖面结构的工序图。
图16是表示作为应用液晶装置的电子设备的一例的投影机的结构的平面图。
图17是表示作为应用液晶装置的电子设备的一例的个人计算机的结构的立体图。
图18是表示作为应用液晶装置的电子设备的一例的移动电话的结构的立体图。
具体实施方式
从下面说明的实施例可见本发明的作用及其它效果。
下面，参照附图说明本发明的实施例。以下的实施例是将本发明的电光装置应用于液晶装置的实施例。
1.实施例1
首先，参照图1～图13说明本发明的电光装置的实施例1。
1-1.电光装置的整体结构
首先，参照图1和图2说明本发明的电光装置的整体结构。其中，图1是从对置基板侧看到的TFT阵列基板和在其上形成的各结构要素的电光装置的平面图，图2是图1的H-H′剖面图。这里，以作为电光装置的一例的驱动电路内置型的TFT有源矩阵驱动方式的液晶装置为例。
在图1和图2中，在本实施例的电光装置中TFT阵列基板10和对置基板20相对配置。在TFT阵列基板10与对置基板20之间封入了液晶层50，TFT阵列基板10和对置基板20利用设置在位于图像显示区域10a的周围的密封区域的密封材料52相互粘接。
密封材料52由用于将两基板相互粘合的例如紫外线固化树脂、热固化树脂等构成，在制造工艺中被涂布到TFT阵列基板10上之后，通过紫外线照射、加热等使其固化。此外，在密封材料52中，散布了用于使TFT阵列基板10与对置基板20的间隔(基板间间隙)成为指定值的玻璃纤维或玻璃珠等的间隙材料。即，本实施例的电光装置适用于作为投影机的光阀用的小型装置进行放大显示。
与配置了密封材料52的密封区域的内侧平行地在对置基板20侧设置有规定图像显示区域10a的框架区域的遮光性的框架遮光膜53。但这样的框架遮光膜53的一部分或全部也可以作为内置遮光膜设置在TFT阵列基板10侧。另外，在本实施例中，存在位于上述图像显示区域10a的周边的周边区域。换言之，在本实施例中，特别是从TFT阵列基板10的中心看，将该框架遮光膜53以远的区域规定为周边区域。
在周边区域中位于配置了密封材料52的密封区域的外侧的区域，沿TFT阵列基板10的一边设置了数据线驱动电路101和外部电路连接端子102。此外，扫描线驱动电路104沿与该一边相邻的2边且以由上述框架遮光膜53所覆盖的方式设置。此外，为了将这样在图像显示区域10a的两侧设置的2个扫描线驱动电路104间连接，沿TFT阵列基板10的剩下的一边且以由上述框架遮光膜53所覆盖的方式设置有多条布线105。
此外，在对置基板20的4个角部，配置了具有两基板间的上下导通端子功能的上下导通部件106。另一方面，在TFT阵列基板10上在与这些角部相对的区域设置有上下导通端子。这样，在TFT阵列基板10与对置基板20之间能够实现电导通。
在图2中，在TFT阵列基板10上，在形成像素开关用的TFT或扫描线、数据线等的布线之后的像素电极9a上形成取向膜。另一方面，在对置基板20上，除了对置电极21之外，还形成格子状或条状的遮光膜23，进而在最上层部分形成取向膜。此外，液晶层50由混合一种或多种向列液晶的液晶构成，在这一对取向膜之间获得指定的取向状态。
另外，在图1和图2所示的TFT阵列基板10上，除了这些数据线驱动电路101、扫描线驱动电路104等之外，也可以形成对图像信号线上的图像信号进行采样并供给数据线的采样电路、先于图像信号将指定电压电平的预充电信号分别供给多条数据线的预充电电路、以及用于检查制造过程中或出厂时该电光装置的质量、缺陷等的检查电路等。
1-2.像素部的结构
下面，参照图3～图6说明本发明的本实施例的电光装置的像素部的结构。
其中，图3是构成电光装置的图像显示区域的形成矩阵状的多个像素的各种元件、布线等的等效电路，图4是形成数据线、扫描线、像素电极等的TFT阵列基板的相邻的多个像素群的平面图。此外，图5是图4的A-A′剖面图。另外，在图5中，由于将各层、各部件采用在图面上可以识别的大小，所以各层、各部件的缩放比例不同。
在图3中，在构成本实施例的电光装置的图像显示区域的形成矩阵状的多个像素上，分别形成有像素电极9a和用于对该像素电极9a进行开关控制的TFT30，供给图像信号的数据线6a与该TFT30的源极电连接。写入数据线6a的图像信号S1、S2、...、Sn可以按该顺序按线依次供给，也可以对相邻的多条数据线6a彼此按每一组进行供给。
此外，扫描线3a与TFT30的栅极电连接，在指定的定时将扫描信号G1、G2、...、GM按该顺序按线依次脉冲式地供给扫描线3a。像素电极9a与TFT30的漏极电连接，通过使作为开关元件的TFT30只在一定期间其开关闭合，在指定的定时写入从数据线6a供给的图像信号S1、S2、...、Sn。
通过像素电极9a写入作为电光物质的一例的液晶的指定电平的图像信号S1、S2、...、Sn在与对置基板上形成的对置电极之间保持一定期间。液晶通过所施加的电压电平使其分子集合的取向或秩序变化而调制光，从而能够进行灰度显示。如果是常白模式，则根据以各像素为单位施加的电压而对于入射光的透过率减小，如果是常黑模式，则根据以各像素为单位施加的电压而对于入射光的透过率增加，作为整体从电光装置射出具有与图像信号对应的对比度的光。
其中，为了防止保持的图像信号泄漏，与在像素电极9a和对置电极之间形成的液晶电容并联地附加了存储电容70。
下面，参照图4和图5说明像素部的具体的结构。在图4中，在电光装置TFT阵列基板上矩阵状地设置有多个透明的像素电极9a(由虚线9a′表示轮廓)，分别沿像素电极9a的纵横的边界设置有数据线6a和扫描线3a。
此外，扫描线3a与半导体层1a中的图4右上斜线区域所示的沟道区域1a′相对地配置，扫描线3a包含栅电极。这样，在扫描线3a与数据线6a交叉的地方分别设置了扫描线3a的一部分作为栅电极与沟道区域1a′相对配置的像素开关用的TFT30。
其中，图6是更详细地表示图5所示的数据线6a和TFT30的半导体层1a的连接部分的结构的剖面图。如图5和图6所示，数据线6a以其上面平坦化的第2层间绝缘层42为基底而形成，在贯通第2层间绝缘层42的接触孔81内形成的数据线6a的一部分通过从贯通第1层间绝缘层41的接触孔82内在第1层间绝缘层41的表面连续地形成的中继层71b与TFT30的高浓度源区域1d连接。在本实施例中，数据线6a使用含有Al(铝)的材料或以Al单体作为材料而形成。此外，中继层71b优选地使用导电性的多晶硅膜形成。
此外，在图5中，存储电容70通过与TFT30的高浓度漏区域1e和像素电极9a连接的作为像素电位侧电容电极的下部电容电极71和作为固定电位侧电容电极的上部电容电极300的一部分以电介质膜75介于中间相对配置而形成。
如图4和图5所示，上部电容电极300由例如包含金属或合金的导电性的遮光膜构成，作为上侧遮光膜(内置遮光膜)的一例设置在TFT30的上侧。此外，该上部电容电极300也作为固定电位侧电容电极发挥功能。上部电容电极300由包含例如Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)、Pd(钯)等的高熔点金属中的至少一种的金属单体、合金、金属硅化物、聚硅化物或将它们叠层的材料等构成。或者，上部电容电极300也可以包含Al(铝)、Ag(银)等其它金属。但是，上部电容电极300也可以具有由例如导电性的多晶硅膜等构成的第1膜和由包含高熔点金属的金属硅化物膜等构成的第2膜叠层而成的多层结构。
另一方面，下部电容电极71由例如导电性的多晶硅膜构成，作为像素电位侧电容电极发挥功能。下部电容电极71除了作为像素电位侧电容电极发挥功能外，还配置在作为上侧遮光膜的上部电容电极300与TFT30之间具有作为光吸收层或上侧遮光膜的其它例子的功能，此外，还具有将像素电极9a和TFT30的高浓度漏区域1e中继连接的功能。但是，下部电容电极71也可以与上部电容电极300一样由包含金属或合金的单层膜或多层膜构成。
配置在作为电容电极的下部电容电极71与上部电容电极300之间的电介质膜75由例如HTO(High Temperature Oxide)膜、LTO(LowTemperature Oxide)膜等的氧化硅膜或氮化硅膜等构成。从增大存储电容70的观点考虑，只要可以充分得到膜的可靠性，电介质膜75越薄越好。
此外，上部电容电极300从配置了像素电极9a的图像显示区域延伸设置到其周围，与恒定电位源电连接，成为恒定电位。作为这样的恒定电位源，可以是供给扫描线驱动电路104或数据线驱动电路101的正电源或负电源的恒定电位源，也可以是供给对置基板20的对置电极21的恒定电位。
另一方面，在TFT30的下侧以基底绝缘膜12介于中间格子状地设置有下侧遮光膜11a。
下侧遮光膜11a是为了遮挡TFT30的沟道区域1a′及其周边以防止从TFT阵列基板10侧向装置内入射的返回光而设置的。该下侧遮光膜11a和构成上侧遮光膜的一例的上部电容电极300一样，由包含例如Ti、Cr、W、Ta、Mo、Pd等的高熔点金属中的至少一种的金属单体、合金、金属硅化物、聚硅化物以及将它们叠层的材料等构成。此外，对于下侧遮光膜11a，为了避免其电位变化对TFT30的不良影响，也与上部电容电极300一样，从图像显示区域延伸设置到其周围与恒定电位源连接。
基底绝缘层12除了将TFT30与下侧遮光膜11a进行层间绝缘的功能外，通过在TFT阵列基板10的整个面上形成，还具有防止TFT阵列基板10的表面研磨时的粗糙或由于清洗后残留的污物等引起像素开关用TFT30的特性劣化的功能。
像素电极9a通过中继下部电容电极71经由接触孔83和85与半导体层1a中的高浓度区域1e电连接。另外，在本实施例中，如果利用具有上述各种功能的下部电容电极71，即使层间距离例如约为2000nm左右长，也能够在避免用1个接触孔将两者间连接的技术困难的同时用接触孔和沟将两者间良好地连接，从而能够提高像素开口率，对于防止在接触孔开孔时蚀刻的缺损也具有作用。
如图4和图5所示，电光装置具有透明的TFT阵列基板10和与其相对配置的透明的对置基板20。TFT阵列基板10由例如石英基板、玻璃基板、硅基板构成，对置基板20由例如玻璃基板或石英基板构成。
在TFT阵列基板10上，设置有像素电极9a，在其上侧设置有进行了摩擦处理等指定的取向处理的取向膜16。像素电极9a由例如ITO(IndiumTin Oxide)膜等透明导电性膜构成。此外，取向膜16由例如聚酰亚胺膜等有机膜构成。
另一方面，在对置基板20上，遍及其整个面设置有对置电极21，在其下侧设置有进行了摩擦处理等指定的取向处理的取向膜22。对置电极21由例如ITO膜等透明导电性膜构成。此外，取向膜22由聚酰亚胺膜等有机膜构成。
在对置基板20上，也可以设置格子状或条状的遮光膜。通过采用这样的结构，能够与作为上部电容电极300而设置的上侧遮光膜一起更可靠地防止来自TFT阵列基板10侧的入射光向沟道区域1a′及其周边的侵入。另外，通过对置基板20上的遮光膜形成为至少在外光照射的面上反射率高，而具有防止电光装置的温度上升的作用。
在这样构成的以使像素电极9a与对置电极21相对配置的方式配置的TFT阵列基板10与对置基板20之间形成有液晶层50。液晶层50在未施加来自像素电极9a的电场的状态下，利用取向膜16和22而处于指定的取向状态。
在图5中，像素开关用TFT30具有LDD(Lightly Doped Drain)结构，包括扫描线3a、利用来自该扫描线3a的电场形成沟道的半导体层1a的沟道区域1a′、包含将扫描线3a与半导体层1a绝缘的栅极绝缘膜的绝缘膜2、半导体层1a的低浓度源区域1b和低浓度漏区域1c、半导体层1a的高浓度源区域1d和高浓度漏区域1e。
在扫描线3a上，形成有分别开孔了通向高浓度源区域1d的接触孔82和通向高浓度漏区域1e的接触孔83的第1层间绝缘层41。
在第1层间绝缘层41上，形成有下部电容电极71和上部电容电极300，在它们上面形成分别开孔接触孔81和85的第2层间绝缘层42。
在第2层间绝缘层42上形成有数据线6a，在它们上面形成有形成了通向下部电容电极71的接触孔85的第3层间绝缘层43。像素电极9a设置在这样构成的第3层间绝缘层43的上面。
另外，如图4和图5所示，由于存储电容70、扫描线3a、TFT30等的存在于第2层间绝缘层42之下的各种部件而产生的台阶，通过对第2层间绝缘层42的表面进行平坦化处理而缓和。例如，该平坦化通过使用CMP(Chemical Mechanical Polishing)处理等的研磨处理或有机SOG(Spin On Glass)进行。但是，也可以取代这样对第2层间绝缘层42进行平坦化处理或在此之外，通过在TFT阵列基板10、基底绝缘膜12和第1层间绝缘层41中的至少1个上形成沟而埋设存储电容70、扫描线3a、TFT30等进行平坦化处理。
1-3.周边区域上的结构
以上说明的像素部的结构，如图4所示，在各像素部中是共同的。这样的像素部的结构在参照图1和图2说明的图像显示区域10a周期地形成。另一方面，在这样的电光装置中，如参照图1和图2说明的那样，在位于图像显示区域10a的周围的周边区域形成有扫描线驱动电路104或数据线驱动电路101等的驱动电路。并且，这些扫描线驱动电路104和数据线驱动电路101由例如图7所示的多个作为开关元件的TFT或布线等构成。图7是表示作为在周边区域上形成的作为开关元件的一例的CMOS型的TFT的实际的结构的剖面图。
在图7中，CMOS型TFT包含p沟道型TFT402p和n沟道型TFT402n，它们分别由半导体层420、包含栅极绝缘膜的绝缘膜2、栅电极膜116、与半导体层420的漏极和源极连接的各种布线422a～422c构成。并且，在图7中，由符号12、41、42和43等所表示的部分可知，该CMOS型的TFT及其上层的构筑物是与图5所示的像素部的结构在同一时机形成的。即，半导体层420与TFT30的半导体层1a在同一时机形成，栅电极膜116与扫描线3a在同一时机形成等。另外，图7所示的布线422a～422c也与图5所示的数据线6a在同一时机形成。此外，在图7中虽然未示出，但图5中的下部电容电极71或上部电容电极300在同一时机形成薄膜，当然也将其作为CMOS型TFT的结构的一部分(例如，作为布线利用等)。
这样，按照在同一时机形成像素部的结构和周边区域的CMOS型TFT等的各种电路元件和布线等的结构，与将它们分别形成的方式相比，能够达到其制造工序的简化或省略化等。
并且，在本实施例中，特别是作为这样的电路元件的CMOS型TFT的半导体层420与布线422a～422c同像素部的TFT30的半导体层1a与数据线6a一样，由第1和第2层间绝缘层41和42相互进行层间绝缘。按照这样的结构，本发明的“上部层间绝缘层”与第2层间绝缘层42相当，本发明的“下部层间绝缘层”与第1层间绝缘层41相当，本发明的“上部导电层”与布线422a～422c相当，本发明的“下部导电层”与半导体层420相当。并且，从第2层间绝缘层42的表面贯通第1和第2层间绝缘层41和42到达半导体层420的表面形成有接触孔183a～183d。
图8是更详细地表示布线422a～422c与半导体层420的连接部分的结构的剖面图。在图8中，表示了与布线422a～422c中的任意一个相当的布线422，表示了与接触孔183a～183d中的任意一个相当的接触孔183。如图8所示，从半导体层420的表面到接触孔183内连续地形成有布线422的一部分。在本实施例中，由于接触孔183利用具有后述的特征的制造方法形成，所以能够防止布线422在接触孔183内断线。因此，由于能够防止扫描线驱动电路104和数据线驱动电路101中的断线，所以本实施例能够实现装置的可靠性高的电光装置。
1-4.电光装置的制造方法
下面，参照图9～图13说明上述实施例的电光装置的制造工艺。图9是按顺序表示制造工艺的各工序中图6所示的剖面结构的工序图，图10～图13是按顺序表示制造工艺的各工序中图8所示的剖面结构的工序图。另外，在以下具体详细地说明本实施例中具有特征的像素部的数据线6a和TFT30的半导体层1a的连接部分的形成和周边区域的布线422和半导体层420的连接部分的形成，省略关于除此以外的扫描线3a、半导体层1a、栅电极3a、存储电容70和数据线6a等的制造工序。
首先，参照图9说明像素部中用于将数据线6a与TFT的半导体层1a电连接的接触孔81和82的制造工艺。
在图9(a)中，在TFT阵列基板10上，形成有下侧遮光膜11a、基底绝缘层12和TFT30。并且，在TFT30上，利用例如常压或减压CVD(Chemical Vapor Deposition)法等使用TEOS气体等作为NSG(非硅酸盐玻璃)或BPSG(硼磷硅酸盐玻璃)等的硅酸盐玻璃膜形成第1层间绝缘层41。
然后，在图9(b)中，利用例如干蚀刻法形成贯通第1层间绝缘层41的接触孔82，从接触孔82内到第1层间绝缘层41的表面连续地形成例如多晶硅膜，在使该多晶硅膜导电化后，利用例如光刻法和蚀刻法进行图形化而形成中继层71b。另外，接触孔82的直径R4例如约为1.5(μm)左右。
接着，在图9(c)中，在第1层间绝缘层41上，在利用例如常压或减压CVD法等作为NSG或BPSG等的硅酸盐玻璃膜形成第2层间绝缘层42之后，利用例如干蚀刻法或湿蚀刻法附加干蚀刻法形成贯通第2层间绝缘层42直到中继层71b的表面的接触孔81。另外，接触孔81的直径R3例如约为2.5(μm)左右。
其中，在将第1层间绝缘层41或第2层间绝缘层42作为BPSG膜形成时，第1层间绝缘层41和第2层间绝缘层42的界面的膜质变得不稳定。
但是，在贯通第2层间绝缘层42形成接触孔81时，通过使第2层间绝缘层42的沉积初期的不稳定的膜质部不沾染湿蚀刻液体，能够防止在该界面产生缺损。
然后，在第2层间绝缘层42的表面，利用例如溅射法形成用于形成例如数据线6a的材料膜，并利用例如光刻法和蚀刻法进行图形化而形成数据线6a。
下面，参照图10～图13说明周边区域中用于将布线422与半导体层420电连接的接触孔183的制造工艺。
首先，在图10(a)中，在TFT阵列基板10上，形成基底绝缘层12、p沟道型TFT402p和n沟道型TFT402n，此外，在p沟道型TFT402p和n沟道型TFT402n上形成有第1层间绝缘层41和第2层间绝缘层42。在该状态下，在第2层间绝缘层42上，形成例如抗蚀剂800a，使用光刻法对该抗蚀剂800a进行图形化，在与接触孔183的形成位置对应的地方形成开口部。另外，开口部的直径R1例如约为4.5(μm)左右。
然后，在图10(b)中，通过抗蚀剂800a的开口部对第1层间绝缘层41和第2层间绝缘层42进行第1蚀刻处理而形成第1孔185a。其中，第1蚀刻处理利用湿蚀刻法形成第1孔185a的初始孔，然后，利用干蚀刻法掘进这样地形成的初始孔。或者，利用干蚀刻法进行第1蚀刻处理。这样地形成的第1孔185a的底部位于第1层间绝缘层41内，并且第1孔185a的侧壁的一部分位于第1层间绝缘层41和第2层间绝缘层42的界面。
并且，第1孔185a的位于第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分利用在与基板面垂直的方向上具有指向性的干蚀刻法形成。因此，即使在第1层间绝缘层41或第2层间绝缘层42，例如BPSG膜，由沉积初期的膜质不稳定的膜形成时，也能够防止第1孔185a中的位于第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分产生缺损。
此外，第1孔185a的直径与开口部的直径R1对应地形成例如约4.5(μm)左右，并且通过调整第1蚀刻处理的处理时间，将第1孔185a的深度D1形成为例如约1.0(μm)左右。由此，纵横比成为约1/4左右。另外，在本实施例中，如后述，为了确保第1孔185a内的抗蚀剂800b的厚度a1，优选纵横比为小于等于1/4的值。
接着，在图11(a)中，在第2层间绝缘层42的表面形成与本发明的“保护膜”相当的抗蚀剂800b，通过使用光刻法对该抗蚀剂800b进行图形化而形成从抗蚀剂800b的表面到达第1孔185a的底部的小孔186。另外，小孔186的直径R2例如约为1.5(μm)左右。
在小孔186形成之后，除了位于第1孔185a的第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分外，第2层间绝缘层42的表面成为由抗蚀剂800b覆盖的状态。其中，如上所述，通过在形成第1孔185a时调整纵横比，能够确保第1孔185a内形成的抗蚀剂800b的厚度a1成为防止由于后述的第2蚀刻处理的腐蚀剂的渗透而在第1孔185a中位于第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分产生缺损的值，例如约为1.75(μm)左右。另外，优选这样的抗蚀剂800b的厚度a1大于等于1.0(μm)。
然后，在图11(b)中，使用湿蚀刻法或者干蚀刻法外加湿蚀刻法对第1层间绝缘层41进行第2蚀刻处理，形成从露出到抗蚀剂800b的小孔186内的第1孔185a的底部贯通第1层间绝缘层41和绝缘膜2的第2孔185b。由此，形成从第2层间绝缘层42的表面贯通第2层间绝缘层42和第1层间绝缘层41而到达半导体层420的表面的接触孔183。
其中，第2蚀刻处理使用例如片式的装置进行湿蚀刻法处理。或者，例如利用干蚀刻法形成第2孔185b的初始孔，利用湿蚀刻法掘进这样形成的初始孔而形成第2孔185b。这时，第1孔185a的位于第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分由抗蚀剂800b保护。因此，即使在第1层间绝缘层41或第2层间绝缘层42，例如像BPSG膜那样，由沉积初期的膜质不稳定的膜形成时，也能够防止由于腐蚀剂渗透到第1层间绝缘层41和第2层间绝缘层42的界面而该界面产生缺损。
此外，在第2蚀刻处理中，优选地调整湿蚀刻法的处理时间而使腐蚀剂不会从第1孔185a的底部与抗蚀剂800b的接触部渗透到第1孔185a的侧壁与抗蚀剂800b的接触部。此外，如上所述，通过使用片式的装置，也能够更可靠地防止腐蚀剂从第1孔185a的底部与抗蚀剂800b的接触部渗透到第1孔185a的侧壁与抗蚀剂800b的接触部。
此外，如上所述，通过调整第1孔185a内形成的抗蚀剂800b的厚度a1，在第2蚀刻处理之后，能够使第1孔185a的底部至少残留参照图11(a)说明的工序中产生的小孔186与第1孔185a的对合错开部分b1，例如约为0.2(μm)～0.3(μm)左右。
图12表示在第2蚀刻处理之后第1孔185a的底部的厚度比上述值b1小的结构。当第1孔185a的底部的厚度小于上述值b1时，腐蚀剂从第1孔185a的底部与抗蚀剂800b的接触部渗透到第1孔185a的侧壁与抗蚀剂800b的接触部，如图12所示，在第1孔185a中，位于第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分有可能产生缺损。
因此，除了调整第2蚀刻处理的湿蚀刻法的处理时间或使用片式的装置外，通过使第1孔185a的底部为上述值b1，能够可靠地防止产生这样的缺损。
图11(b)所示的第2孔的直径与小孔的直径R2对应地成为例如约1.5(μm)左右。其中，在作为NSG膜形成第1层间绝缘层41、作为BPSG膜形成第2层间绝缘层42时，第1层间绝缘层41这一方与第2层间绝缘层42相比，由湿蚀刻法进行的蚀刻速度增大。这时，也能够将第2孔185b的直径作为小于第1孔185a的直径的值形成。
然后，在图13中，在从第2层间绝缘层42的表面除去抗蚀剂800b之后，与像素部的数据线6a一样，在第2层间绝缘层42的表面形成布线422。
因此，如图13所示，在位于第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分不产生缺损的状态下的接触孔183内形成布线422的一部分。此外，通过使第2孔185b的直径为小于第1孔185a的直径的值，能够提高接触孔183内的布线422的覆盖率。因此，能够防止接触孔183内的布线422断线，从而能够提高电光装置的制造工序的成品率。
另外，在本实施例中，也可以取代从接触孔183内到第2层间绝缘层42上连续地形成布线422，在接触孔183内形成导电膜而形成插塞，从而与该插塞连接地形成布线422。
2.实施例2
下面，说明本发明的电光装置的实施例2。在实施例2中，电光装置与实施例1相比，参照图8说明的接触孔183的结构不同。因此，下面，参照图14和图15仅对于电光装置的结构和制造方法与实施例1不同的地方进行说明。其中，图14是更详细地表示周边区域的接触孔183的结构的剖面图，图15是按顺序表示制造工艺的各工序中图14所示的剖面结构的工序图。另外，对于与实施例1相同的结构标以相同的符号，并省略重复的说明。
在实施例2中，由于接触孔183利用具有后述的特征的制造方法形成，所以如图14所示，在接触孔183的侧壁残留有保护第1层间绝缘层41和第2层间绝缘层42的界面的保护膜800c。保护膜800c例如作为氧化膜、多晶硅膜、或氮化膜形成。
下面，参照图15说明实施例2的电光装置的制造方法。
在图15(a)中，在第1层间绝缘层41和第2层间绝缘层42上形成第1孔185a的状态下，在第2层间绝缘层42的表面形成保护膜800c。
接着，在图15(b)中，利用在与基板面垂直的方向上具有指向性的干蚀刻法对保护膜800c进行全面蚀刻，形成从保护膜800c的表面到达第1孔185a的底部的小孔186。
然后，在图15(c)中，在第2蚀刻处理中对第1层间绝缘层41进行湿蚀刻法处理，形成从露出到保护膜800c的小孔186内的第1孔185a的底部贯通第1层间绝缘层41和绝缘膜2的第2孔185b。另外，如图15(b)和图15(c)所示，在第1孔185a内形成的保护膜800c的侧壁在进行了全面蚀刻和第2蚀刻处理后，将向第1孔185a退缩。
其中，与抗蚀剂800b相比，第1孔185a的侧壁和底部与保护膜800c的粘接性良好。因此，在形成第2孔185b时，能够更可靠地防止腐蚀剂从第1孔185a的底部与保护膜800c的接触部渗透到第1孔185a的侧壁与保护膜800c的接触部。因此，能够防止腐蚀剂渗透到第1孔185a的位于第1层间绝缘层41和第2层间绝缘层42的界面的侧壁的一部分在该界面上产生缺损。
接着，从接触孔183内到保护膜800c上连续地形成布线422。因此，由于即使不除去保护膜800c也可以，所以能够减少电光装置的制造工序中的工序数。
3.电子设备
下面，说明将作为上述的电光装置的液晶装置应用于各种电子设备的情况。
3-1.投影机
首先，说明将液晶装置作为光阀使用的投影机。图16是表示投影机的结构例的平面配置图。如该图所示，在投影机1100内部，设置有由卤素灯等的白色光源构成的灯单元1102。从该灯单元1102射出的投影光由配置在光导1104内的4个反射镜1106和2个分色镜1108分离为RGB的3原色，入射到作为与各原色对应的光阀的液晶面板1110R、1110B和1110G上。
液晶面板1110R、1110B和1110G的结构与上述液晶装置相同，是分别由从图像信号处理电路供给的R、G、B的原色信号驱动的装置。并且，由这些液晶面板调制的光从3个方向入射到分色棱镜1112上。在该分色棱镜1112中，R和B光折射90度，而G光直进。因此，各色的图像被合成的结果，通过投影透镜1114彩色图像被投影到屏幕等上。
其中，从各液晶面板1110R、1110B和1110G的显示像来看，液晶面板1110G的显示像需要相对于液晶面板1110R、1110B的显示像进行左右颠倒。
另外，与R、G、B各原色对应的光利用分色镜1108入射到液晶面板1110R、1110B和1110G上，所以不必设置滤色器。
3-2.移动型计算机
下面，说明将液晶装置应用于移动型计算机的例子。图17是表示该个人计算机的结构的立体图。在图中，计算机1200由具有键盘1202的本体部1204和液晶显示单元1206构成。该液晶显示单元1206通过在前面叙述的液晶装置1005的背面附加背光源而构成。
3-3.移动电话
进而，说明将液晶装置应用于移动电话的例子。图18是表示该移动电话的结构的立体图。在图中，移动电话1300是具有多个操作按钮1302和反射型的液晶装置1005的设备。对于该反射型的液晶装置1005，根据需要在其前面设置前照灯。
另外，除了参照图16～图18说明的电子设备外，还能够列举出液晶电视、取景器型和监视器直视型的视频磁带录像机、汽车导航装置、呼机、电子记事簿、计算器、文字处理器、工作站、可视电话、POS终端、具有触摸面板的装置等。并且，当然可以应用于这些各种的电子设备。
本发明不限于上述实施例，在不违反权利要求的范围和全说明书的发明的宗旨或思想的范围内可以适当地进行变更，而伴随这样的变更的半导体装置及其制造方法、具有这样的半导体装置的电光装置及其制造方法以及具有该电光装置的电子设备都包含在本发明的技术范围内。

Claims (15)

1.一种半导体装置的制造方法，是在基板上具备多个导电层、在该多个导电层之中形成于下层侧的下部导电层和形成于上层侧的上部导电层间形成的多个层间绝缘层且上述下部导电层和上述上部导电层通过在该多个层间绝缘层上形成的接触孔电连接而成的半导体装置的制造方法，其特征在于，包括：
形成上述下部导电层的工序；
在上述下部导电层上形成上述多个层间绝缘层的工序；
在上述多个层间绝缘层上形成上述接触孔的工序；以及
在上述多个层间绝缘层上形成上述上部导电层的工序；
其中，形成上述接触孔的工序包括：
对于上述多个层间绝缘层之中相对地在下层侧形成的下部层间绝缘层和相对地在上层侧形成的上部层间绝缘层，形成贯通上述上部层间绝缘层到达上述下部层间绝缘层内的第1孔并且至少将位于上述第1孔内的上述上部层间绝缘层和上述下部层间绝缘层的界面的侧壁的一部分利用干蚀刻法形成的工序；
形成将上述侧壁之中至少位于上述界面的一部分覆盖的保护膜的工序；以及
通过形成了上述保护膜的上述第1孔使用蚀刻法形成贯通上述下部层间绝缘层的第2孔的工序。
2.按权利要求1所述的半导体装置的制造方法，其特征在于：
形成上述保护膜的工序形成抗蚀剂，作为上述保护膜；
形成上述接触孔的工序包括在形成上述第2孔之后除去上述抗蚀剂的工序。
3.按权利要求1所述的半导体装置的制造方法，其特征在于：上述保护膜作为上述接触孔的侧壁的至少一部分残留。
4.按权利要求1～3的任意一项所述的半导体装置的制造方法，其特征在于：形成上述第1孔的工序使用干蚀刻法或干蚀刻法外加湿蚀刻法进行。
5.按权利要求1～3的任意一项所述的半导体装置的制造方法，其特征在于：形成上述第1孔的工序是以使由上述第1孔的边缘的直径和上述第1孔的深度规定的纵横比成为小于等于1/4的值的方式控制上述第1孔的直径和深度而进行的。
6.按权利要求1～3的任意一项所述的半导体装置的制造方法，其特征在于：
形成上述保护膜的工序包括在上述第1孔内形成由于上述保护膜而直径比上述第1孔的边缘的直径小的从上述保护膜的表面到达上述第1孔的底部的小孔的工序；
形成上述接触孔的工序包括以从露出到上述小孔内的上述第1孔的底部的表面贯通上述下部层间绝缘层的方式形成上述第2孔的工序。
7.按权利要求6所述的半导体装置的制造方法，其特征在于：在形成上述接触孔的工序中，以使上述第1孔的底部至少残留上述小孔与上述第1孔的位置偏差的部分的方式形成上述第2孔。
8.按权利要求1～3的任意一项所述的半导体装置的制造方法，其特征在于：在形成上述接触孔的工序中，在形成上述第2孔时使用片式的装置进行湿蚀刻法。
9.按权利要求1～3的任意一项所述的半导体装置的制造方法，其特征在于：在形成上述接触孔的工序中，在形成上述第2孔时作为上述蚀刻方法使用湿蚀刻法和干蚀刻法。
10.按权利要求1～3的任意一项所述的半导体装置的制造方法，其特征在于：在分别形成上述多个层间绝缘层的工序中，与上述上部层间绝缘层相比，使用在形成上述接触孔的工序中形成上述第2孔时所使用的湿蚀刻法的蚀刻速度相对大的材料形成上述下部层间绝缘层。
11.按权利要求1～3的任意一项所述的半导体装置的制造方法，其特征在于：
形成上述下部导电层的工序，作为上述下部导电层形成薄膜晶体管的半导体层；
该方法还包括：在上述半导体层上形成上述薄膜晶体管的栅极绝缘膜之后，在上述栅极绝缘膜上形成上述薄膜晶体管的栅电极的工序；
形成上述上部导电层的工序，作为上述上部导电层形成与上述半导体层电连接的布线。
12.一种半导体装置，其特征在于，具备：
在基板上形成的下部导电层；
在上述下部导电层上形成的多个层间绝缘层；
在上述多个层间绝缘层上形成的接触孔；
在上述多个层间绝缘层上形成的、通过上述接触孔与上述下部导电层电连接的上部导电层；
其中，上述接触孔包括：
贯通上述多个层间绝缘层之中相对地在上层侧形成的上部层间绝缘层到达相对地在下层侧形成的下部层间绝缘层内的第1孔；
将位于上述第1孔内的、上述上部层间绝缘层和上述下部层间绝缘层的界面的侧壁的一部分覆盖的保护膜；以及
通过形成了上述保护膜的上述第1孔形成的、贯通上述下部层间绝缘层的第2孔。
13.一种电光装置的制造方法，是使用权利要求11所述的半导体装置的制造方法制造电光装置的电光装置的制造方法，其特征在于，包括：
在上述基板上的图像显示区域形成多个像素部的工序；以及
通过在位于上述图像显示区域的周边的周边区域形成上述薄膜晶体管和上述布线而形成分别用于驱动上述多个像素部的驱动电路的工序。
14.一种电光装置，其特征在于，具备：
在基板上形成的薄膜晶体管的半导体层；
以栅极绝缘膜介于中间而在上述半导体层上形成的上述薄膜晶体管的栅电极；
在上述薄膜晶体管的半导体层上形成的多个层间绝缘层；
在上述多个层间绝缘层上形成的接触孔；
在上述多个层间绝缘层上形成的、通过上述接触孔与上述薄膜晶体管的半导体层电连接的布线；
其中，上述接触孔包括：
贯通上述多个层间绝缘层之中相对地在上层侧形成的上部层间绝缘层到达相对地在下层侧形成的下部层间绝缘层内的第1孔；
将位于上述第1孔内的、上述上部层间绝缘层和上述下部层间绝缘层的界面的侧壁的一部分覆盖的保护膜；以及
通过形成了上述保护膜的上述第1孔形成的、贯通上述下部层间绝缘层的第2孔。
15.一种电子设备，其特征在于：具有权利要求14所述的电光装置。
CNB2005100692395A 2004-05-12 2005-05-12 半导体装置及制造方法、电光装置及制造方法和电子设备 Active CN100364044C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004142619A JP4211674B2 (ja) 2004-05-12 2004-05-12 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP142619/2004 2004-05-12

Publications (2)

Publication Number Publication Date
CN1697128A CN1697128A (zh) 2005-11-16
CN100364044C true CN100364044C (zh) 2008-01-23

Family

ID=35309973

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100692395A Active CN100364044C (zh) 2004-05-12 2005-05-12 半导体装置及制造方法、电光装置及制造方法和电子设备

Country Status (4)

Country Link
US (1) US7449411B2 (zh)
JP (1) JP4211674B2 (zh)
KR (1) KR100697998B1 (zh)
CN (1) CN100364044C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766883A (zh) * 2014-01-06 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258233A (ja) * 2006-03-20 2007-10-04 Oki Electric Ind Co Ltd 半導体装置の製造方法、半導体装置および回路基板
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130134600A1 (en) * 2011-11-28 2013-05-30 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
TWI489171B (zh) * 2012-05-28 2015-06-21 Au Optronics Corp 畫素陣列基板、顯示面板、接觸窗結構及其製造方法
CN103489786B (zh) * 2013-09-18 2015-11-25 京东方科技集团股份有限公司 一种阵列基板的制作方法
CN103928396A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 扩大沟槽开口的方法
CN106571294B (zh) * 2015-10-13 2020-03-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105551377B (zh) * 2015-12-28 2018-07-03 天马微电子股份有限公司 一种柔性显示面板及其制造方法、显示设备
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
US11289370B2 (en) * 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123920A (zh) * 1993-12-07 1996-06-05 株式会社理光 具有着色剂数量控制单元的图像记录装置
JP2000241832A (ja) * 1999-02-23 2000-09-08 Sharp Corp 液晶表示装置およびその製造方法
US20020008323A1 (en) * 2000-07-21 2002-01-24 Fujitsu Limited, Kawasaki, Japan Semiconductor device with dual damascene wiring
CN1471152A (zh) * 2002-07-24 2004-01-28 旺宏电子股份有限公司 形成接触窗的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624196B2 (ja) 1986-06-24 1994-03-30 日本電気株式会社 半導体装置の製造方法
US5362666A (en) * 1992-09-18 1994-11-08 Micron Technology, Inc. Method of producing a self-aligned contact penetrating cell plate
JP2842328B2 (ja) 1995-08-18 1999-01-06 日本電気株式会社 半導体装置の製造方法
JP3439135B2 (ja) * 1998-10-05 2003-08-25 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2001291844A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2001358212A (ja) 2000-06-13 2001-12-26 Seiko Epson Corp 電極基板の製造方法、並びにこの製造方法により製造された電極基板、これを用いた液晶装置
JP3743273B2 (ja) 2000-09-27 2006-02-08 セイコーエプソン株式会社 電気光学装置の製造方法
JP2002353245A (ja) 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
JP2003086673A (ja) * 2001-09-11 2003-03-20 Nec Corp 半導体装置の製造方法
JP3976703B2 (ja) * 2003-04-30 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123920A (zh) * 1993-12-07 1996-06-05 株式会社理光 具有着色剂数量控制单元的图像记录装置
JP2000241832A (ja) * 1999-02-23 2000-09-08 Sharp Corp 液晶表示装置およびその製造方法
US20020008323A1 (en) * 2000-07-21 2002-01-24 Fujitsu Limited, Kawasaki, Japan Semiconductor device with dual damascene wiring
CN1471152A (zh) * 2002-07-24 2004-01-28 旺宏电子股份有限公司 形成接触窗的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766883A (zh) * 2014-01-06 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN104766883B (zh) * 2014-01-06 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法

Also Published As

Publication number Publication date
KR100697998B1 (ko) 2007-03-23
CN1697128A (zh) 2005-11-16
US20050255688A1 (en) 2005-11-17
JP2005327813A (ja) 2005-11-24
JP4211674B2 (ja) 2009-01-21
US7449411B2 (en) 2008-11-11
KR20060047780A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
CN100364044C (zh) 半导体装置及制造方法、电光装置及制造方法和电子设备
US8059220B2 (en) Electro-optical device, method for production of electro-optical device, and electronic apparatus
KR200336100Y1 (ko) 전기 광학 장치 및 전자 기기
JP2002353424A (ja) 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
KR100698000B1 (ko) 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
KR100514507B1 (ko) 전기 광학 장치 및 그 제조 방법
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
US7192812B2 (en) Method for manufacturing electro-optical substrate
US7119391B2 (en) System and method of manufacturing a substrate device
JP4154880B2 (ja) 電気光学装置及びその製造方法
JP4096546B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4139530B2 (ja) 電気光学装置及び電子機器
JP2003066427A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2004335848A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
US7342638B2 (en) Electro-optical device, method of manufacturing the same, and method of manufacturing substrate device
JP2004349451A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
JP4462128B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3642326B2 (ja) 液晶パネル、電子機器、及びｔｆｔアレイ基板
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4522666B2 (ja) Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ
JP2007183681A (ja) Ｔｆｔアレイ基板、液晶パネル及び電子機器
JP2000114528A (ja) 薄膜トランジスタの製造方法および電気光学装置の製造方法
JP2003207806A (ja) 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器
JP2003066426A (ja) 電気光学装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220922

Address after: Irish Dublin

Patentee after: 138 East LCD Display Development Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.