CN103928396A - 扩大沟槽开口的方法 - Google Patents

扩大沟槽开口的方法 Download PDF

Info

Publication number
CN103928396A
CN103928396A CN201410138988.8A CN201410138988A CN103928396A CN 103928396 A CN103928396 A CN 103928396A CN 201410138988 A CN201410138988 A CN 201410138988A CN 103928396 A CN103928396 A CN 103928396A
Authority
CN
China
Prior art keywords
groove
opening
gas
laying
groove opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410138988.8A
Other languages
English (en)
Inventor
朱亚丹
周军
桑宁波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410138988.8A priority Critical patent/CN103928396A/zh
Publication of CN103928396A publication Critical patent/CN103928396A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明在扩大沟槽开口之前，先在所述沟槽的内壁上形成衬垫层，以保护所述沟槽的中下部，防止其在后续扩大开口的过程中被蚀刻而使沟槽的形貌变得弯曲；然后再进行沟槽开口扩大的步骤，使得所述沟槽的中部和底部的尺寸不会偏离目标值，以顺利进行后续的淀积过程。

Description

扩大沟槽开口的方法
技术领域
本发明涉及半导体领域，尤其涉及一种扩大沟槽开口的方法。
背景技术
在半导体制造中，经常涉及到各种沟槽的填充。对于金属的填充，PVD（物理气相淀积）是一种普遍使用的方法，在淀积填充时由于溅射离子具有方向性，会在淀积填充的时候产生台阶覆盖（overhang）的问题。台阶覆盖是指在淀积时由于溅射离子的方向性，在沟槽的上方和下方出现淀积的不均匀的现象，通常是上方的淀积厚度大于下方，进而在后续的淀积中出现缝隙，造成不完全淀积。
上述情况常出现在金属互联通孔的填充中，在这种工艺里，需要首先刻蚀形成通孔，并在通孔中填充金属材料作为金属互连线来连接第一金属互连层和半导体器件或者连接不同的金属互连层。但如上述的具有缝隙的金属互连线进行电连通时就会增大接触电阻，并且在进一步的抛光过程中造成研磨液对金属的侵蚀，严重影响半导体器件的性能。
为解决上述的台阶覆盖问题，通常需要在淀积之前将沟槽的开口扩大。现有的沟槽开口扩大的方式是直接刻蚀沟槽，但这样往往不能保证仅仅扩大沟槽的表面，而可能导致沟槽的中下部也被刻蚀，因而造成沟槽的形貌（profile）变得弯曲（bowl）（如图2所示），使得沟槽中部和底部的尺寸也会偏离目标值。这样在后续的淀积填充时又会加剧缝隙的产生。
因此，需要一种能够将沟槽的顶部开口扩大并且不破坏沟槽下方的结构，使沟槽具有较好形貌的方法。
发明内容
为了解决现有技术的扩大沟槽开口的方法中存在的容易使沟槽的形貌变得弯曲的问题，本发明提供一种扩大沟槽开口的方法，包括：
提供一衬底，所述衬底上形成有介质层，所述介质层中形成有沟槽；在所述沟槽内壁以及所述介质层上形成衬垫层；扩大所述沟槽顶部的开口；以及剥离所述衬垫层。
进一步的，所述沟槽为金属互联通孔。
进一步的，所述衬垫层材料为硅氧化物。
进一步的，采用化学气相淀积工艺形成所述衬垫层。
进一步的，所述化学气相淀积工艺采用气体为SiH4和O2。
进一步的，扩大沟槽开口的步骤包括：
步骤一：采用Ar、He和H2气体以扩大所述沟槽的开口；以及步骤二：采用NF3气体进一步扩大所述沟槽的开口。
进一步的，步骤一中H2气体的流量为600～800SCCM，Ar气体流量0～70SCCM，He气体流量50～120SCCM；步骤二中NF3气体流量为350～700SCCM。
进一步的，所述步骤一和步骤二作为一个循环进行1-5次。
进一步的，步骤二之后，还包括采用O2和He气体去除所述NH3的步骤。
进一步的，采用酸液剥离所述衬垫层。相比于现有技术，本发明在扩大沟槽开口之前，先在所述沟槽的内壁上形成衬垫层，以保护所述沟槽的中下部，防止其在后续扩大沟槽开口的过程中被蚀刻而使沟槽的形貌变得弯曲；然后再进行沟槽开口扩大的步骤，使得所述沟槽的中部和底部的尺寸不会偏离目标值，以顺利进行后续的淀积过程。
附图说明
图1为本发明所述的扩大沟槽开口扩大方法的流程图。
图2为现有的沟槽开口扩大方法造成的沟槽形貌。
图3-图6为本发明一实施例所述的扩大沟槽开口扩大方法各阶段的沟槽示意图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，本发明提供了一种扩大沟槽开口的方法，包括以下步骤：
S1：提供一衬底，所述衬底上形成有介质层，所述介质层中形成有沟槽；
S2：在所述沟槽内壁以及所述介质层上形成衬垫层；
S3：扩大所述沟槽顶部的开口；以及
S4：剥离所述衬垫层。
在上述步骤中，所述衬底为半导体衬底，可以是单晶硅、多晶硅或非晶硅，也可以是硅、锗、硅锗化合物或砷化镓等材料形成的衬底，所述半导体衬底可以具有外延层或绝缘层上硅结构，还可以是其他半导体材料，这里不一一列举。且在衬底上可以具有中间介质层，沟槽可以是形成于中间介质层中。
在所述衬底上形成沟槽可以采用多种方式，如湿法刻蚀和干法刻蚀。
在所述沟槽的内壁上形成衬垫层的过程可为多种，如CVD（化学气相淀积），但本发明不以此为限。衬垫层的材质为硅氧化物，如SiO2。形成衬垫层的过程是采用CVD的方式在所述沟槽的内壁由SiH4和O2反应生成SiO2薄膜附着于沟槽内壁的表面。
扩大所述沟槽顶部的开口的方法例如为等离子体刻蚀，但具体的刻蚀方式，本发明不作限制。采用等离子刻蚀的具体方法例如为采用He、H2和Ar的混合气体，在CVD机台中依靠低频射频源激发上述气体离化，再通过高频射频源加速轰击沟槽表面达到刻蚀沟槽的目的。在等离子体刻蚀中，离子在沟槽表面的数量以及轰击速率通常大于在沟槽的中下部，因此，沟槽中下部由于具有衬垫层的保护，得以保持原貌而不被等离子刻蚀掉。而在沟槽的表面，由于具有大量离子的高速轰击，表面的衬垫层以及衬垫层内侧的沟槽均会被刻蚀，因此所述沟槽的开口会被逐渐扩大。
为了进一步扩大沟槽的开口，以利于后续的填充，在上述步骤之后还可采用NF3气体通过所述沟槽的表面，使其与沟槽表面材质发生化学反应，进一步扩大沟槽的开口，之后再将反应气体NF3清除。
上述等离子体扩大所述沟槽开口的方法和用NF3气体扩大所述沟槽开口的方法可作为一个循环进行1-5次。
沟槽的开口扩大之后，需要将内壁形成的衬垫层清除，方式比如为用酸性液体清洗。
下面结合图3至图6以一实施例更详细的说明本发明的扩大沟槽开口的方法。
如图3所示，本实施例的沟槽1为金属互连通孔，即贯穿各种中间介质层，从某一层金属层到相邻的另一金属层形成电通路的开口。本实施例中衬底100上形成有中间介质层（ILD）200，衬底100中形成有已知的互联层或半导体器件的电极，所述沟槽1贯穿所述中间介质层200。具体的，中间介质层200的材料可以为BPSG，PSG或PETEOS等，本发明不作具体限制。
如图4所示，在所述沟槽1内壁以及中间介质层200上形成衬垫层300，可采用CVD，例如HDPCVD（高密度等离子体化学气相淀积）工艺形成所述衬垫层300。衬垫层300的材质为硅氧化物，如SiO2。本实施例中，在HDPCVD的腔室中通入SiH4和O2，以在沟槽1侧壁、底壁以及中间介质层200上形成衬垫层300，如图4所示。
接着，通过等离子体刻蚀工艺扩大所述沟槽1顶部的开口，本实施例采用He、H2和Ar的混合气体，在HDPCVD腔室中依靠低频射频源激发上述气体离化，再通过高频射频源加速轰击沟槽1表面达到刻蚀沟槽1的目的。根据等离子体刻蚀的特性可知，在等离子体刻蚀中，离子在沟槽1表面的数量以及轰击速率通常大于在沟槽1的中下部，因此，沟槽1中下部由于具有衬垫层300的保护，得以基本保持原貌而不被等离子刻蚀掉。而在沟槽1的上端（顶部以及上部，如图5中虚线圈所示），由于具有大量离子的高速轰击，衬垫层300会逐渐被去除，而衬垫层300内侧的中间介质层200也会被刻蚀掉一部分，因此所述沟槽1的开口会被逐渐扩大。
在本发明优选实施例中，为了进一步扩大沟槽1的开口，在上述扩大沟槽1开口的步骤之后，在HDPCVD腔室中通入NF3气体，使其在HDPCVD腔室中通过沟槽1的上方，快速地与沟槽1上部的衬垫层300和中间介质层200发生化学反应，达到进一步扩大沟槽1开口的目的。由于NF3气体与衬垫层300和中间介质层200反应较为迅速，通常通入NF3气体的时间很短，仅有几秒钟，例如5～9秒，以防止NF3进入沟槽1的下方发生反应并毁坏沟槽1的内侧结构。因此，在短暂通入NF3气体之后，将H2气体通入HDPCVD腔室中以去除NF3。
优选的，上述通入He、H2和Ar的混合气体和通入NF3的步骤作为一个循环进行1-5次，直至达到理想的效果，如图5所示，此时的开口得到了充分的扩大。
由于本实施例采用HDPCVD，其特点是刻蚀和淀积可同步进行，因此上述采用SiH4和O2的混合气体形成衬垫层300，采用He、H2和Ar的混合气体蚀刻以及通入NF3气体的步骤均在HDPCVD的腔室中进行。详细的工艺是，开始时向HDPCVD的腔室通入SiH4，O2，He，H2和Ar气体，调节气体的流量及低频射频源和高频射频源控制硅氧化物的沉积速率和溅射速率，初始时采用较高比例的SiH4和O2气体，使得中间介质层200上以形成硅氧化物的衬垫层300为主，直至衬垫层300覆盖中间介质层200的表面。衬垫层300用以保护沟槽1的侧壁形状不因溅射离子的轰击而变得弯曲。
具体的，初始SiH4气体流量为60～80SCCM，初始O2气体流量为80～120SCCM，SiH4与O2占所有气体的比例大约为70%。所述高频射频源功率2000～3000W，低频射频源功率2500～4000W。上述的形成硅氧化物的衬垫层300的持续时间约为1～3秒。
然后，降低SiH4和O2气体的比例，增大He，H2和Ar气体的比例，即降低成膜速率而增大溅射速率，使得沟槽1的顶部部分被溅射的量多于成膜的量，沟槽1顶部的开口被扩大，而沟槽1侧壁和底部上被溅射的量和沉积成膜的量接近平衡，使得沟槽1侧壁和底部上的衬垫层300的厚度保持基本不变。这一步骤中，SiH4和O2的比例降低至约为30%，其中H2气体流量为600～800SCCM，Ar气体流量为0～70SCCM，He气体流量为50～120SCCM。所述高频射频源和低频射频源的功率维持不变。此过程持续时间约为5～15秒。
然后，将SiH4气体关闭，再通入NF3气体，NF3气体离化并和衬垫层300反应刻蚀衬垫层300。具体的，NF3气体流量为350～700SCCM，在此过程中低频射频源的功率变为2000～3000W，高频射频源功率变为800～1200W，此过程的持续时间约为10～20秒。
最后，将HDPCVD腔室中通入O2和He气体以去除NF3气体。
在进行完扩大沟槽1开口的步骤以后，用酸性液体清洗衬垫层300，形成如图6所示的衬垫层300被完全去除后的效果，此时即可顺利进行后续的金属淀积填充过程。
相比于现有技术，本发明在扩大沟槽开口之前，先在所述沟槽的内壁上形成衬垫层，以保护所述沟槽的中下部，防止其在后续扩大开口的过程中被蚀刻而使沟槽的形貌变得弯曲；然后再进行沟槽开口扩大的步骤，使得所述沟槽的中部和底部的尺寸不会偏离目标值，以顺利进行后续的淀积过程。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种扩大沟槽开口的方法，包括：
提供一衬底，所述衬底上形成有介质层，所述介质层中形成有沟槽；
在所述沟槽内壁以及所述介质层上形成衬垫层；
扩大所述沟槽顶部的开口；以及
剥离所述衬垫层。
2.如权利要求1所述的扩大沟槽开口的方法，其特征在于：所述沟槽为金属互联通孔。
3.如权利要求1所述的扩大沟槽开口的方法，其特征在于：所述衬垫层材料为硅氧化物。
4.如权利要求3所述的扩大沟槽开口的方法，其特征在于：采用化学气相淀积工艺形成所述衬垫层。
5.如权利要求3所述的扩大沟槽开口的方法，其特征在于：所述化学气相淀积工艺采用气体为SiH4和O2。
6.如权利要求3所述的扩大沟槽开口的方法，其特征在于：扩大沟槽开口的步骤包括：
步骤一：采用Ar、He和H2气体以扩大所述沟槽的开口；以及
步骤二：采用NF3气体进一步扩大所述沟槽的开口。
7.如权利要求6所述的扩大沟槽开口的方法，其特征在于：步骤一中H2气体的流量为600～800SCCM，Ar气体流量0～70SCCM，He气体流量50～120SCCM；步骤二中NF3气体流量为350～700SCCM。
8.如权利要求6所述的扩大沟槽开口的方法，其特征在于：所述步骤一和步骤二作为一个循环进行1-5次。
9.如权利要求6所述的扩大沟槽开口的方法，其特征在于：步骤二之后，还包括采用O2和He气体去除所述NH3的步骤。
10.如权利要求1所述的扩大沟槽开口的方法，其特征在于：采用酸液剥离所述衬垫层。
CN201410138988.8A 2014-04-08 2014-04-08 扩大沟槽开口的方法 Pending CN103928396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410138988.8A CN103928396A (zh) 2014-04-08 2014-04-08 扩大沟槽开口的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410138988.8A CN103928396A (zh) 2014-04-08 2014-04-08 扩大沟槽开口的方法

Publications (1)

Publication Number Publication Date
CN103928396A true CN103928396A (zh) 2014-07-16

Family

ID=51146572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410138988.8A Pending CN103928396A (zh) 2014-04-08 2014-04-08 扩大沟槽开口的方法

Country Status (1)

Country Link
CN (1) CN103928396A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564790A (zh) * 2016-06-30 2018-01-09 朗姆研究公司 用于在间隙填充中沉积和蚀刻的装置和方法
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816115A (en) * 1987-04-16 1989-03-28 International Business Machines Corp. Process of making via holes in a double-layer insulation
US5910018A (en) * 1997-02-24 1999-06-08 Winbond Electronics Corporation Trench edge rounding method and structure for trench isolation
US6448658B2 (en) * 2000-06-15 2002-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having improved interconnection-wiring structures
US20030207579A1 (en) * 2002-05-01 2003-11-06 Michael Rattner Method of etching a deep trench having a tapered profile in silicon
CN1697128A (zh) * 2004-05-12 2005-11-16 精工爱普生株式会社 半导体装置及其制造方法、电光装置及其制造方法和电子设备
US20060024948A1 (en) * 2004-07-29 2006-02-02 Samsung Electronics Co., Ltd. Method of fabricating dual damascene interconnection
CN1941326A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 具有锥型沟道的半导体器件的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816115A (en) * 1987-04-16 1989-03-28 International Business Machines Corp. Process of making via holes in a double-layer insulation
US5910018A (en) * 1997-02-24 1999-06-08 Winbond Electronics Corporation Trench edge rounding method and structure for trench isolation
US6448658B2 (en) * 2000-06-15 2002-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having improved interconnection-wiring structures
US20030207579A1 (en) * 2002-05-01 2003-11-06 Michael Rattner Method of etching a deep trench having a tapered profile in silicon
CN1697128A (zh) * 2004-05-12 2005-11-16 精工爱普生株式会社 半导体装置及其制造方法、电光装置及其制造方法和电子设备
US20060024948A1 (en) * 2004-07-29 2006-02-02 Samsung Electronics Co., Ltd. Method of fabricating dual damascene interconnection
CN1941326A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 具有锥型沟道的半导体器件的制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
CN107564790A (zh) * 2016-06-30 2018-01-09 朗姆研究公司 用于在间隙填充中沉积和蚀刻的装置和方法
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer

Similar Documents

Publication Publication Date Title
CN103928396A (zh) 扩大沟槽开口的方法
US6617259B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
US9224615B2 (en) Noble gas bombardment to reduce scallops in bosch etching
CN105047660B (zh) 浅沟槽隔离结构
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
JP2018516463A (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
WO2001001468A1 (en) Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP2007035860A (ja) 半導体装置の製造方法
CN103390581A (zh) 硅通孔刻蚀方法
WO2012126268A1 (zh) 一种薄膜填充方法
IL176466A (en) Selectivity control in a plasma processing system
CN104658962A (zh) 通孔的形成方法
CN103915369A (zh) 沟槽填充方法
CN103050434A (zh) 硅通孔的刻蚀方法
US20140252589A1 (en) Charge Dissipation of Cavities
CN109326519B (zh) 一种倾角硅槽刻蚀工艺
CN101640175B (zh) 半导体结构的制造方法
CN102737984A (zh) 半导体结构的形成方法
CN106024617A (zh) 制造半导体器件的干蚀刻气体和方法
KR101009338B1 (ko) 반도체 장치 제조방법
CN103700622A (zh) 硅通孔的形成方法
CN109891596A (zh) 制造用于N7/N5 FinFET和其他FinFET的气隙隔离物的方法
CN103413778B (zh) 隔离结构的形成方法
CN1954424A (zh) 等离子体处理系统中的选择性控制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140716