JP2018516463A - 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法 - Google Patents

先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法 Download PDF

Info

Publication number
JP2018516463A
JP2018516463A JP2017562685A JP2017562685A JP2018516463A JP 2018516463 A JP2018516463 A JP 2018516463A JP 2017562685 A JP2017562685 A JP 2017562685A JP 2017562685 A JP2017562685 A JP 2017562685A JP 2018516463 A JP2018516463 A JP 2018516463A
Authority
JP
Japan
Prior art keywords
spacer layer
substrate
gas
deposition
watts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017562685A
Other languages
English (en)
Other versions
JP6810059B2 (ja
Inventor
チエ チョウ，
チエ チョウ，
チェンツァウ イン，
チェンツァウ イン，
シャムブ エヌ． ロイ，
シャムブ エヌ． ロイ，
シュリーニヴァース ディー． ネマニ，
シュリーニヴァース ディー． ネマニ，
チンチン リウ，
チンチン リウ，
エリー ワイ． イー，
エリー ワイ． イー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018516463A publication Critical patent/JP2018516463A/ja
Application granted granted Critical
Publication of JP6810059B2 publication Critical patent/JP6810059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本明細書の実施形態は、マルチパターニングプロセスにおいて良好な形状制御を用いてスペーサ層に堆積およびパターニングプロセスを実行するための装置および方法を提供する。一実施形態では、マルチパターニングプロセス中にスペーサ層を堆積しパターニングする方法は、基板上に配置されたパターニングされた構造の外面上にスペーサ層を共形的に形成することであって、パターニングされた構造はその間に画定された開口部の第１の群を有する、形成することと、スペーサ層の第２の部分を処理することなく、基板上に形成されたスペーサ層の第１の部分を選択的に処理することと、スペーサ層の処理された第１の部分を選択的に除去することと、を含む。【選択図】図４Ｃ

Description

本明細書の実施形態は、一般に、リソグラフィマルチパターニング製造プロセスで使用するためのスペーサ層を形成するための装置および製造プロセスに関する。
サブミクロンおよびより小さなフィーチャを信頼性をもって製造することは、半導体デバイスの超大規模集積化（ＶＬＳＩ）および超々大規模集積化（ＵＬＳＩ）の重要な要件の１つである。しかし、回路技術の継続的な微細化に伴い、インターコネクトなどの回路フィーチャのサイズおよびピッチの寸法は、処理能力に対するさらなる要求を課している。この技術の中心にあるマルチレベルインターコネクトには、ビアやその他のインターコネクトなどの高アスペクト比のフィーチャの正確なイメージングと配置が必要である。これらのインターコネクトの信頼性のある形成は、デバイスおよびインターコネクトの密度のさらなる向上に不可欠である。さらに、中間材料、例えばレジストおよびハードマスク材料などの無駄を減らして、サブミクロンサイズのフィーチャおよびインターコネクトを形成することが、望まれている。
次世代デバイスの回路密度が増加するにつれて、ビア、トレンチ、コンタクト、デバイス、ゲートおよび他のフィーチャなどのインターコネクトの幅またはピッチ、ならびにそれらの間の誘電体材料は、４５ｎｍおよび３２ｎｍの寸法およびそれ以下に減少している。デバイススケーリングが、リソグラフィスキャナの解像度限界よりさらに下に延びるにつれて、今日の集積デバイスのフィーチャ密度要件を満たすために、マルチパターニングが採用された。マルチパターニングは、いくつかのレジストコーティング、リソグラフィパターニング、およびエッチング工程を実行して、最終的に複数のステップで膜層にパターニングするプロセスである。組み合わされると、重なり合うパターニング工程は、下にあるハードマスク層にフィーチャを形成し、ハードマスク層は、完全にパターニングされたときに、下層をパターニングするために、またはインプラントもしくは拡散マスクとして機能するために使用され得る。
一例では、ハードマスク層に小さなフィーチャを形成する際に、マルチパターニングプロセスが、広く採用されている。自己整合ダブルパターニング（ＳＡＤＰ）は、フォトリソグラフィ技術の能力を最小ピッチを超えて拡張するために使用されるダブルパターニングプロセスである。図１Ａ〜図１Ｄは、ハードマスク層をエッチングするために使用される自己整合ダブルパターニング（ＳＡＤＰ）または自己整合トリプルパターニング（ＳＡＴＰ）または自己整合４重パターニング（ＳＡＱＰ）のための従来技術のサイクル１００の例を示す。従来のサイクル１００は、図１Ａから図１Ｄまでのスナップショットで示されており、これらは、その処理が進行するにつれての、基板の同じ部分の描写である。この例では、基板１０１上に低誘電率層１０３が配置されている。ハードマスク層１０５が、低誘電率層１０３上に配置され、パターニングされた構造１０８（例えば、誘電体層、フォトレジスト層、またはパターニングのための任意の適切な材料によって形成されたパターニングされた構造）が、その上に形成されており、その中に開口部１１８を画定する。パターニングされた構造１０８とハードマスク層１０５との間に、追加の犠牲層を形成して、下層のパターニングを助けることができることに留意されたい。図１Ｂにおいて、開口部１１８（図１Ａ）の寸法を開口部１２５の寸法へさらに縮小させるために、スペーサ層１２６が、パターニングされた構造１０８の側壁１１１および上面１０９に共形的に形成されてもよい。図１Ｃにおいて、パターニングされた構造１０８の上面１０９が露出され、下にあるハードマスク層１０５の表面が露出されるまで、基板１０１からスペーサ層１２６の一部をエッチングするために、エッチングプロセスが実行される。図１Ｄにおいて、最終エッチングプロセスが実行され、パターニングされた構造１０８を基板１０１から除去し、スペーサ層１２６を残し、縮小された寸法の新たな開口部１４５を基板１０１上のスペーサ層１１６に画定する。パターニングされたスペーサ層１２６をエッチングマスクとして使用してハードマスク層１０５をさらにパターニングした後、自己整合ダブルパターニング（ＳＡＤＰ）が完了したとみなされる。場合によっては、プロセスを続けて、追加のスペーサ層を形成して、開口部１４５の寸法をさらに狭めて、必要に応じてさらに狭い開口部にすることができる。スペーサ層の数は、それらの間に画定された開口部が詰まることなく、開口部によって画定されたスペーサ層が離れている限り、所望の数だけ形成することができることに留意されたい。
図１Ｃでのスペーサ層１２６のエッチング中に、基板１０１上の異なる材料（例えば、パターニングされた構造１０８、スペーサ層１２６および下にあるハードマスク層１０５）に対する異なるエッチング速度は、結果として生じる構造の異なる場所で、異なるエッチング寸法または非対称エッチング形状を形成することがある。詳細には、エッチングプロセスの後に、円１３０で示されるように、スペーサ層１２６のコーナー部１３２は、しばしば、丸みを帯びた上部肩部の侵食、肩部のファセッティングまたは望ましくない非垂直な側壁エッチング形状を被り、限界寸法（ＣＤ）の損失または形状の変形をもたらす。パターニングされた構造の不正確な限界寸法または形状の変形は、後続のリソグラフィ露光プロセス中に光ビームの焦点外れ問題、オーバーレイ誤差、および著しい解像度損失を引き起こす可能性がある。場合によっては、不正確な形状または構造上の寸法が、デバイス構造の崩壊をもたらし、最終的にデバイスの故障および製品の歩留まり低下を招く可能性がある。
したがって、マルチパターニングプロセス中の正確な形状制御のための改善された方法が必要とされている。
本明細書の実施形態は、半導体用途のためのナノワイヤを形成するために、マルチパターニングプロセスにおいて、スペーサ層を形成し、良好な形状制御を用いてスペーサ層に選択的除去プロセスをインシトゥで実行する装置および方法を提供する。一実施形態では、マルチパターニングプロセス中にスペーサ層を堆積しパターニングする方法は、基板上に配置されたパターニングされた構造の外面上にスペーサ層を共形的に形成することであって、パターニングされた構造はその間に画定された開口部の第１の群を有する、形成することと、スペーサ層の第２の部分を処理することなく、基板上に形成されたスペーサ層の第１の部分を選択的に処理することと、スペーサ層の処理された第１の部分を選択的に除去することと、を含む。
別の実施形態では、マルチパターニングプロセス中にスペーサ層を堆積しパターニングする方法は、処理チャンバに設けられた基板に前処理プロセスを実行することと、堆積プロセス中に誘導結合プラズマを用いて基板上にスペーサ層を形成するためにスペーサ層堆積プロセスを実行することと、堆積後処理プロセス中に誘導結合プラズマを用いないＲＦバイアス電力を用いることによってスペーサ層の一部を選択的に処理する堆積後処理プロセスを実行することと、選択的除去プロセス中に遠隔プラズマ源によってスペーサ層の一部を選択的に除去する選択的除去プロセスを実行することと、を含む。
さらに別の実施形態では、マルチパターニングプロセス中にスペーサ層を形成しパターニングする方法は、基板上に配置されたスペーサ層を堆積およびパターニングする方法を含み、堆積混合ガス中に形成された誘導結合プラズマを使用して基板上にスペーサ層を堆積させるために、シリコン系ガスおよび窒素を含む堆積混合ガスを処理チャンバに供給することと、不活性ガスを含む堆積後処理混合ガスを供給して、スペーサ層の第２の部分を処理することなく、基板上に配置されたスペーサ層の第１の部分を選択的に処理することと、選択的除去混合ガスを供給して、選択的除去混合ガスから形成された遠隔プラズマ源を使用して、スペーサ層の処理された第１の部分のみを基板から除去することと、を含む。
本明細書の実施形態の上記の特徴が達成され、詳細に理解されるように、添付の図面に示されている実施例を参照することにより、上で簡潔に要約した本開示のより詳細な説明を得ることができる。
スペーサ層を利用して開口部の寸法を縮小するマルチパターニングプロセスのための従来のサイクルを示す。 スペーサ層を形成し、選択的除去プロセスを実行するために利用され得る処理チャンバを示す。 スペーサ層堆積およびパターニングプロセスを実行するためのフロー図を示す。 図３に示すプロセスを利用して、基板上にスペーサ層を堆積してパターニングするための、マルチパターニングプロセス中の様々な段階での膜スタックを示す。 図３に示すプロセスを利用して、基板上にスペーサ層を堆積してパターニングするための、マルチパターニングプロセス中の様々な段階での膜スタックを示す。
実施形態の理解を容易にするために、可能な場合には、図に共通の同一の要素を示すために、同一の参照番号を使用している。一つの実施形態の要素及び特徴が、更なる詳述がなくとも、他の実施形態に有利に組み入れられ得るということが、意図される。
しかしながら、添付の図面は例示的な例のみを示すものであり、従って、本発明は他の等しく有効な実施形態を許容することができるので、その範囲を限定するものと考えるべきではないことに留意されたい。
本出願の実施形態は、丸みを帯びた、変形した、または浸食したコーナー部および／または肩部のない所望の正確な寸法および形状を有するパターニングされたスペーサ層を提供することができるマルチパターニングプロセスにおいて利用されるスペーサ層を堆積およびパターニングするプロセスを含む。スペーサ層は、マルチパターニングプロセスにおいて利用され、高いアスペクト比及び／又は小さな寸法を有する金属含有フィーチャ（例えば、ナノワイヤ）を形成するための誘電体インターコネクト材料をパターニング及びエッチングするために最終的に使用され得る。一実施形態では、スペーサ層堆積およびパターニングプロセスは、スペーサ層を形成する堆積プロセスと、続いて、所望の形状および寸法を有するスペーサ層を提供するために、得られる形状を効率的に形作り、制御する選択的除去プロセスとを含むことができる。堆積および選択的除去プロセスは、誘導結合プラズマ源（ＩＣＰ）堆積プロセスと、次いで遠隔プラズマ源を利用した選択的除去プロセスとを利用することによって実施することができる。誘導結合プラズマ源（ＩＣＰ）堆積プロセスおよび遠隔プラズマ源選択的除去プロセスは、堆積プロセスおよび選択的除去プロセスの両方を実行する所望の能力を提供するＩＣＰ源およびＲＰＳ源の両方を備えた装置内でインシトゥで実施することができる。したがって、スペーサ層が形成され、パターニングされた後に、所望の膜形状を有する制御された堆積および選択的除去プロセスが、スペーサ層において得られ得る。
図２は、スペーサ層を形成するための堆積プロセスと、続いて選択的除去プロセスとを実行するための装置２００の断面図である。本明細書に開示された教示と共に使用するのに適した処理チャンバは、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＨＤＰ−Ｐｒｏｄｕｃｅｒ（登録商標）またはＣ３（登録商標）処理チャンバを含む。優れた堆積および選択的除去性能を可能にする複数の特徴を含む装置２００が示されているが、他の処理チャンバが、本明細書に開示された発明の特徴のうちの１つ以上から利益を享受するように構成されてもよい。
装置２００は、処理チャンバ２０２と、処理チャンバ２０２に結合された遠隔プラズマ源２０４とを含む。遠隔プラズマ源２０４は、ラジカルを生成することができる任意の適切な源であってもよい。遠隔プラズマ源２０４は、高周波（ＲＦ）または非常に高い高周波（ＶＨＲＦ）容量結合プラズマ（ＣＣＰ）源、誘導結合プラズマ（ＩＣＰ）源、マイクロ波誘導（ＭＷ）プラズマ源、電子サイクロトロン共鳴（ＥＣＲ）チャンバ、または高密度プラズマ（ＨＤＰ）チャンバなどの遠隔プラズマ源であってもよい。遠隔プラズマ源２０４は、１つ以上のガス源２０６を含み、遠隔プラズマ源２０４は、ラジカル導管２０８によって処理チャンバ２０２に結合されてもよい。ラジカル生成ガスであり得る１つ以上のプロセスガスが、１つ以上のガス源２０６を介して遠隔プラズマ源２０４に入ることができる。１つ以上のプロセスガスは、塩素含有ガス、フッ素含有ガス、不活性ガス、酸素含有ガス、窒素含有ガス、水素含有ガス、またはこれらの任意の組み合わせを含むことができる。遠隔プラズマ源２０４で生成されたラジカルは、処理チャンバ２０２に結合されたラジカル導管２０８を通って処理チャンバ２０２内に移動し、処理チャンバ２０２内に画定された内部処理領域２５１に達する。
ラジカル導管２０８は、リッドアセンブリ２１２の一部であり、リッドアセンブリ２１２は、ラジカルキャビティ２１０、上部プレート２１４、リッドリム２１６、およびシャワーヘッド２１８も含む。ラジカル導管２０８は、ラジカルに対して実質的に非反応性の材料を含むことができる。例えば、ラジカル導管２０８は、ＡｌＮ、ＳｉＯ２、Ｙ２Ｏ３、ＭｇＯ、陽極酸化Ａｌ２Ｏ３、サファイア、セラミックであって、Ａｌ２Ｏ３、サファイア、ＡｌＮ、Ｙ２Ｏ３、ＭｇＯのうちの１つ以上を含むセラミック、またはプラスチックを含むことができる。適切なＳｉＯ２材料の代表例は、石英である。ラジカル導管２０８は、ラジカル導管支持部材２２０内に配置され、ラジカル導管支持部材２２０によって支持されてもよい。ラジカル導管支持部材２２０は、リッドリム２１６上に載っている上部プレート２１４上に配置することができる。
ラジカルキャビティ２１０は、ラジカル導管２０８の下方に配置され、ラジカル導管２０８に結合され、遠隔プラズマ源２０４で生成されたラジカルは、ラジカル導管２０８を通ってラジカルキャビティ２１０に移動する。ラジカルキャビティ２１０は、上部プレート２１４、リッドリム２１６、およびシャワーヘッド２１８によって画定される。任意選択で、ラジカルキャビティ２１０は、ライナ２２２を含むことができる。ライナ２２２は、ラジカルキャビティ２１０に露出された上部プレート２１４およびリッドリム２１６の表面を覆うことができる。遠隔プラズマ源２０４からのラジカルは、シャワーヘッド２１８内に配置された複数のチューブ２２４を通過して、内部処理領域２５１に入る。シャワーヘッド２１８は、複数のチューブ２２４よりも直径が小さい複数の開口部２２６をさらに含む。複数の開口部２２６は、複数のチューブ２２４と流体連通していない内部容積（図示せず）に接続されている。流体混合物を処理チャンバ２０２の内部処理領域２５１に導入するために、１つ以上の流体源２１９をシャワーヘッド２１８に結合することができる。流体混合物は、前駆体、ポロゲン、および／またはキャリア流体を含むことができる。流体混合物は、気体と液体との混合物であってもよい。
処理チャンバ２０２は、リッドアセンブリ２１２、チャンバ本体２３０、および支持アセンブリ２３２を含むことができる。支持アセンブリ２３２は、チャンバ本体２３０内に少なくとも部分的に配置されてもよい。チャンバ本体２３０は、処理チャンバ２０２の内部へのアクセスを提供するスリットバルブ２３５を含むことができる。チャンバ本体２３０は、チャンバ本体２３０の内面を覆うライナ２３４を含むことができる。ライナ２３４は、１つ以上の開孔２３６、および真空システム２４０と流体連通している、その中に形成されたポンピングチャネル２３８を含むことができる。開孔２３６は、ポンピングチャネル２３８へのガスの流路を提供し、ポンピングチャネル２３８は、処理チャンバ２０２内のガスの出口を提供する。
真空システム２４０は、真空ポート２４２と、バルブ２４４と、真空ポンプ２４６とを含むことができる。真空ポンプ２４６は、真空ポート２４２を介してポンピングチャネル２３８と流体連通している。開孔２３６は、ポンピングチャネル２３８がチャンバ本体２３０内の内部処理領域２５１と流体連通することを可能にする。内部処理領域２５１は、シャワーヘッド２１８の下面２４８および支持アセンブリ２３２の上面２５０によって画定され、内部処理領域２５１は、ライナ２３４によって囲まれている。
支持アセンブリ２３２は、チャンバ本体２３０内で処理するための基板（図示せず）を支持する支持部材２５２を含むことができる。基板は、例えば３００ｍｍなどの任意の標準的なウエハサイズであってもよい。あるいは、基板は、３００ｍｍより大きく、例えば４５０ｍｍ以上であってもよい。支持部材２５２は、動作温度に依存して、窒化アルミニウム（ＡｌＮ）またはアルミニウムを含むことができる。支持部材２５２は、基板を支持部材２５２にチャッキングするように構成することができる。例えば、支持部材２５２は、静電チャックまたは真空チャックであってもよい。
支持部材２５２は、チャンバ本体２３０の底面に形成された中心に位置する開口部２５８を通って延びるシャフト２５６を介してリフト機構２５４に結合されてもよい。リフト機構２５４は、シャフト２５６の周囲からの真空漏れを防止するベローズ２６０によってチャンバ本体２３０に対してフレキシブルにシールすることができる。リフト機構２５４は、支持部材２５２が処理位置と下方の移送位置との間でチャンバ本体２３０内で垂直に移動することを可能にする。移送位置は、スリットバルブ２３５の開口部のわずかに下にある。動作中、基板表面におけるラジカルフラックスを最大にするために、基板とシャワーヘッド２１８との間の間隔を最小にすることができる。例えば、間隔は、約１００ｍｍと約５，０００ｍｍの間であってもよい。リフト機構２５４は、シャフト２５６を回転させることができ、シャフト２５６は、支持部材２５２を回転させ、支持部材２５２上に配置された基板を動作中に回転させる。
１つ以上の加熱要素２６２および冷却チャネル２６４が、支持部材２５２に埋め込まれてもよい。加熱要素２６２および冷却チャネル２６４は、動作中に基板の温度を制御するために使用されてもよい。加熱要素２６２は、１つ以上の抵抗加熱要素などの任意の適切な加熱要素であってもよい。加熱要素２６２は、１つ以上の電源（図示せず）に接続されてもよい。加熱要素２６２は、マルチゾーンの加熱または冷却に関する独立した加熱および／または冷却制御を有するように個々に制御することができる。マルチゾーンの加熱と冷却を独立して制御できるため、任意のプロセス条件で基板温度プロファイルを向上させることができる。冷却剤が、冷却チャネル２６４を通って流れて、基板を冷却することができる。支持部材２５２は、冷却ガスを基板の裏側に流すために上面２５０まで延びるガス通路をさらに含むことができる。
ＲＦソース電力２４３が、ＲＦソース電力マッチングボックス２４７を介してシャワーヘッド２１８に結合することができる。ＲＦソース電力２４３は、低周波数、高周波数、または非常に高い周波数であってもよい。一実施形態では、ＲＦソース電力２４３は、高密度の膜層を堆積させるための高密度プラズマを生成する高周波ＲＦ発生器である。一例では、ＲＦソース電力２４３は、支持部材２５２の上方の内部処理領域２５１で生成される誘導結合プラズマ（ＩＣＰ）を生成し制御することができる誘導結合ＲＦエネルギー伝送デバイスとして機能することができる。誘導結合プラズマ（ＩＣＰ）を生成するとき、ＲＦソース電力マッチングボックス２４７からの動的インピーダンス整合を提供することができる。
ＲＦソース電力２４３に加えて、ＲＦバイアス電源２４５を支持部材２５２に結合することができる。支持部材２５２は、カソードとして構成され、ＲＦバイアス電源２４５に結合された電極２６３を含む。ＲＦバイアス電源２４５は、支持部材２５２に配置された電極２６３と、シャワーヘッド２１８またはチャンバ本体２３０の天井（上部プレート２１４）などの別の電極との間に結合される。ＲＦバイアス電源２４５から生成されたＲＦバイアス電力は、チャンバ本体２３０の内部処理領域２５１に配置されたガスから形成されたプラズマ放電を励起して維持する。
１つの動作モードにおいて、基板１０１が、処理チャンバ２０２内の支持部材２５２上に配置される。プロセスガスおよび／または混合ガスが、ガス源２０６からシャワーヘッド２１８を通ってチャンバ本体２３０に導入される。真空ポンプ２４６は、堆積副生成物を除去している間、チャンバ本体２３０内の圧力を維持する。
コントローラ２７０が、処理チャンバ２０２の動作を制御するために処理チャンバ２０２に結合される。コントローラ２７０は、処理シーケンスを制御し、ガス源２０６からのガス流を調整するために利用される中央処理装置（ＣＰＵ）２７２、メモリ２７４、およびサポート回路２７６を含む。ＣＰＵ２７２は、産業用の環境で使用されることができる任意の形態の汎用コンピュータプロセッサであってもよい。ソフトウェアルーチンは、ランダムアクセスメモリ、読み出し専用メモリ、フロッピー、またはハードディスクドライブ、または他の形式のデジタル記憶装置などのメモリ２７４に格納することができる。サポート回路２７６が、通常、ＣＰＵ２７２に結合され、キャッシュ、クロック回路、入力／出力システム、電源などを含むことができる。コントローラ２７０と処理チャンバ２０２の様々な構成要素との間の双方向通信は、多数の信号ケーブルを通って処理される。
図３は、半導体デバイスのためのマルチパターニングプロセスの間にパターニング構造を形成するために後で使用され得るスペーサ層を基板上に堆積し、パターニングする方法３００を示す。図４Ａ〜図４Ｅは、方法３００の様々な段階に対応する基板４０２の一部分の断面図である。一例では、スペーサ層を利用して、マルチパターニングプロセスの間に、またはマルチパターニングプロセス中に、基板表面上のパターニングされた構造に形成された開口部の寸法を縮小することができる。あるいは、方法３００は、他のタイプの構造の残留物をエッチングまたは除去するために有益に利用されてもよい。
方法３００は、図４Ａに示されるように、その上に形成された膜スタック４００を有する基板、例えば図４Ａに示される基板４０２を提供することによって工程３０２から開始する。基板４０２は、スペーサ層を堆積させてパターニングするために、図２に示す処理チャンバ２０２などの処理チャンバ内に移送することができる。基板４０２は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、歪シリコン、シリコンゲルマニウム、ゲルマニウム、ドープ又は非ドープポリシリコン、ドープ又は非ドープシリコンウェハ、パターン形成又は非パターン形成ウェハ、シリコン・オン・インシュレータ（ＳＯＩ）、炭素ドープ酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、又はサファイアなどの材料であってよい。基板４０２は、２００ｍｍ、３００ｍｍ、４５０ｍｍまたは他の直径などの様々な寸法を有することができ、さらに、長方形または正方形のパネルでもよい。特に明記しない限り、本明細書に記載される実施例は、直径２００ｍｍ、直径３００ｍｍ、または直径４５０ｍｍの基板上で実施される。
膜スタック４００は、基板４０２上に配置された少なくとも１つの誘電体層４０４を含み、これは、基板４０２へのフィーチャの転写を容易にするために別のパターニングされた構造を形成するために後で利用され得る。図４Ａに示す実施形態では、誘電体層４０４が基板４０２上に形成される。誘電体層４０４は、必要に応じて直接的または間接的に（例えば、追加の層または構造が、誘電体層４０４と基板４０２との間に形成される）接触して形成されてもよいことに留意されたい。
一実施形態では、誘電体層４０４は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、高誘電率材料、またはそれらの組み合わせなどである。本明細書で言及される高誘電率材料は、４．０より大きい誘電率を有する誘電体材料である。高誘電率材料層の適切な例は、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、ハフニウムシリコン酸化物（ＨｆＳｉＯ２）、ハフニウムアルミニウム酸化物（ＨｆＡｌＯ）、ジルコニウムシリコン酸化物（ＺｒＳｉＯ２）、二酸化タンタル（ＴａＯ２）、酸化アルミニウム、アルミニウムをドープした二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、および白金ジルコニウムチタン（ＰＺＴ）などを含む。図４Ａに示す実施形態では、誘電体層４０４は、約１０ｎｍと約３００ｎｍの間の厚さを有する酸化ケイ素層である。
その中に形成された複数の開口部４１０（例えば、開口部の第１の群）を有するパターニングされた構造４０８を誘電体層４０４上に配置し、誘電体層４０４の一部４０６を露出させて、望む通りに、基板４０２上に配置された膜スタック４００内に所望の半導体構造を形成するように、誘電体層４０４へのフィーチャの転写を容易にすることができる。パターニングされた構造４０８は、必要に応じて単一層または複合層であってよい。一実施形態では、パターニングされた構造４０８は、ポリシリコン、結晶シリコン、アモルファスシリコン、ドープされたシリコン材料、アモルファスカーボン材料、窒化ケイ素、二酸化ケイ素、炭化ケイ素、または任意の適切なケイ素含有材料などのケイ素含有材料から製造することができる。１つの特定の例では、パターニングされた構造４０８は、アモルファスシリコン層またはポリシリコン層から製造される。
工程３０４において、スペーサ層４１６が、図４Ｂに示すように、パターニングされた構造４０８の側壁４１５および上面４１８ならびに誘電体層４０４の一部４０６の上に共形的に形成される。スペーサ層４１６は、図２に示す処理チャンバ２０２などのプラズマ処理チャンバ内で形成される。スペーサ層４１６は、誘電体層４０４のために選択された材料と異なる誘電体材料であってもよい。一例では、スペーサ層４１６は、ポリシリコン層、微結晶シリコン層、ナノ結晶層、アモルファスシリコン層などのケイ素含有層である。スペーサ層４１６は、ＨＤＰ−ＣＶＤプロセス、エピタキシャル堆積プロセス、ファーネスプロセス、ＡＬＤプロセス、またはＰＶＤ、ＣＶＤ、ＡＬＤ、もしくは他の適切なプラズマ処理チャンバ内の任意の適切な堆積技術によって形成することができる。１つの特定の例では、スペーサ層４１６は、約７ｎｍ〜約２５ｎｍの厚さを有する、処理チャンバ２０２内で行われる高密度プラズマ（ＨＤＰ）ＣＶＤプロセスによって形成されたアモルファスシリコン層（ａ−Ｓｉ）である。スペーサ層４１６の適切な例示的な材料には、アモルファスシリコン、ポリシリコン、アモルファスカーボン材料、窒化ケイ素、二酸化ケイ素または炭化ケイ素が含まれる。
一例では、スペーサ層４１６の堆積中に、堆積混合ガスを処理チャンバ２０２に供給して処理することができる。一実施形態では、混合ガスは、少なくともシラン系ガスを含むことができる。シラン系ガスの適切な例としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化ケイ素（ＳｉＦ４）、四塩化ケイ素（ＳｉＣｌ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）等が挙げられる。
いくつかの例では、キャリアガスを堆積中に混合ガスに供給することもできる。キャリアガスの適切な例は、Ｎ２，Ｎ２Ｏ，ＮＯ２，ＮＨ３，ＣＯ，ＣＯ２，Ｏ２，Ｏ３，Ｈ２Ｏなどを含む。任意選択で、Ｈｅ、Ａｒ、Ｋｒ、Ｎｅなどの不活性ガスを混合ガスに供給することもできる。ある特定の例では、混合ガスで使用されるシラン系ガスは、シラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）であり、キャリアガスはＮ２であり、不活性ガスはＨｅであり、アモルファスシリコン（ａ−Ｓｉ）層または窒化ケイ素層が形成される。
一例では、Ｎ２ガスに対するシラン系ガスのガス比を維持して、混合ガスの反応挙動を制御して、所望の膜特性を生成する。一実施形態では、シラン系ガスとＮ２ガスとのガス比は、約１：３〜約１：５に制御することができる。
堆積中、誘導結合プラズマ（ＩＣＰ）電力などのＲＦソース電力が、スペーサ層４１６を堆積させるために利用されてもよい。スペーサ層４１６を堆積するために利用されるＲＦソース電力、すなわちＩＣＰ電力は、所望のエッチング速度を有する所望の密度または応力などの所望の膜特性を有するスペーサ層４１６の形成を助けることができる。一例では、６５０ワット未満、例えば約２００ワット〜約６００ワット、例えば約５００ワットなどの比較的低いＲＦソース電力を、堆積中に処理チャンバ２０２に供給することができる。約６００Ｗ未満、例えば１００ワット〜約５００ワットなどの比較的低いＲＦバイアス電力を、堆積中に処理チャンバ２０２に供給することもできる。堆積プロセス中に、比較的低いＲＦバイアス電力とともに、６５０ワット未満などの、誘導結合プラズマ（ＩＣＰ）電力を伴う比較的低いＲＦソース電力を利用することにより、プラズマ密度が低くなり、混合ガスからのイオンの解離を高める可能性のあるイオン衝突を減じると考えられる。しかしながら、各格子単位の中に閉じ込められた過剰なケイ素元素は、膜密度を増加させるだけでなく、後続のパターニングプロセス中に良好な膜エッチング／侵食抵抗を提供することができる高い応力をもたらす。
堆積中、基板温度は、セ氏約２００度〜セ氏約４５０度、例えばセ氏約３５０度に制御することができる。シラン（ＳｉＨ４）などのシラン系ガスが、約８ｓｃｃｍ〜約６０ｓｃｃｍ、例えば約３０ｓｃｃｍ〜約４０ｓｃｃｍなどの流量で混合ガスに供給されてもよい。Ｈｅガスなどの不活性ガスが、約２００ｓｃｃｍ〜約２０００ｓｃｃｍ、例えば約６００ｓｃｃｍ〜約１２００ｓｃｃｍなどの流量で混合ガスに供給されてもよい。Ｎ２ガスなどのキャリアガスが、約６０ｓｃｃｍ〜約２００ｓｃｃｍ、例えば約１２０ｓｃｃｍ〜約１６０ｓｃｃｍの流量で混合ガスに供給されてもよい。混合ガスから形成されたプラズマを維持するために、約４００ワット〜約２０００ワット、例えば４５０ワット〜約１０００ワットのＲＦソース電力が印加されてもよい。プロセス圧力が、約５ｍＴｏｒｒ〜約１００ｍＴｏｒｒ、例えば約１５ｍＴｏｒｒ〜約５０ｍＴｏｒｒに維持されてもよい。基板とシャワーヘッドとの間の間隔が、約２００ミル〜約６０００ミルに制御されてもよい。堆積プロセスが、約２秒〜約１００秒の間、例えば約５秒〜約１０秒の間、実施されてもよい。
さらに、スペーサ層４１６を基板４０２上に堆積する前に、基板前処理プロセスを、工程３０４で実行される堆積プロセスに先立って実行してもよい。前処理プロセスは、処理チャンバ２０２などの、工程３０４における堆積プロセスが実行される同じ処理チャンバ内でインシトゥで実行されてもよい。前処理プロセスおよび工程３０４における堆積プロセスは、処理のためにコントローラ２７０に格納された単一のレシピですべて調整および整理されてもよい。あるいは、前処理プロセスおよび工程３０４における堆積プロセスは、異なるレシピに格納され、必要に応じて中断することなく連続して実行されてもよい。
前処理プロセスの間、基板４０２は、基板４０２がその上に位置する支持部材２５２を加熱することによって、所望の温度範囲に予熱されてもよい。一実施形態では、基板温度は、摂氏約２５度、すなわち室温から、摂氏約２００度と摂氏約４５０度の間、例えば摂氏約３５０度に制御することができる。前処理プロセス中に、ＩＣＰソース電力などのＲＦソース電力が、印加されてもよい。ＲＦソース電力は、約１５００ワット〜約２５００ワット、例えば約２０００ワットの上部ソース電力と、約３０００ワット〜約５０００ワット、例えば約４０００ワットの側部ソース電力を有するように、処理チャンバに供給されてもよい。前処理プロセスの間、約５ｍＴｏｒｒ〜約１５ｍＴｏｒｒのプロセス圧力が、維持されてもよい。前処理混合ガスが、Ａｒ、Ｈｅ、Ｎｅ、またはＫｒなどの少なくとも不活性ガスを含み、前処理プロセスの間に供給されてもよい。一例では、前処理混合ガスは、前処理プロセスの間、約５：１〜約１：５、例えば約１：１〜約１：２の比率で処理チャンバに供給されるＡｒガスおよびＨｅガスを含むことができる。前処理プロセスは、約３０秒〜約９０秒、例えば約５０秒の間、行われてもよい。
工程３０６において、堆積後処理プロセスが、スペーサ層の特定の部分を選択的に処理するために実行される。堆積後処理プロセス中に生成されたプラズマからのイオンの制御された軌道及び指向性により、所望の結果の膜形状をもたらすようにスペーサ層４１６を効率的に切るような、制御された処理の寄与が得られると考えられる。一実施形態では、図４Ｃに示すように、工程３０６中に実行される堆積後処理プロセスは、スペーサ層４１６の特に上面４２４および底面４２５上に処理された層を優勢に形成することができる。その結果、プラズマからの活性処理種は、他の部分、例えばスペーサ層４１６のコーナー部４２２および側壁４１５を著しく攻撃、侵食または損傷することなく、スペーサ層４１６の特定の部分、例えば、上面４２４または底面４２５のみを選択的に処理することができ、処理プロセス後にスペーサ層４１６の良好な形状を得る。そうすることによって、丸みのあるコーナー部、ファセットコーナー、侵食された側壁、または変形した形状がスペーサ層４１６に形成される可能性を、効率的に低減または排除することができる。
工程３０６の堆積後処理プロセスで生成されたプラズマから提供されるイオン／ラジカルは、特に上面４２４または底面４２５におけるスペーサ層４１６の膜特性の一部を変化させ、および／または変更し、その結果、処理された領域、例えば上面４２４または底面４２５の膜結合構造は、スペーサ層４１６の側壁４１５およびコーナー部４２２などの他の領域と異なるようになる。処理された領域（例えば、上面４２４または底面４２５）と処理されていない領域（例えば、側壁４１５およびコーナー部４２２）との間の膜特性の相違は、処理された領域とスペーサ層４１６から残る他の材料との間の自然なエッチング障壁を提供し、したがって、後続の選択的除去プロセスにおける動作中に高い選択性を提供する。
堆積後処理プロセスは、必要に応じて所望の形状／膜結合構造の変化を形成するように、上面４２４または底面４２５などの処理された領域を形成するように結合構造を変更し、その後の選択的除去プロセスの間に異なるプロセス結果を得ることができる変更された膜特性を有する、上面４２４または底面４２５などの処理された領域を提供する。
工程３０６における堆積後処理プロセスの間にプラズマに印加される電力は、不活性ガスなどの堆積後処理混合ガスからの原子に運動量を提供することができるので、上面４２４または底面４２５からの原子と衝突すると、上面４２４または底面４２５の結合構造が損傷して再配置され、その結果、スペーサ層４１６の側壁４１５およびコーナー部４２２などの処理されていない領域と比較して、処理されるように選択された領域に損傷した／緩い結合構造が生じる可能性がある。不活性ガスからの原子が、上面４２４または底面４２５に存在する結合構造を損傷し、緩めるので、処理後の上面４２４または底面４２５は、除去プロセスによって容易に除去することができる損傷した結合構造を有することがある。
一例では、堆積後処理混合ガスは、工程３０６における堆積後処理プロセス中に、供給されてもよい。堆積後処理混合ガスは、堆積後処理プロセスを実行するために、制御された指向性（例えば、指向性バイアス電力によって制御される）を有するＡｒ、Ｎｅ、Ｈｅ、またはＫｒなどの少なくとも不活性ガス、および／またはＨ２ガスを含むことができる。不活性ガスからの原子は、効率的な衝突を提供して、スペーサ層４１６の上面４２４または底面４２５の格子／結合構造を変更し、損傷させて、工程３０６で行われる次の選択的除去プロセスを容易にするような、スペーサ層４１６の上面４２４または底面４２５に衝突する所望の衝突力を提供することができる。
いくつかのプロセスパラメータが、工程３０６での堆積後処理プロセス中に制御されてもよい。Ｈｅガスなどの不活性ガスは、約２００ｓｃｃｍと約１２００ｓｃｃｍとの間の流量で処理チャンバに供給することができる。チャンバ圧力は、一般に、約１０ｍＴｏｒｒと約１００ｍＴｏｒｒとの間、例えば約２０ｍＴｏｒｒに維持される。基板温度は、セ氏約１００度とセ氏約４５０度との間、例えばセ氏約３５０度に制御することができる。処理中に堆積後処理混合ガスを解離させるのを助けるために、容量性または誘導性ＲＦ電力などのＲＦバイアス電力、ＤＣ電力、電磁エネルギー、またはマグネトロンスパッタリングを、処理チャンバ２０２に供給することができる。解離エネルギーによって生成されたイオンは、支持部材２５２にＲＦバイアス電力を印加することによって生成された電界を用いて、基板に向かって加速されてもよい。一実施形態では、約１３．５６ＭＨｚの周波数を有するＲＦバイアス電力が、約５０ワット〜約１５００ワット、例えば約１００ワットの電力レベルで支持部材２５２をバイアスするように供給される。このようにして生成されたイオンは、一般に、上述のように基板またはガス分配器をバイアスすることによって、上面４２４および底面４２５などの所望の領域に基板に向かって加速される。一実施形態では、工程３０６での堆積後処理プロセス中に、ＲＦソース電力が、処理チャンバ２０２に任意選択で印加されてもよい。１つの特定の例では、ＲＦバイアス電力は、ＲＦソース電力が印加されない状態で、約１００ワットに制御される。
次に、工程３０８において、残留物除去プロセスが実行されて、図４Ｄに示されるように、基板４０２から上面４２４および底面４２５などの処理された領域が除去され、所望の形状および寸法を有するスペーサ層４１６が形成される。除去混合ガスが、図２に示す処理チャンバ２０２における遠隔プラズマ源２０４などの遠隔プラズマ源を有する処理チャンバ内に供給され、パターニングされた構造４０８の上面４１８および誘電体層４０４の一部４０６が露出されるまで、上面４２４および底面４２５などの処理された領域を除去する。上述したように、上面４２４および底面４２５などの処理された領域は、除去プロセス中にエッチングバリア層として機能するスペーサ層４１６の側壁４１５およびコーナー部４２２と比較して、異なる膜特性を有し、スペーサ層４１６の側壁４１５およびコーナー部４２２を損傷または攻撃することなく、上面４２４および底面４２５などの処理された領域を選択的に除去するだけである高い選択性をもたらす。
上面４２４および底面４２５などの処理された領域を除去するために選択された除去混合ガスは、基板４０２から上面４２４および底面４２５を除去するために遠隔プラズマ源から供給された混合ガスを含む。遠隔プラズマ除去プロセスは、基板４０２上の上面４２４および底面４２５を、他の表面を実質的に攻撃することなく、ゆっくりと選択的に除去するために行われる穏やかな除去プロセスである。遠隔プラズマ除去プロセスは、除去混合ガスを処理チャンバ２０２に供給して、除去混合ガスから遠隔プラズマを形成することによって実行される。
一実施形態では、上面４２４および底面４２５などの処理された領域を除去するために使用される除去混合ガスは、アンモニア（ＮＨ３）ガスおよび三フッ化窒素（ＮＦ３）ガスの混合ガスである。除去混合ガスに使用されるアンモニア（ＮＨ３）ガスは、必要に応じてＮ２ガスに置き換えることができる。さらに、除去効率を改善するために、Ｈ２、Ａｒ、Ｈｅなどのガスが、除去混合ガスに加えられてもよい。処理チャンバに導入される各ガスの量は、例えば、除去されるスペーサ層４１６の厚さ、処理される基板の形状寸法、プラズマキャビティの容積容量、チャンバ本体の容積容量、ならびにチャンバ本体に結合された真空システムの能力に適応するように変更され調整されてもよい。
プラズマが、遠隔プラズマ源２０４で遠隔に生成されると、遠隔プラズマからの除去混合ガスから解離したエッチング剤は、比較的穏和で穏やかであるため、図４Ｄに示すように、パターニングされた構造４０８および誘電体層４０４が露出するまで、上面４２４および底面４２５などの処理された領域を、ゆっくり穏やかにかつ徐々に化学的に反応させる。遠隔プラズマ源では、アンモニア（ＮＨ３）ガスおよび三フッ化窒素（ＮＦ３）ガスが、遠隔プラズマ源２０４において解離され、フッ化アンモニウム（ＮＨ４Ｆ）および／またはＨＦを伴うフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）を形成すると考えられる。フッ化アンモニウム（ＮＨ４Ｆ）及びＨＦを伴うフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）のエッチング剤が、処理チャンバ２０２の内部処理領域２５１に導入されると、フッ化アンモニウム（ＮＨ４Ｆ）及びＨＦを伴うフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）のエッチング剤は、基板に到達すると、上面４２４および底面４２５などの処理された領域と反応し、基板４０２から除去されるべきＮＨ４含有塩を形成し得る。フッ化アンモニウム（ＮＨ４Ｆ）及びＨＦを伴うフッ化アンモニウム（ＮＨ４Ｆ．ＨＦ）のエッチング剤は、上面４２４および底面４２５などの処理された領域を化学的に反応させ、気体状態または固体状態でＮＨ４含有塩を形成し、これは気体状態では処理チャンバから排気され、固体状態においては、後で低温昇華プロセスを用いて基板表面から除去される。
１つ以上の実施形態において、アンモニア（ＮＨ３）対三フッ化窒素（ＮＦ３）のモル比が少なくとも１：１である除去混合ガスを提供するように、ガスが加えられる。１つ以上の実施形態において、除去混合ガスのモル比は、少なくとも約３：１（アンモニア対三フッ化窒素）である。これらのガスは、約５：１（アンモニア対三フッ化窒素）から約２０：１のモル比で処理チャンバ２０２に導入される。さらに別の実施形態において、エッチング混合ガスのモル比は、約５：１（アンモニア対三フッ化窒素）から約１０：１である。
一実施形態では、除去混合ガスを処理チャンバ２０２の内部処理領域２５１に運ぶのを助けるために、不活性ガスまたはキャリアガスなどの他のタイプのガスが、除去混合ガスに供給されてもよい。不活性ガスまたはキャリアガスの適切な例は、Ａｒ，Ｈｅ，Ｎ２，Ｈ２，Ｏ２，Ｎ２Ｏ，ＮＯ２，ＮＯなどのうちの少なくとも１つを含む。一実施形態では、不活性ガスまたはキャリアガスは、ＡｒまたはＨｅおよびＨ２またはＮ２であり、約５００ｓｃｃｍ〜約２０００ｓｃｃｍの体積流量で処理チャンバ２０２に供給されてもよい。
遠隔プラズマ源エッチング／除去プロセスを実行するために除去混合ガスを供給する間、基板温度は、セ氏約４０度〜セ氏約１５０度の範囲、例えばセ氏約１００度に維持されてもよい。前処理プロセス、工程３０４の堆積プロセス、および工程３０６の堆積後処理プロセスにおいて、高い温度、例えばセ氏約３５０度と比較して、セ氏約１００度の比較的低い温度が、処理されていない領域を攻撃または損傷させることなく、処理された領域が穏和に／穏やかに除去され、選択的除去プロセスを成功させることができるように、処理領域除去プロセスを安定化させ、安定して実行されるのに役立ち得ることに留意されたい。
除去混合ガスが処理チャンバに供給された後、上面４２４および底面４２５などの処理された領域が、エッチングされ除去されて、アンモニウム塩などの固体エッチング副生成物を、もしあれば基板表面に残すことができる。基板４０２上に残っているアンモニウム塩などのエッチング副生成物は、セ氏約１００度などの比較的低い融点を有し、工程３０８の選択的除去プロセス後に行われる昇華プロセスによって副生成物を基板から除去することを可能にする 。昇華プロセスは、工程３０４で堆積プロセスを実行する前の、上述した前処理プロセスと同じであってもよい。図３に示すループ３１０によって示されるように、工程３０４における堆積プロセス、工程３０６における堆積後プロセスおよび工程３０８における選択的除去プロセスを、必要な回数だけ繰り返し実行することができるので、工程３０８でのエッチング副生成物を除去するために利用される昇華プロセスは、上述のように工程３０４での堆積プロセスの前に行われる前処理プロセスであってもよい。一実施形態では、工程３０４から工程３０８が実行されるサイクル数は、約２回から約１０回であってもよい。
工程３０８におけるエッチング／除去プロセスの間に、いくつかのプロセスパラメータを調整して、エッチング／除去プロセスを制御することができる。１つの例示的な実施形態では、処理チャンバ２０２内のプロセス圧力は、約５００ｍＴｏｒｒ〜約５０００ｍＴｏｒｒ、例えば約１５００ｍＴｏｒｒに調整される。遠隔プラズマを供給するために、約７０ＫＨｚの周波数のＲＰＳを印加することができる。例えば、約２０ワット〜約６０ワット、例えば約４０ワットのＲＰＳ電力をエッチング混合ガスに印加することができる。
所望の形状を有するスペーサ層４１６が基板４０２上に形成された後、図４Ｅに示されるように、基板４０２からパターニングされた構造４０８を除去するためにポストエッチングプロセスが実行され、後続の製造プロセスのためのエッチングマスクとして、間に画定された縮小された寸法の開口部４４０（例えば、開口部の第２の群）を有するスペーサ層４１６を残す。ポストエッチング混合ガスが、実質的にスペーサ層４１６をエッチングまたは損傷することなく、パターニングされた構造４０８を選択的かつ優勢にエッチングするために、実行されてもよい。
前処理プロセス、工程３０４における堆積プロセス、工程３０６における堆積後処理プロセス、工程３０８における選択的除去プロセス、および選択的除去プロセス後にパターニングされた構造４０８を除去するために実施される任意選択のポストエッチングプロセスが、全て同じ処理チャンバ内で（例えば、インシトゥで）実行されてもよい。
このように、所望のエッジ／コーナー形状を有するパターニングされたスペーサ層を生成するために、マルチパターニングプロセスを実行するためのスペーサ層をパターニングする実施形態が提供される。スペーサ層堆積及びパターニングプロセスの間に前処理プロセス、堆積プロセス、後堆積処理プロセス及び選択的エッチングプロセスを利用することにより、制御されたイオン軌道／指向性が得られ、所望の正確で直角のコーナー部及び垂直な側壁形状を有するパターニングされたスペーサ層を生じる所望の方法でスペーサ層をパターニングすることができる。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考え出すこともでき、本発明の範囲は、以下の特許請求の範囲によって決定される。

Claims (15)

  1. マルチパターニングプロセス中にスペーサ層を堆積しパターニングする方法であって、
    基板上に配置されたパターニングされた構造であって、その間に画定された開口部の第１の群を有するパターニングされた構造の外面上にスペーサ層を共形的に形成することと、
    前記基板上に形成された前記スペーサ層の第１の部分を、前記スペーサ層の第２の部分を処理することなく、選択的に処理することと、
    前記スペーサ層の処理された前記第１の部分を選択的に除去することと
    を含む方法。
  2. 前記パターニングされた構造が、アモルファスカーボン材料、窒化ケイ素、二酸化ケイ素または炭化ケイ素を含む、請求項１に記載の方法。
  3. 前記スペーサ層が、ポリシリコンまたはアモルファスシリコンを含む、請求項１に記載の方法。
  4. 前記基板上にスペーサ層を共形的に形成する前に前記基板を前処理することをさらに含む、請求項１に記載の方法。
  5. 前記基板を前処理することが、
    不活性ガスを含む前処理混合ガスを前記基板に供給することと、
    前記基板の温度をセ氏約２００度からセ氏約４００度の間に維持することと
    をさらに含む、請求項１に記載の方法。
  6. 約２０００ワットの上部誘導結合ソース電力および約４０００ワットの側部誘導結合ソース電力を印加することをさらに含む、請求項５に記載の方法。
  7. 前記スペーサ層を共形的に形成することが、シリコン系ガスとＮ２ガスとを含む堆積混合ガスを供給することをさらに含む、請求項１に記載の方法。
  8. 前記堆積混合ガスを供給することが、
    前記混合ガスに６５００ワット未満の誘導結合ソース電力を印加することと、
    前記混合ガスに１００ワットから約５００ワットの間のＲＦバイアス電力を印加することと
    をさらに含む、請求項７に記載の方法。
  9. 前記スペーサ層の前記第１の部分を選択的に処理することが、不活性ガスを含む堆積後処理混合ガスを前記基板に供給することをさらに含む、請求項１に記載の方法。
  10. 前記堆積後処理混合ガスを供給することが、ＲＦソース電力なしで２５０ワットから約１５００ワットの間のＲＦバイアス電力を前記堆積後処理混合ガスに印加することをさらに含む、請求項９に記載の方法。
  11. 前記スペーサ層の前記第１の部分を選択的に処理することが、前記スペーサ層の側壁およびコーナー部を処理することなく前記スペーサ層の上面および底面を選択的に処理することをさらに含む、請求項１に記載の方法。
  12. 前記スペーサ層の処理された前記第１の部分を選択的に除去することが、
    アンモニア（ＮＨ３）ガスと三フッ化窒素（ＮＦ３）ガスとを含む選択的除去混合ガスを供給することと、
    遠隔プラズマ源を前記混合ガスに前記基板に印加することと
    をさらに含む、請求項１に記載の方法。
  13. 前記スペーサ層の処理された前記第１の部分を選択的に除去することが、前記スペーサ層の側壁およびコーナー部を含む前記第２の部分を実質的に攻撃することなく、前記スペーサ層の上面および底面を含む前記スペーサ層の前記第１の部分を優勢にエッチングすることをさらに含む、請求項１に記載の方法。
  14. 前記基板から前記パターニングされた構造を除去することと、
    前記開口部の第１の群の寸法よりも小さい寸法を有する開口部の第２の群を、エッチングされた前記スペーサ層に形成することと
    をさらに含む、請求項１に記載の方法。
  15. 前記前処理プロセス、前記共形的堆積プロセス、前記選択的処理プロセス及び前記選択的除去プロセスが、全て単一の処理チャンバ内で行なわれる、請求項１３に記載の方法。
JP2017562685A 2015-06-03 2016-05-24 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法 Active JP6810059B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/729,932 2015-06-03
US14/729,932 US9484202B1 (en) 2015-06-03 2015-06-03 Apparatus and methods for spacer deposition and selective removal in an advanced patterning process
PCT/US2016/033882 WO2016196073A1 (en) 2015-06-03 2016-05-24 Apparatus and methods for spacer deposition and selective removal in an advanced patterning process

Publications (2)

Publication Number Publication Date
JP2018516463A true JP2018516463A (ja) 2018-06-21
JP6810059B2 JP6810059B2 (ja) 2021-01-06

Family

ID=57189280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017562685A Active JP6810059B2 (ja) 2015-06-03 2016-05-24 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法

Country Status (6)

Country Link
US (1) US9484202B1 (ja)
JP (1) JP6810059B2 (ja)
KR (1) KR102483741B1 (ja)
CN (1) CN107735851B (ja)
TW (1) TWI627724B (ja)
WO (1) WO2016196073A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170345673A1 (en) * 2016-05-29 2017-11-30 Tokyo Electron Limited Method of selective silicon oxide etching
WO2017210141A1 (en) * 2016-05-29 2017-12-07 Tokyo Electron Limited Method of sidewall image transfer
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
US10276379B2 (en) * 2017-04-07 2019-04-30 Applied Materials, Inc. Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
WO2019022826A1 (en) * 2017-07-24 2019-01-31 Applied Materials, Inc. PRETREATMENT APPARATUS FOR IMPROVING THE CONTINUITY OF ULTRA-THIN AMORPHOUS SILICON FILM ON SILICON OXIDE
US10147611B1 (en) 2017-08-28 2018-12-04 Nanya Technology Corporation Method for preparing semiconductor structures
US10607852B2 (en) * 2017-09-13 2020-03-31 Tokyo Electron Limited Selective nitride etching method for self-aligned multiple patterning
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
US10636675B2 (en) 2017-09-27 2020-04-28 Applied Materials, Inc. Methods of etching metal-containing layers
US10734228B2 (en) * 2017-12-19 2020-08-04 Tokyo Electron Limited Manufacturing methods to apply stress engineering to self-aligned multi-patterning (SAMP) processes
US10910381B2 (en) * 2018-08-01 2021-02-02 Applied Materials, Inc. Multicolor approach to DRAM STI active cut patterning
US11114306B2 (en) * 2018-09-17 2021-09-07 Applied Materials, Inc. Methods for depositing dielectric material
US11551930B2 (en) * 2018-12-12 2023-01-10 Tokyo Electron Limited Methods to reshape spacer profiles in self-aligned multiple patterning
CN111384172B (zh) * 2018-12-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10629451B1 (en) * 2019-02-01 2020-04-21 American Air Liquide, Inc. Method to improve profile control during selective etching of silicon nitride spacers
CN109979816A (zh) * 2019-03-26 2019-07-05 上海华力集成电路制造有限公司 改善隔离侧墙形貌的方法
US11355342B2 (en) 2019-06-13 2022-06-07 Nanya Technology Corporation Semiconductor device with reduced critical dimensions and method of manufacturing the same
CN112786436A (zh) * 2019-11-06 2021-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113496895A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527839A (ja) * 2008-07-11 2011-11-04 アプライド マテリアルズ インコーポレイテッド 適応型の自己整合型ダブルパターニングのためのシーケンス内計測ベースのプロセス調整
JP2015507363A (ja) * 2012-01-19 2015-03-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ スペーサおよびスペーサ保護用途のための共形アモルファスカーボン
JP2015111668A (ja) * 2013-11-07 2015-06-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 先進のパターニングのためのソフトランディング・ナノラミネート

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
CN100451831C (zh) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 减小图案间隙或开口尺寸的方法
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
CN101339361A (zh) * 2007-06-01 2009-01-07 应用材料公司 利用间隔物掩模的频率加倍
CN104037065A (zh) * 2007-11-08 2014-09-10 朗姆研究公司 使用氧化物垫片减小节距
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8361338B2 (en) * 2010-02-11 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal method
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법
US8609548B2 (en) * 2011-06-06 2013-12-17 Lam Research Corporation Method for providing high etch rate
KR101835114B1 (ko) 2011-09-07 2018-03-06 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US8431461B1 (en) * 2011-12-16 2013-04-30 Lam Research Corporation Silicon nitride dry trim without top pulldown
US8980111B2 (en) 2012-05-15 2015-03-17 Tokyo Electron Limited Sidewall image transfer method for low aspect ratio patterns
CN102709230B (zh) * 2012-05-22 2015-05-20 上海华力微电子有限公司 一种形成半导体通孔的方法
CN103779211B (zh) * 2012-10-18 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9362133B2 (en) * 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US20150014772A1 (en) 2013-07-11 2015-01-15 International Business Machines Corporation Patterning fins and planar areas in silicon
US9318412B2 (en) 2013-07-26 2016-04-19 Nanya Technology Corporation Method for semiconductor self-aligned patterning
US9159579B2 (en) 2013-10-25 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using multilayer spacer for reduced spacer footing
TWI531032B (zh) * 2013-11-21 2016-04-21 力晶科技股份有限公司 記憶體線路結構以及其半導體線路製程

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527839A (ja) * 2008-07-11 2011-11-04 アプライド マテリアルズ インコーポレイテッド 適応型の自己整合型ダブルパターニングのためのシーケンス内計測ベースのプロセス調整
JP2015507363A (ja) * 2012-01-19 2015-03-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ スペーサおよびスペーサ保護用途のための共形アモルファスカーボン
JP2015111668A (ja) * 2013-11-07 2015-06-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 先進のパターニングのためのソフトランディング・ナノラミネート

Also Published As

Publication number Publication date
TWI627724B (zh) 2018-06-21
CN107735851B (zh) 2021-11-05
US9484202B1 (en) 2016-11-01
JP6810059B2 (ja) 2021-01-06
CN107735851A (zh) 2018-02-23
KR20180005265A (ko) 2018-01-15
KR102483741B1 (ko) 2023-01-03
WO2016196073A1 (en) 2016-12-08
TW201705428A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
JP7250857B2 (ja) 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
KR102283949B1 (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
US9269587B2 (en) Methods for etching materials using synchronized RF pulses
US9640385B2 (en) Gate electrode material residual removal process
JP7176106B2 (ja) 誘電体材料の堆積方法
US9741566B2 (en) Methods for manufacturing a spacer with desired profile in an advanced patterning process
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
TW202004902A (zh) 基板處理方法及基板處理裝置
TWI817066B (zh) 用於蝕刻用於半導體應用的材料層的方法
TWI768564B (zh) 用於蝕刻硬體之基於氫電漿清洗處理
WO2022132413A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201210

R150 Certificate of patent or registration of utility model

Ref document number: 6810059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250