JP2015507363A - スペーサおよびスペーサ保護用途のための共形アモルファスカーボン - Google Patents

スペーサおよびスペーサ保護用途のための共形アモルファスカーボン Download PDF

Info

Publication number
JP2015507363A
JP2015507363A JP2014553383A JP2014553383A JP2015507363A JP 2015507363 A JP2015507363 A JP 2015507363A JP 2014553383 A JP2014553383 A JP 2014553383A JP 2014553383 A JP2014553383 A JP 2014553383A JP 2015507363 A JP2015507363 A JP 2015507363A
Authority
JP
Japan
Prior art keywords
nitrogen
substrate
amorphous carbon
layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014553383A
Other languages
English (en)
Other versions
JP2015507363A5 (ja
Inventor
ソン ジン キム，
ソン ジン キム，
ディーネッシュ パディ，
ディーネッシュ パディ，
ソン ヒョン ホン，
ソン ヒョン ホン，
ボク ホーエン キム，
ボク ホーエン キム，
デレク アール． ウィッティ，
デレク アール． ウィッティ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2015507363A publication Critical patent/JP2015507363A/ja
Publication of JP2015507363A5 publication Critical patent/JP2015507363A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

処理チャンバ内で基板上に窒素ドープアモルファスカーボン層を形成する方法が提供される。この方法は、概して、基板の上に所定の厚さの犠牲誘電体層を堆積させることと、基板の上部表面を露出させるために犠牲誘電体層の一部分を除去することによって基板上にパターン化特徴部を形成することと、パターン化特徴部および基板の露出された上部表面に所定の厚さの窒素ドープアモルファスカーボン層を共形に堆積させることと、異方性エッチングプロセスを使用して、パターン化特徴部の上部表面および基板の上部表面から窒素ドープアモルファスカーボン層を選択的に除去して、窒素ドープアモルファスカーボン層から形成された側壁スペーサの内部に充填されているパターン化特徴部を設けることと、基板からパターン化特徴部を除去することとを含む。

Description

本発明の実施形態は、一般に、集積回路の製造に関し、詳細には、エッチングプロセスの間にハードマスクスペーサの側壁を保護する方法に関する。
集積回路（ＩＣ）のサイズを減少させることにより、性能が改善され、容量が増加され、かつ／またはコストが低減される。各サイズの低減には、ＩＣを形成するためのより洗練された技法が必要とされる。基板にＩＣをパターン化するために、フォトリソグラフィが一般に使用される。ＩＣの例示的な特徴部（ｆｅａｔｕｒｅ）は、金属、半導体、または絶縁体とすることができる材料のラインである。ライン幅はラインの幅であり、間隔は隣接するライン間の距離である。ピッチは、２つの近隣のラインの同一点の間の距離として定義される。ピッチは、ライン幅と間隔との和に等しい。しかし、光学系および光または放射線波長などの要因のために、フォトリソグラフィ技法は最小ピッチを有しており、最小ピッチより下では、特定のフォトリソグラフィの技法は特徴部を信頼性高く形成することができない。したがって、フォトリソグラフィの技法の最小ピッチは、特徴部サイズの低減を制限することがある。
自己整合ダブルパターニング（ＳＡＤＰ）は、フォトリソグラフィの技法の能力を最小ピッチを越えて延ばす１つの方法である。そのような方法を図１Ａ〜図１Ｆに示す。図１Ａを参照すると、パターン化コア特徴部１０２が、標準フォトリソグラフィおよびエッチング技法を使用して、基板１００上の誘電体層１１４の上の犠牲構造材料から形成される。パターン化特徴部は、多くの場合、プレースホルダまたはコアと呼ばれ、高解像度フォトマスクを使用するフォトリソグラフィシステムの光学解像度に近いライン幅および／または間隔を有する。図１Ｂに示すように、引き続いて、酸化ケイ素などのハードマスク材料の共形層１０６が、コア特徴部１０２の上に堆積される。次に、ハードマスクスペーサ１０８が、異方性プラズマエッチングによりハードマスク材料を水平表面から優先的にエッチングすることによってコア特徴部１０２の側面に形成され、図１Ｃに示すように、パターン化コア特徴部１０２の上に堆積されたハードマスク材料が開口され、ならびに２つの側壁間の底部に堆積されたハードマスク材料が除去される。次に、パターン化コア特徴部１０２が除去され、ハードマスクスペーサ１０８が後に残される（図１Ｄ）。この時点で、ハードマスクスペーサ１０８は、図１Ｅに示すように、パターンを誘電体層１１４に転写して誘電体リブ１１６を形成するためのエッチングマスクとして使用することができる。その後、ハードマスクスペーサ１０８は除去される（図１Ｆ）。それ故に、誘電体リブ１１６の密度は、フォトリソグラフィによるパターン化コア特徴部１０２の２倍であり、誘電体リブ１１６のピッチは、パターン化コア特徴部１０２のピッチの半分である。
今のところ、ハードマスクスペーサ１０８は、酸化ケイ素などのエッチング可能な材料を使用する原子層堆積（ＡＬＤ）によって形成されている。これらの酸化物は、通常、非常に低い温度（例えば、２００℃未満）で堆積される。その結果、材料品質が不十分であり、密度が低く、機械的強度が不十分であり、後続のエッチング化学物質（ｅｔｃｈｉｎｇ ｃｈｅｍｉｓｔｒｙ）に対する耐化学性が悪い。ハードマスク材料のエッチングの間、スペーサ側壁、例えば、側壁１０７（図１Ｄ）はプラズマにさらされる。通常のＡＬＤハードマスクスペーサの材料品質は不十分であるため、側壁が損傷され、したがって、より大きいラインエッジ粗さが引き起こされる。この問題は、特徴部サイズが縮小するとともに重大になる。
それ故に、パターニング完全性を大幅に改善するようなハードマスクスペーサの側壁を保護する方法の必要性がある。
本発明の諸実施形態は、エッチングプロセスの間ハードマスクスペーサの側壁を保護する方法を提供する。１つの実施形態では、処理チャンバ内で基板上に窒素ドープアモルファスカーボン層を形成する方法が提供される。この方法は、概して、基板の上に所定の厚さの犠牲誘電体層を堆積させることと、基板の上部表面を露出させるために犠牲誘電体層の一部分を除去することによって基板上にパターン化特徴部を形成することと、パターン化特徴部および基板の露出された上部表面に所定の厚さの窒素ドープアモルファスカーボン層を共形に堆積させることと、異方性エッチングプロセスを使用して、パターン化特徴部の上部表面および基板の上部表面から窒素ドープアモルファスカーボン層を選択的に除去して、窒素ドープアモルファスカーボン層から形成された側壁スペーサの内部に充填されているパターン化特徴部を設けることと、基板からパターン化特徴部を除去することとを含む。
別の実施形態では、処理チャンバ内でデバイスを形成する方法が提供される。この方法は、概して、基板の上部表面にパターン化特徴部を形成することと、パターン化特徴部および基板の露出された上部表面に所定の厚さの犠牲誘電体層を共形に堆積させることと、パターン化特徴部の上部表面および基板の露出された上部表面から犠牲誘電体層を選択的に除去して、犠牲誘電体層から形成された第１の側壁スペーサの内部に充填されているパターン化特徴部を設けることと、第１の側壁スペーサに隣接する第２の側壁スペーサを形成することであり、第２の側壁スペーサ層が、約０．１％窒素から約４．０％窒素の間のカーボン：窒素比を有する窒素ドープアモルファスカーボン材料から形成される、形成することと、第１の側壁スペーサの内部に充填されているパターン化特徴部を除去することとを含む。
さらなる別の実施形態では、処理チャンバ内で基板上に窒素ドープアモルファスカーボン層を形成する方法が提供される。この方法は、概して、基板上に形成されたパターン化特徴部に窒素ドープアモルファスカーボン層を共形に堆積させることであり、堆積が、窒素含有炭化水素源およびプラズマ開始ガスを処理チャンバに導入することによって行われ、そして窒素含有炭化水素源がベンゾニトリルを含む、堆積させることと、異方性エッチングプロセスを使用して、パターン化特徴部の上部表面および基板の上部表面から窒素ドープアモルファスカーボン層を選択的に除去して、窒素ドープアモルファスカーボン層から形成された側壁スペーサの内部に充填されているパターン化特徴部を設けることと、基板からパターン化特徴部を除去することとを含む。
本発明の上述で列挙した特徴を詳細に理解できるように、上述で簡単に要約した本発明のより詳細な説明を実施形態を参照して行うことができ、実施形態のいくつかは添付図面に示される。しかし、添付図面は、本発明の典型的な実施形態のみを示し、それ故に、本発明は他の同等に有効な実施形態を認めてもよいため本発明の範囲を限定すると考えられるべきでないことに留意されたい。
従来のダブルパターニングプロセスを示す断面図である。 従来のダブルパターニングプロセスを示す断面図である。 従来のダブルパターニングプロセスを示す断面図である。 従来のダブルパターニングプロセスを示す断面図である。 従来のダブルパターニングプロセスを示す断面図である。 従来のダブルパターニングプロセスを示す断面図である。 本発明の１つの実施形態による例示的なパターニングプロセスに関連するステップを示す流れ図である。 図２に記載されたステップによって形成される構造体の断面図である。 図２に記載されたステップによって形成される構造体の断面図である。 図２に記載されたステップによって形成される構造体の断面図である。 図２に記載されたステップによって形成される構造体の断面図である。 図２に記載されたステップによって形成される構造体の断面図である。 本発明の別の実施形態による例示的なパターニングプロセスに関連するステップを示す流れ図である。 図４に記載されたステップによって形成される構造体の断面図である。 図４に記載されたステップによって形成される構造体の断面図である。 図４に記載されたステップによって形成される構造体の断面図である。 図４に記載されたステップによって形成される構造体の断面図である。 図４に記載されたステップによって形成される構造体の断面図である。 図４に記載されたステップによって形成される構造体の断面図である。 図４に記載されたステップによって形成される構造体の断面図である。 図４に記載されたステップによって形成される構造体の断面図である。
本発明の実施形態は超共形可剥性スペーサプロセスに関する。様々な実施形態において、アモルファスカーボンなどの超共形カーボン系材料が、高解像度フォトマスクを使用してパターン化された犠牲構造体材料の特徴部の上に堆積される。超共形カーボン系材料は、アッシングまたはエッチングプロセスの間保護層として働き、露出した上部表面と、カーボン系スペーサによって保護された側壁とをもつ犠牲構造体材料を残す。犠牲構造体材料を除去すると、残ったカーボン系スペーサは、下層または構造体をエッチングするためのハードマスク層として機能することができる。１つの例では、カーボン系材料はアンドープまたは窒素ドープアモルファスカーボン材料とすることができる。
本発明の実施形態は、プラズマ化学気相堆積（ＰＥＣＶＤ）チャンバなどの任意の好適な処理チャンバを使用して行うことができる。処理チャンバは、基板処理システムに組み込むことができる。本発明を実践するために使用することができる例示的な基板処理システムは、Ｓａｌｖａｄｏｒ等に２００２年４月２日に発行され、参照により本明細書に組み込まれる本願の譲受人に譲渡された米国特許第６，３６４，９５４号に記載されている。好適なシステムの例には、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．、カリフォルニア州、サンタクララから市販されている、ＤｘＺ（商標）処理チャンバを使用することができるＣＥＮＴＵＲＡ（登録商標）システム、ＰＲＥＣＩＳＩＯＮ ５０００（登録商標）システム、ＰＲＯＤＵＣＥＲ（商標）システム、ＰＲＯＤＵＣＥＲ ＧＴ（商標）、およびＰＲＯＤＵＣＥＲ ＳＥ（商標）処理チャンバが含まれる。他の製造業者から入手可能なものを含む他の処理システムを、本明細書で説明する実施形態を実践するように構成することが考えられる。
ａ−Ｃ保護層を採用する例示的な製造手順
図２は、本発明の１つの実施形態による例示的な自己整合ダブルパターニングプロセスに関連するステップを示す方法流れ図である。図３Ａ〜図３Ｅは、図２に記載されたステップによって形成される構造体の断面図を示す。自己整合ダブルパターニングプロセスは、例証目的のために選ばれていると考えられる。本発明の概念は、ＮＡＮＤフラッシュ用途、ＤＲＡＭ用途、またはＣＭＯＳ用途などのような様々な半導体プロセスでの必要に応じて、可変ライン幅および間隔をもつ保護スペーサまたは保護犠牲層の使用を必要とすることがあるビア／孔縮小プロセス、自己整合三重パターニング（ＳＡＴＰ）プロセス、または自己整合四重パターニング（ＳＡＱＰ）プロセスなどのような他のプロセス、単一または二重パターニング方式に同等に適用可能である。加えて、本明細書で説明する本発明の基本範囲を逸脱することなく１つまたは複数のステップを追加する、削除する、かつ／または再度順序を設定することができるので、図２に示したステップの数または順序は本明細書で説明する本発明の範囲に関して限定するものではない。
方法２００は、ボックス２０２において、犠牲構造層３２０を基板３００上に形成することによって始まる。犠牲構造層３２０は、酸化ケイ素、窒化ケイ素、またはポリシリコンなどのケイ素系材料とすることができる。代替として、犠牲構造層３２０はアモルファスカーボンなどのカーボン系材料とすることができる。カーボン系犠牲構造層が所望される場合、犠牲構造層３２０は、アモルファスカーボンと水素との組合せ（水素化アモルファスカーボン膜）とすることができる。１つの例示的なアモルファスカーボン膜は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されている可剥性アドバンスドパターニングフィルム（商標）（ＡＰＦ）材料とすることができる。犠牲構造層３２０に使用する材料の選択は、犠牲構造層３２０上に形成されることになる共形保護層に対するエッチング／アッシング速度に応じて変わりうることが考えられる。図示していないが、カーボン系犠牲構造層が使用されるいくつかの実施形態では、リソグラフィパターニングプロセス中の光の反射を制御するために、１つまたは複数の反射防止コーティング層をカーボン系犠牲構造層に堆積させることができる。好適な反射防止コーティング層は、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、またはそれらの組合せを含むことができる。１つの例示的な反射防止コーティング層は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されているＤＡＲＣ（商標）材料とすることができる。
基板３００は、図示のように実質的に平面の表面３２３を有することができる。代替として、基板３００はパターン化構造体を有し、表面にはトレンチ、孔、またはビアが形成される。基板３００は単一体として示されているが、基板３００は、金属接点、トレンチ隔離、ゲート、ビットライン、または任意の他の相互接続特徴部などの半導体デバイスを形成するのに使用される１つまたは複数の材料を含むことができる。１つの実施形態では、基板３００は、半導体デバイスを製造するために利用される１つまたは複数の金属層、１つまたは複数の誘電体材料、半導体材料、およびそれらの組合せを含むことができる。例えば、基板３００は、用途に応じて、酸化物材料、窒化物材料、ポリシリコン材料などを含むことができる。メモリ用途が所望である場合、基板３００は、ポリシリコンが中間にはさまれているかいないかにかかわらず、シリコン基板材料、酸化物材料、および窒化物材料を含むことができる。
いくつかの実施形態では、基板３００は、基板の表面に堆積された、複数の互い違いの酸化物および窒化物材料（すなわち、酸化物−窒化物−酸化物（ＯＮＯ））、１つまたは複数の酸化物もしくは窒化物材料、ポリシリコンもしくはアモルファスシリコン材料、アモルファスシリコンと互い違いになる酸化物、ポリシリコンと互い違いになる酸化物、ドープシリコンと互い違いになる非ドープシリコン、ドープポリシリコンと互い違いになる非ドープポリシリコン、またはドープアモルファスシリコンと互い違いになる非ドープアモルファスシリコンを含むことができる（図示せず）。基板３００は、以下の結晶シリコン、酸化ケイ素、酸窒化ケイ素、窒化ケイ素、ストレインドシリコン（ＩＢＭが開発したもの）、シリコンゲルマニウム、タングステン、窒化チタン、ドープまたは非ドープポリシリコン、ドープまたは非ドープシリコンウエハおよびパターン化または非パターン化ウエハ、シリコンオンインシュレータ（ＳＯＩ）、カーボンドープ酸化ケイ素、窒化ケイ素、ドープシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア、低誘電率（ｌｏｗ ｋ）誘電体、およびそれらの組合せのうちの１つまたは複数を含む材料または層スタックとすることができる。
ボックス２０４において、フォトレジスト材料などのレジスト層３３０が、図３Ａに示すように、犠牲構造層３２０上に堆積される。
ボックス２０６において、犠牲構造層３２０から形成されたパターン化特徴部３２１が、図３Ｂに示すように、標準のフォトリソグラフィおよびエッチング技法を使用して基板３００上に生成される。パターン化特徴部は、任意の好適な材料、例えば、二酸化ケイ素などの酸化物、酸窒化ケイ素、または窒化ケイ素などの窒化物から形成することができる。パターン化特徴部は、時には、プレースホルダ、マンドレル、またはコアと呼ばれ、使用されるフォトレジスト材料に基づいた特定のライン幅および／または間隔を有する。パターン化特徴部３２１の幅は、レジスト層３３０をトリミングプロセスにかけることによって調節することができる。パターンが犠牲構造層３２０に転写された後、いかなる残留のフォトレジストおよびハードマスク材料（使用されている場合）も好適なフォトレジスト剥離プロセスを使用して除去される。
ボックス２０８において、カーボン系保護層３４０が、図３Ｃに示すように、パターン化特徴部３２１と、基板３００の露出表面とに共形にまたは実質的に共形に堆積される。カーボン系保護層３４０の厚さは、約５Åから約２００Åの間とすることができる。１つの実施形態では、カーボン系保護層は、アモルファスカーボン（ａ−Ｃ）層である。アモルファスカーボンは、窒素でドープされていなくても、ドープされていてもよい。１つの一例では、カーボン系保護層３４０は、窒素ドープアモルファスカーボン層である。窒素ドープアモルファスカーボン層は、プラズマ化学気相堆積（ＰＥＣＶＤ）プロセスなどの任意の好適な堆積技法で堆積させることができる。１つの実施形態では、窒素ドープアモルファスカーボン層は、とりわけ、炭化水素源、Ｎ２またはＮＨ３などの窒素含有ガス、およびプラズマ開始ガスをＰＥＣＶＤチャンバに流すことによって堆積させることができる。別の実施形態では、窒素ドープアモルファスカーボン層は、とりわけ、キャリアガスに伴出された気相炭化水素または液相炭化水素などの炭化水素源、窒素含有炭化水素源、およびプラズマ開始ガスをＰＥＣＶＤチャンバ内に流すことによって堆積させることができる。炭化水素源は、１つまたは複数の炭化水素化合物の混合物とすることができる。いくつかの実施形態では、炭化水素源は必要とされないことがある。代わりに、窒素含有炭化水素源およびプラズマ開始ガスが、パターン化特徴部３２１と、基板３００の露出表面とに窒素ドープアモルファスカーボン保護層を形成するためにＰＥＣＶＤチャンバに流される。
炭化水素化合物は、炭化水素化合物のフッ素含有、酸素含有、ヒドロキシル基含有、およびホウ素含有誘導体を含む、炭化水素化合物の部分的または完全にドープされた誘導体とすることができる。炭化水素源に含まれうる炭化水素化合物またはその誘導体は、化学式ＣｘＨｙで記述することができ、ここで、ｘは、１から１０の間の範囲を有し、ｙは、２から３０の間の範囲を有する。好適な炭化水素化合物として、限定はしないが、アセチレン（Ｃ２Ｈ２）、エタン（Ｃ２Ｈ６）、プロピレン（Ｃ３Ｈ６）、プロピン（Ｃ３Ｈ４）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、ブチレン（Ｃ４Ｈ８）、ブチン（Ｃ４Ｈ６）、ビニルアセチレン、フェニルアセチレン（Ｃ８Ｈ６）、ベンゼン、スチレン、トルエン、キシレン、エチルベンゼン、アセトフェノン、メチルベンゾエート、フェニルアセテート、フェノール、クレゾール、フラン、アルファテルピネン、シメン、１，１，３，３，テトラメチルブチルベンゼン、ｔ−ブチルエーテル、ｔ−ブチルエチレン、メチルメタクリレート、およびｔ−ブチルフルフリルエーテル、化学式Ｃ３Ｈ２およびＣ５Ｈ４を有する化合物、モノフルオロベンゼン、ジフルオロベンゼン、テトラジフルオロベンゼン、ヘキサフルオロベンゼンなどを含むことができる。追加の好適な炭化水素は、エチレン、ペンテン、ブタジエン、イソプレン、ペンタジエン、ヘキサジエン、モノフルオロエチレン、ジフルオロエチレン、トリフルオロエチレン、テトラフロオルエチレン、モノクロロエチレン、ジクロロエチレン、トリクロロエチレン、テトラクロロエチレンなどを挙げることができる。
窒素含有炭化水素源に含まれうる窒素含有炭化水素化合物またはその誘導体は、化学式ＣｘＨｙＮｚで記述することができ、ここで、ｘは、１から１２の間の範囲を有し、ｙは、２から２０の間の範囲を有し、ｚは、１から１０の間の範囲を有する。好適な窒素含有炭化水素化合物は、以下の化合物のメチルアミン、ジメチルアミン、トリメチルアミン（ＴＭＡ）、トリエチルアミン、アニリン、キノリン、ピリジン、アクリロニトリル、およびベンゾニトリルのうちの１つまたは複数を含むことができる。
いくつかの実施形態では、窒素ドープアモルファスカーボン堆積プロセスは、炭化水素化合物の前におよび／または同時にＰＥＣＶＤチャンバに導入されるプラズマ開始ガスの使用を含むことができ、プラズマが堆積を開始し始める。プラズマ開始ガスは、限定はしないが、ヘリウムガス、水素ガス、窒素ガス、アルゴンガス、およびそれらの組合せを含む高いイオン化ポテンシャルのガスとすることができる。プラズマ開始ガスは、さらに、ヘリウムガス、窒素ガス、またはアルゴンガスなどの化学的に不活性なガスとすることができる。ガスに好適なイオン化ポテンシャルは、約５ｅＶ（電子ポテンシャル）から２５ｅＶである。プラズマ開始ガスは、窒素含有炭化水素源および／または炭化水素源に先立ってＰＥＣＶＤチャンバに導入することができ、それにより、安定したプラズマが形成されるようになり、アーク発生の機会が減少する。希釈ガスまたはキャリアガスとして使用される不活性ガス、例えば、アルゴンなどは、プラズマ開始ガス、窒素含有炭化水素源、炭化水素源、またはそれらの組合せとともに導入することができる。所望であれば、とりわけ、ヘリウム（Ｈｅ）、水素（Ｈ２）、窒素（Ｎ２）、アンモニア（ＮＨ３）、またはそれらの組合せなどの好適な希釈ガスを混合ガスに追加することができる。Ａｒ、Ｈｅ、およびＮ２は、アモルファスカーボン層の密度および堆積速度を制御するために使用される。場合によっては、Ｈ２および／またはＮＨ３の追加を使用して、アモルファスカーボン層の水素比を制御することができる。代替として、希釈ガスは堆積の間使用しなくてもよい。
窒素ドープアモルファスカーボンが炭化水素源および窒素含有ガスを使用して堆積される場合、窒素含有ガスは、約１：１００から約１０：１の窒素含有ガス対炭化水素源比でＰＥＣＶＤチャンバに導入することができる。
様々な実施形態において、窒素ドープアモルファスカーボン層は、約０．５Ｔｏｒｒ以上、例えば、約０．５Ｔｏｒｒから約２０Ｔｏｒｒなど、１つの実施形態では、約２Ｔｏｒｒ以上、例えば、約２Ｔｏｒｒから約１２Ｔｏｒｒのチャンバ圧力で、および約２５℃から約８００℃、例えば、約２００℃から約４００℃の温度などの基板温度で堆積させることができる。層を堆積させるときのシャワーヘッドと基板表面との間の電極間隔は、２００ミル間隔から５０００ミル間隔の間、例えば、約５００ミル間隔とすることができる。いくつかの実施形態では、プラズマが使用される場合、炭化水素源、窒素ドープアモルファスカーボン源、およびプラズマ開始ガスがＰＥＣＶＤチャンバに導入され、プラズマが堆積を開始し始める。
プラズマは、約０．０１Ｗ／ｃｍ２から約５Ｗ／ｃｍ２、例えば、約０．８Ｗ／ｃｍ２から約２．３Ｗ／ｃｍ２など、例えば、約２Ｗ／ｃｍ２の基板表面区域への電力密度でＲＦ電力を印加することによって発生させることができる。電力供給は、３００ｍｍ基板では、約１ワットから約２０００ワット、例えば、約１０Ｗから約１００Ｗなどとすることができる。ＲＦ電力は、単一周波数または二重周波数のいずれかとすることができることに留意されたい。単一周波数電力が使用される場合、周波数電力は約１０ＫＨｚから約３０ＭＨｚの間とすることができる。二重周波数ＲＦ電力がプラズマを発生させるために使用される場合、混合ＲＦ電力を使用することができる。混合ＲＦ電力は、約１０ＭＨｚから約３０ＭＨｚの範囲、例えば、約１３．５６ＭＨｚの高周波電力、ならびに約１０ｋＨｚから約１ＭＨｚの範囲、例えば、約３５０ｋＨｚの低周波電力を供給することができる。二重周波数ＲＦ電力の印加は、膜表面に当たるイオンのエネルギーが膜密度に影響を及ぼすので、流束およびイオンエネルギーの独立制御をもたらすと思われる。印加するＲＦ電力および１つまたは複数の周波数の使用は、基板サイズおよび使用する装置に基づいて変えることができる。いくつかの実施形態では、単一周波数ＲＦ電力印加が使用されることがあり、典型的には、本明細書で説明する高周波電力の印加である。
３００ｍｍ円形基板を処理するための例示の堆積プロセスは、とりわけ、プラズマ開始ガス、窒素含有炭化水素源、および希釈ガスを使用することができる。堆積プロセスは、ヘリウムおよび／またはアルゴンなどのプラズマ開始ガスを約０ｓｃｃｍから約５００００ｓｃｃｍ、例えば、約４００ｓｃｃｍから約８０００ｓｃｃｍの間の流量で供給することと、窒素含有炭化水素源を約１０ｓｃｃｍから約２０００ｓｃｃｍ、例えば、約５００ｓｃｃｍから約１５００ｓｃｃｍの流量で供給することとを含むことができる。窒素含有炭化水素源が液体前駆体である場合には、窒素含有炭化水素源流れは、１５ｍｇ／分から２０００ｍｇ／分の間、例えば、１００ｍｇ／分から１０００ｍｇ／分の間とすることができる。ＮＨ３、Ｈｅ、Ａｒ、Ｈ２、またはＮ２などの希釈ガスは、約０ｓｃｃｍから約５０００ｓｃｃｍ、例えば、約５００ｓｃｃｍから約１０００ｓｃｃｍの流量で供給することができる。堆積プロセスは、約５Ｗから約１６００Ｗ、例えば、約１０Ｗから約１００Ｗの間の二重周波数ＲＦ電力を用いて、約０．５Ｔｏｒｒから約５０Ｔｏｒｒ、例えば、約５Ｔｏｒｒから約１５Ｔｏｒｒの間のチャンバ圧力で、および約２５℃から約６５０℃、例えば、約２００℃から約４００℃の間の基板温度で行うことができる。このプロセス範囲は、約１０Å／分から約３００００Å／分の範囲の窒素ドープアモルファスカーボン層の堆積速度を与える。当業者は、本開示の本明細書を読めば、様々な堆積速度の窒素ドープアモルファスカーボン膜を生成するために、適切なプロセスパラメータを計算することができる。堆積されたままの窒素ドープアモルファスカーボン層は、約０．１％窒素から約４．０％窒素、例えば、約１．５％から約２％などに及ぶ調整可能なカーボン：窒素比を有する。本明細書で説明するプロセスで堆積される窒素ドープアモルファスカーボン材料の一例は以下のように提供される。
窒素ドープアモルファスカーボン堆積プロセスは、約１０Åから約１０００Åの厚さを有する窒素ドープアモルファスカーボン層を生成するために、約１００ミルから約８００ミルの間隔の場合、約２００ｓｃｃｍから１５００ｓｃｃｍ、例えば、約５００ｓｃｃｍで処理チャンバへのヘリウムの流量を供給すること、約１００ｍｇ／分から約１０００ｍｇ／分で処理チャンバへのベンゾニトリルの流量を供給すること、および約０ｓｃｃｍから約２０００ｓｃｃｍで処理チャンバへのアンモニアの流量を供給すること、約３０Ｗから２００Ｗ（２００ｍｍウエハに対して）で高周波ＲＦ電力（１３．５６ＭＨｚ）を印加すること、約２００℃から約５５０℃の堆積温度を維持すること、約２Ｔｏｒｒから１５Ｔｏｒｒのチャンバ圧力を維持することを含むことができる。
図２に戻って参照すると、ボックス２１０において、カーボン系保護層３４０がパターン化特徴部３２１に共形で堆積された後、カーボン系保護層３４０は異方性エッチング（垂直エッチング）されて、区域３１１の基板３００の上部表面が露出され、パターン化特徴部３２１の上部表面が露出され、図３Ｄに示すように、カーボン系側壁スペーサ３４１によって保護されたパターン化特徴部３２１（犠牲構造層３２０から形成された）がもたらされる。
ボックス２１２において、パターン化特徴部３２１（犠牲構造層３２０から形成された）が、従来のプラズマエッチングプロセスまたは他の好適な湿式剥離プロセスを使用して除去され、図３Ｅに示すように、非犠牲カーボン系側壁スペーサ３４１が残される。プラズマエッチングプロセスは、基板の上のプラズマにフッ素系エッチング化学物質を導入することによって行うことができる。材料品質およびカバレージの改善により、カーボン系側壁スペーサ３４１は、フッ素系反応性エッチング化学物質または湿式剥離系化学物質に対して非常に良好な選択性を有するので損傷されない。パターン化特徴部３２１を除去すると、残ったカーボン系側壁スペーサ３４１は、下層、層スタック、または構造体をエッチングするためのハードマスク層として使用することができる。特に、このパターニングプロセスによるカーボン系側壁スペーサ３４１の密度はフォトリソグラフィによるパターン化特徴部３２１の密度の２倍であり、カーボン系側壁スペーサ３４１のピッチはパターン化特徴部３２１のピッチの半分である。
図４は、本発明の別の実施形態による例示的なパターニングプロセスに関連するステップを示す流れ図である。図５Ａ〜図５Ｈは、図４に記載されたステップによって形成される構造体の断面図を示す。本実施形態の概念は、ＮＡＮＤフラッシュ用途、ＤＲＡＭ用途、またはＣＭＯＳ用途などのような様々な半導体プロセスでの必要に応じて、可変ライン幅および間隔をもつ保護スペーサまたは保護犠牲層の使用を必要とすることがあるビア／孔縮小プロセス、バックエンドオブライン（ＢＥＯＬ）、自己整合ダブルパターニング（ＳＡＤＰ）プロセス、または自己整合四重パターニング（ＳＡＱＰ）プロセスなどのような他のプロセス、単一または二重パターニング方式に同等に適用可能であることに留意されたい。
方法４００は、ボックス４０２において、ＰＥＣＶＤチャンバなどの処理チャンバに基板５００を設けることによって始まる。基板５００は、図３Ａに示した基板３００に関して上述したように、シリコン材料、酸化物材料、ポリシリコン材料などを含む、半導体デバイスを形成するのに使用される１つまたは複数の材料とすることができる。
ボックス４０４において、非犠牲構造層５２０が、図５Ｂに示すように、基板５００上に堆積される。非犠牲構造層５２０はアモルファスカーボンなどのカーボン系材料とすることができる。１つの例では、非犠牲構造層５２０は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されているアドバンスドパターニングフィルム（商標）（ＡＰＦ）材料である。図示していないが、カーボン系非犠牲構造層が使用されるいくつかの実施形態では、リソグラフィのパターニングプロセス中の光の反射を制御するために、１つまたは複数の反射防止コーティング層をカーボン系非犠牲構造層に堆積させることができる。好適な反射防止コーティング層は、二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、またはそれらの組合せを含むことができる。１つの例示的な反射防止コーティング層は、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されているＤＡＲＣ（商標）材料とすることができる。
ボックス４０６において、底部反射防止コーティング（ＢＡＲＣ）層５４０が、非犠牲構造体層５２０の上に堆積される。ＢＡＲＣ層５４０は、ポリアミドおよびポリスルホンなどの有機材料とすることができる。ＢＡＲＣ層５４０は、後続のレジスト層をパターニングする間光の反射を減少させると思われ、さらに、ＢＡＲＣ層５４０が多層マスクの全厚さを増加させて下層または構造体のエッチング中のエッチング耐性を改善するので薄いレジスト層にとって有用である。いくつかの実施形態では、ＢＡＲＣ層５４０は、フォトリソグラフィ性能を改善するために、図５Ｃに示すように、ＢＡＲＣ層５４０と非犠牲構造体層５２０との間に堆積された光吸収層５３０をさらに含むことができる。光吸収層５３０は、窒化物などの金属層とすることができる。１つの例では、光吸収層５３０は窒化チタンである。
次に、ボックス４０８において、フォトレジスト材料などのレジスト層がＢＡＲＣ層５４０上に堆積される。次に、レジスト層は、図５Ｄに示すように、所望のエッチングパターン５５１をもつパターン化レジスト層５５０を生成するリソグラフィプロセスによってパターニングされる。エッチングパターン５５１は、例示的な目的のために異なるパターン幅を有するように示されている。
ボックス４１０において、ＢＡＲＣ層５４０、光吸収層５３０、および非犠牲構造体層５２０が、それぞれ、従来のフォトリソグラフィおよびエッチングプロセスを使用してパターン化されて、所望のエッチングパターン５５１が非犠牲構造体層５２０に転写され、図に５Ｅに示すように、パターン化非犠牲特徴部５２１が残される。
ボックス４１２において、第１の共形層が、パターン化非犠牲特徴部５２１と基板５００の露出表面とに共形にまたは実質的に共形に堆積される。第１の共形層は、パターン化非犠牲特徴部５２１と異なるエッチング速度を有する可剥性材料を含むことができる。第１の共形層に好適な材料は、例えば、二酸化ケイ素などの酸化物、酸窒化ケイ素、または窒化ケイ素などの窒化物を含むことができる。次に、第１の共形層を異方性エッチングして、区域５１１の基板５００の上部表面を露出し、パターン化非犠牲特徴部５２１の上部表面を露出し、図５Ｆに示すように、第１の共形層から形成された可剥性側壁スペーサ５６１によって保護されたパターン化非犠牲特徴部５２１（非犠牲構造層５２０から形成された）がもたらされる。
次に、ボックス４１４において、非犠牲カーボン系側壁スペーサ５７１が、図５Ｇに示すように、側壁スペーサ５６１と同様の方法でパターン化非犠牲特徴部５２１に隣接して形成される。非犠牲カーボン系側壁スペーサ５７１は、ボックス２０８および２１０に関して上述したようなプロセスによって形成された、窒素でドープされていないかまたはドープされているアモルファスカーボン（ａ−Ｃ）とすることができる。１つの実施形態では、非犠牲カーボン系側壁スペーサ５７１は窒素ドープアモルファスカーボンである。
ボックス４１６において、パターン化非犠牲特徴部５２１と非犠牲カーボン系側壁スペーサ５７１との間に位置づけられた可剥性側壁スペーサ５６１が、従来の湿式剥離プロセスまたは他の好適なプロセスを使用して除去され、図５Ｈに示すように、パターン化非犠牲特徴部５２１および非犠牲カーボン系側壁スペーサ５７１が残される。次に、残されたパターン化非犠牲特徴部５２１および非犠牲カーボン系側壁スペーサ５７１は、下層、層スタック、または構造体をエッチングするためのハードマスクとして使用することができる。特に、このパターニングプロセスに従った結果として生じるハードマスク（すなわち、パターン化非犠牲特徴部５２１および非犠牲カーボン系側壁スペーサ５７１）の密度はパターン化レジスト層５５０の密度の３倍であり、結果として生じるハードマスク（すなわち、パターン化非犠牲特徴部５２１および非犠牲カーボン系側壁スペーサ５７１）のピッチは、パターン化レジスト層５５０のピッチの半分である。
本発明に従って堆積されたカーボン系保護層または側壁スペーサは、約１．５％の改善された膜均一性、約１．２５〜１．６０ｇ／ｃｃの高い膜密度、および５０ＭＰａ未満の圧縮膜応力をもつ９５％よりも高い優れた共形性を提供できることが観測された。ハードマスクスペーサの側壁はアッシングまたは異方性プラズマエッチングプロセス中に損傷されないので、ラインエッジ粗さは、酸化ケイ素材料を使用する従来のＡＬＤ成長スペーサと比較して著しく減少される。それ故に、結果として生じるハードマスクスペーサは、微小負荷がほとんどまたはまったくない優れたエッチングプロファイルおよびエッチング選択性を提供することができる。
前述は本発明の実施形態を対象としているが、本発明の他のおよびさらなる実施形態を本発明の基本的な範囲から逸脱することなく考案することができ、本発明の範囲は以下の特許請求の範囲によって決定される。

Claims (15)

  1. 処理チャンバ内で基板上にアモルファスカーボン層を形成する方法であって、
    基板の上に所定の厚さの犠牲誘電体層を堆積させることと、
    前記基板の上部表面を露出させるために前記犠牲誘電体層の一部分を除去することによって前記基板上にパターン化特徴部を形成することと、
    前記パターン化特徴部および前記基板の前記露出された上部表面に所定の厚さのアモルファスカーボン層を共形に堆積させることと、
    異方性エッチングプロセスを使用して、前記パターン化特徴部の上部表面および前記基板の前記上部表面から前記アモルファスカーボン層を選択的に除去して、前記アモルファスカーボン層から形成された側壁スペーサの内部に充填されている前記パターン化特徴部を設けることと、
    前記基板から前記パターン化特徴部を除去することと
    を含む、方法。
  2. 前記アモルファスカーボン層が、炭化水素源、窒素含有ガス、およびプラズマ開始ガスを前記処理チャンバに導入することによって形成される、請求項１に記載の方法。
  3. 前記炭化水素源が、アセチレン（Ｃ２Ｈ２）、エチレン（Ｃ２Ｈ４）、エタン（Ｃ２Ｈ６）、プロピレン（Ｃ３Ｈ６）、プロピン（Ｃ３Ｈ４）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、ブチレン（Ｃ４Ｈ８）、ブタジエン（Ｃ４Ｈ６）、フェニルアセチレン（Ｃ８Ｈ６）、およびそれらの組合せからなる群から選択された１つまたは複数の炭化水素化合物を含む、請求項２に記載の方法。
  4. 前記アモルファスカーボン層が、窒素含有炭化水素源およびプラズマ開始ガスを前記処理チャンバに導入することによって形成される、請求項１に記載の方法。
  5. 前記窒素含有炭化水素が、メチルアミン、ジメチルアミン、トリメチルアミン（ＴＭＡ）、トリエチルアミン、アニリン、キノリン、ピリジン、アクリロニトリル、ベンゾニトリル、およびそれらの組合せからなる群から選択された１つまたは複数の窒素含有炭化水素化合物を含む、請求項４に記載の方法。
  6. 前記窒素含有炭化水素化合物がベンゾニトリルである、請求項５に記載の方法。
  7. 前記アモルファスカーボン層が、約０．１％窒素から約４．０％窒素の間のカーボン：窒素比を有する窒素ドープアモルファスカーボンである、請求項１に記載の方法。
  8. 前記犠牲誘電体層が、酸化ケイ素、窒化ケイ素、ポリシリコン、またはアモルファスカーボンを含む、請求項１に記載の方法。
  9. 処理チャンバ内でデバイスを形成する方法であって、
    基板の上部表面にパターン化特徴部を形成することと、
    前記パターン化特徴部および前記基板の露出された上部表面に所定の厚さの犠牲誘電体層を共形に堆積させることと、
    前記パターン化特徴部の上部表面および前記基板の前記露出された上部表面から前記犠牲誘電体層を選択的に除去して、前記犠牲誘電体層から形成された第１の側壁スペーサの内部に充填されている前記パターン化特徴部を設けることと、
    前記第１の側壁スペーサに隣接する第２の側壁スペーサを形成することであり、前記第２の側壁スペーサが、約０．１％窒素から約４．０％窒素の間のカーボン：窒素比を有する窒素ドープアモルファスカーボン材料から形成される、形成することと、
    前記第１の側壁スペーサの内部に充填されている前記パターン化特徴部を除去することと
    を含む、方法。
  10. 前記パターン化特徴部がアモルファスカーボンから形成される、請求項９に記載の方法。
  11. 前記窒素ドープアモルファスカーボン材料が、窒素含有炭化水素源およびプラズマ開始ガスを前記処理チャンバに導入することによって形成される、請求項９に記載の方法。
  12. 前記窒素含有炭化水素源が、メチルアミン、ジメチルアミン、トリメチルアミン（ＴＭＡ）、トリエチルアミン、アニリン、キノリン、ピリジン、アクリロニトリル、ベンゾニトリル、およびそれらの組合せからなる群から選択された１つまたは複数の窒素含有炭化水素化合物を含む、請求項１１に記載の方法。
  13. 前記窒素含有炭化水素化合物がベンゾニトリルである、請求項１２に記載の方法。
  14. 処理チャンバ内で基板上に窒素ドープアモルファスカーボン層を形成する方法であって、
    前記基板上に形成されたパターン化特徴部に窒素ドープアモルファスカーボン層を共形に堆積させることであり、前記堆積が、窒素含有炭化水素源およびプラズマ開始ガスを前記処理チャンバに導入することによって行われ、そして前記窒素含有炭化水素源がベンゾニトリルを含む、堆積させることと、
    異方性エッチングプロセスを使用して、前記パターン化特徴部の上部表面および前記基板の上部表面から前記窒素ドープアモルファスカーボン層を選択的に除去して、前記窒素ドープアモルファスカーボン層から形成された側壁スペーサの内部に充填されている前記パターン化特徴部を設けることと、
    前記基板から前記パターン化特徴部を除去することと
    を含む、方法。
  15. 前記窒素ドープアモルファスカーボン層が、約１００ｍｇ／分から約１０００ｍｇ／分の流量で窒素含有炭化水素源を、および０ｓｃｃｍから約２０００ｓｃｃｍの流量で窒素含有ガスを前記処理チャンバに導入することによって、約３０Ｗから約２００ＷのＲＦ電力（２００ｍｍ基板に対して）を印加することによって、および約１００ミルから約８００ミルの電極間隔で、堆積される、請求項１４に記載の方法。
JP2014553383A 2012-01-19 2013-01-16 スペーサおよびスペーサ保護用途のための共形アモルファスカーボン Pending JP2015507363A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/354,129 US20130189845A1 (en) 2012-01-19 2012-01-19 Conformal amorphous carbon for spacer and spacer protection applications
US13/354,129 2012-01-19
PCT/US2013/021769 WO2013109645A1 (en) 2012-01-19 2013-01-16 Conformal amorphous carbon for spacer and spacer protection applications

Publications (2)

Publication Number Publication Date
JP2015507363A true JP2015507363A (ja) 2015-03-05
JP2015507363A5 JP2015507363A5 (ja) 2016-03-03

Family

ID=48797563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014553383A Pending JP2015507363A (ja) 2012-01-19 2013-01-16 スペーサおよびスペーサ保護用途のための共形アモルファスカーボン

Country Status (5)

Country Link
US (4) US20130189845A1 (ja)
JP (1) JP2015507363A (ja)
KR (1) KR20140115353A (ja)
TW (1) TW201339349A (ja)
WO (1) WO2013109645A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018516463A (ja) * 2015-06-03 2018-06-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
JP2020519938A (ja) * 2017-05-01 2020-07-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ダブルスペーサ液浸リソグラフィトリプルパターニングのフロー及び方法
KR20210090698A (ko) 2018-12-18 2021-07-20 도쿄엘렉트론가부시키가이샤 카본 하드마스크, 성막 장치 및 성막 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117764B2 (en) * 2010-08-27 2015-08-25 Tokyo Electron Limited Etching method, substrate processing method, pattern forming method, method for manufacturing semiconductor element, and semiconductor element
KR20130015145A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
US8828839B2 (en) * 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
US9721784B2 (en) 2013-03-15 2017-08-01 Applied Materials, Inc. Ultra-conformal carbon film deposition
US9064813B2 (en) * 2013-04-19 2015-06-23 International Business Machines Corporation Trench patterning with block first sidewall image transfer
CN104425225A (zh) * 2013-09-04 2015-03-18 中芯国际集成电路制造(上海)有限公司 三重图形的形成方法
US9698015B2 (en) 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate
US9159579B2 (en) * 2013-10-25 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography using multilayer spacer for reduced spacer footing
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
TWI555082B (zh) * 2015-05-15 2016-10-21 力晶科技股份有限公司 圖案化方法
US9659771B2 (en) 2015-06-11 2017-05-23 Applied Materials, Inc. Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10410872B2 (en) 2016-09-13 2019-09-10 Applied Materials, Inc. Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US9935012B1 (en) 2016-11-28 2018-04-03 Globalfoundries Inc. Methods for forming different shapes in different regions of the same layer
US10276379B2 (en) * 2017-04-07 2019-04-30 Applied Materials, Inc. Treatment approach to improve film roughness by improving nucleation/adhesion of silicon oxide
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
US10593543B2 (en) 2017-06-05 2020-03-17 Applied Materials, Inc. Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US10559465B2 (en) * 2017-07-24 2020-02-11 Applied Materials, Inc. Pre-treatment approach to improve continuity of ultra-thin amorphous silicon film on silicon oxide
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10096475B1 (en) * 2017-11-17 2018-10-09 Lam Research Corporation System and method for depositing a homogenous interface for PECVD metal-doped carbon hardmasks
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10446394B2 (en) * 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
CN112041481A (zh) * 2018-05-03 2020-12-04 应用材料公司 用于进行图案化的高品质c膜的脉冲等离子体(dc/rf)沉积
KR102147149B1 (ko) * 2018-06-11 2020-08-24 에스케이하이닉스 주식회사 반도체 소자의 제조 방법
US11315787B2 (en) 2019-04-17 2022-04-26 Applied Materials, Inc. Multiple spacer patterning schemes
US11145509B2 (en) * 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate
JP7357528B2 (ja) * 2019-12-06 2023-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN113078105B (zh) * 2021-03-29 2022-07-05 长鑫存储技术有限公司 掩膜结构的制备方法、半导体结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131009A (ja) * 1993-11-04 1995-05-19 Toshiba Corp 半導体装置及びその製造方法
JPH07161657A (ja) * 1993-12-08 1995-06-23 Fujitsu Ltd パターン形成方法
US6500756B1 (en) * 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
US6596599B1 (en) * 2001-07-16 2003-07-22 Taiwan Semiconductor Manufacturing Company Gate stack for high performance sub-micron CMOS devices
JP2009130035A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置の製造方法
WO2010134176A1 (ja) * 2009-05-20 2010-11-25 株式会社 東芝 凹凸パターン形成方法
US20110021026A1 (en) * 2009-07-27 2011-01-27 Globalfoundries Inc. Methods for fabricating finfet semiconductor devices using l-shaped spacers
WO2011126612A2 (en) * 2010-03-30 2011-10-13 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
JP2011215371A (ja) * 2010-03-31 2011-10-27 Toshiba Corp マスクの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3751651T2 (de) * 1986-10-14 1996-10-17 Minolta Camera Kk Elektrophotographisches lichtempfindliches Element, das einen Überzug enthält
US6893967B1 (en) * 2004-01-13 2005-05-17 Advanced Micro Devices, Inc. L-shaped spacer incorporating or patterned using amorphous carbon or CVD organic materials
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US8852851B2 (en) * 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7560784B2 (en) * 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
CN102203921A (zh) 2007-06-15 2011-09-28 应用材料股份有限公司 在基板间隙中形成氧化物牺牲衬层的氧气sacvd方法
KR100955265B1 (ko) * 2007-08-31 2010-04-30 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
US7709396B2 (en) * 2008-09-19 2010-05-04 Applied Materials, Inc. Integral patterning of large features along with array using spacer mask patterning process flow
US8105465B2 (en) * 2008-10-14 2012-01-31 Applied Materials, Inc. Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)
US8084310B2 (en) 2008-10-23 2011-12-27 Applied Materials, Inc. Self-aligned multi-patterning for advanced critical dimension contacts
US7935464B2 (en) 2008-10-30 2011-05-03 Applied Materials, Inc. System and method for self-aligned dual patterning
US7972959B2 (en) 2008-12-01 2011-07-05 Applied Materials, Inc. Self aligned double patterning flow with non-sacrificial features
US7842622B1 (en) 2009-05-15 2010-11-30 Asm Japan K.K. Method of forming highly conformal amorphous carbon layer
US8242560B2 (en) * 2010-01-15 2012-08-14 International Business Machines Corporation FinFET with thin gate dielectric layer
US20130109198A1 (en) * 2011-10-26 2013-05-02 American Air Liquide, Inc. High carbon content molecules for amorphous carbon deposition

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131009A (ja) * 1993-11-04 1995-05-19 Toshiba Corp 半導体装置及びその製造方法
JPH07161657A (ja) * 1993-12-08 1995-06-23 Fujitsu Ltd パターン形成方法
US6596599B1 (en) * 2001-07-16 2003-07-22 Taiwan Semiconductor Manufacturing Company Gate stack for high performance sub-micron CMOS devices
US6500756B1 (en) * 2002-06-28 2002-12-31 Advanced Micro Devices, Inc. Method of forming sub-lithographic spaces between polysilicon lines
JP2009130035A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置の製造方法
WO2010134176A1 (ja) * 2009-05-20 2010-11-25 株式会社 東芝 凹凸パターン形成方法
US20110021026A1 (en) * 2009-07-27 2011-01-27 Globalfoundries Inc. Methods for fabricating finfet semiconductor devices using l-shaped spacers
WO2011126612A2 (en) * 2010-03-30 2011-10-13 Applied Materials, Inc. Nitrogen doped amorphous carbon hardmask
JP2011215371A (ja) * 2010-03-31 2011-10-27 Toshiba Corp マスクの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018516463A (ja) * 2015-06-03 2018-06-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
JP2020519938A (ja) * 2017-05-01 2020-07-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ダブルスペーサ液浸リソグラフィトリプルパターニングのフロー及び方法
JP7157081B2 (ja) 2017-05-01 2022-10-19 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダブルスペーサ液浸リソグラフィトリプルパターニングのフロー及び方法
KR20210090698A (ko) 2018-12-18 2021-07-20 도쿄엘렉트론가부시키가이샤 카본 하드마스크, 성막 장치 및 성막 방법
US11993849B2 (en) 2018-12-18 2024-05-28 Tokyo Electron Limited Carbon hard mask, film forming apparatus, and film forming method

Also Published As

Publication number Publication date
US20130189845A1 (en) 2013-07-25
US9570303B2 (en) 2017-02-14
WO2013109645A1 (en) 2013-07-25
US20170170015A1 (en) 2017-06-15
US20140349490A1 (en) 2014-11-27
TW201339349A (zh) 2013-10-01
KR20140115353A (ko) 2014-09-30
US20150279676A1 (en) 2015-10-01
US10236182B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
US10236182B2 (en) Conformal amorphous carbon for spacer and spacer protection applications
US10074534B2 (en) Ultra-conformal carbon film deposition
JP7266068B2 (ja) 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
US10014174B2 (en) Conformal strippable carbon film for line-edge-roughness reduction for advanced patterning
KR102513424B1 (ko) 스페이서 및 하드마스크 애플리케이션을 위한 실란 및 알킬실란 종으로부터의 보란 매개 탈수소화 프로세스
US8513129B2 (en) Planarizing etch hardmask to increase pattern density and aspect ratio
TWI671795B (zh) 利用共形碳薄膜減低臨界尺寸之方法
US10453751B2 (en) Tone inversion method and structure for selective contact via patterning
US9922972B1 (en) Embedded silicon carbide block patterning

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606