JP7266068B2 - 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク - Google Patents

横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク Download PDF

Info

Publication number
JP7266068B2
JP7266068B2 JP2021108321A JP2021108321A JP7266068B2 JP 7266068 B2 JP7266068 B2 JP 7266068B2 JP 2021108321 A JP2021108321 A JP 2021108321A JP 2021108321 A JP2021108321 A JP 2021108321A JP 7266068 B2 JP7266068 B2 JP 7266068B2
Authority
JP
Japan
Prior art keywords
hardmask
boron
silicon
depositing
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021108321A
Other languages
English (en)
Other versions
JP2021177557A (ja
Inventor
トーマス ジョンウォン クウォン，
ルイ チェン，
アブヒジット バス マリック，
アル－シュアン ピン，
ジェス アン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021177557A publication Critical patent/JP2021177557A/ja
Application granted granted Critical
Publication of JP7266068B2 publication Critical patent/JP7266068B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Description

［０００１］ 本開示の実装は概して、基板のパターニング及びエッチングに利用される方法及び材料に関する。より具体的には、本書に記載の実装はハイブリッドカーボンハードマスクに関する。
関連技術の説明
［０００２］ 集積回路は、単一チップ上に数百万個ものトランジスタ、コンデンサ、及び抵抗器が搭載されうる複雑なデバイスへと進化を遂げている。チップ設計の進化には、より高速な回路及びより高い回路密度が継続的に必要とされる。より高い回路密度を有するより高速な回路に対する要求は、このような集積回路の製造に使用される材料についても同様の要求を課している。特に、集積回路構成要素の寸法がサブミクロン単位まで小さくなるにつれ、このような構成要素に対して適切な電気的性能を得るためには、低抵抗率導電性材料並びに低誘電率絶縁材料を使用することが必要となることが多い。
［０００３］ 集積デバイスパターンの特徴サイズが小さくなるにつれて、デバイス性能の安定性及び再現性に関しては、特徴の限界寸法（ＣＤ）の要件がますます重要な基準になる。基板全体にわたって許容しうるＣＤの変動はまた、特徴ＣＤのスケーリングと共に増大する。横方向寸法のスケーリングは垂直方向寸法よりも速く、デバイスキャパシタンスの問題があるため、半導体業界内では高アスペクト比（ＨＡＲ）が現在一般的になっている。
［０００４］ このような厳しいアスペクト比とＣＤ制御が、高度なエッチング選択性、側壁の平滑性、及び高いツールスループットの要求と組み合わさると、任意のハードウェア構成に対するプロセスウィンドウ（最適範囲）は非常に小さくなりうる。多くの場合、非常に高いＲＦバイアス電力など、極端なハードウェア設定と組み合わされた複雑なエッチャント混合ガスに、幾つかの処理ガスが組み込まれるときには、側壁安定化処理やエッチング速度とマスク選択性との間の不安定なバランスを実現するため、プロセスウィンドウは小さくなる。しかしながら、このような小さなプロセスウィンドウは一般的に、現在利用可能なプロセスと材料によるエッチング処理では調整できない性能の限界に悩まされている。
［０００５］ したがって、この技術分野では、ハードマスクの材料及び方法の改良が必要になっている。
［０００６］ 一実装では、基板処理方法が提示される。この方法は、基板の上に配置された一又は複数の材料層の上に第１のハードマスクを堆積すること、及び、第１のハードマスクの上に第２のハードマスクを堆積することを含む。第２のハードマスクはパターニングされてもよく、また、第１のハードマスクと第２のハードマスクをエッチングするため、第１のエッチング処理が実施されてもよい。第３のハードマスクは、一又は複数の材料層、第１のハードマスク、及び第２のハードマスクの上に共形に堆積されてよく、また、一又は複数の材料層をエッチングして、一又は複数の材料層にチャネルを形成するため、第２のエッチング処理が実施されうる。
［０００７］ 別の実装では、基板処理方法が提示される。この方法は、基板の上に配置された一又は複数の酸化物及び窒化物含有材料層の上に第１のハードマスクを堆積すること、及び、第１のハードマスクの上に第２のハードマスクを堆積することを含む。第１のエッチング処理は、第１のハードマスクと第２のハードマスクをエッチングするために実施され、また、炭窒化ホウ素ハードマスクは、一又は複数の酸化物及び窒化物含有材料層、第１のハードマスク、及び第２のハードマスクの上に共形に堆積される。第２のエッチング処理は、一又は複数の酸化物及び窒化物含有材料層をエッチングして、一又は複数の酸化物及び窒化物含有材料層にチャネルを形成するために実施され、また、第２のエッチング処理は、ＣＨ４、Ｎ２、Ｏ２、及びフッ素リッチ前駆体からなる群から選択された前駆体を用いるプラズマベースのエッチング処理である。
［０００８］ 更に別の実装では、基板処理方法が提示される。この方法は、基板の上に配置された一又は複数の酸化物及び窒化物含有材料層の上に炭素質のハードマスクを堆積すること、及び、炭素質ハードマスクの上にケイ素含有誘電体ハードマスクを堆積することを含む。第１のエッチング処理は、炭素質ハードマスクとケイ素含有誘電体ハードマスクをエッチングするために実施され、また、炭窒化ホウ素ハードマスクは、一又は複数の酸化物及び窒化物含有材料層、炭素質ハードマスク、及びケイ素含有誘電体ハードマスクの上に共形に堆積される。第２のエッチング処理は、一又は複数の酸化物及び窒化物含有材料層をエッチングして、一又は複数の酸化物及び窒化物含有材料層にチャネルを形成するために実施され、また、第２のエッチング処理は、ＣＨ４、Ｎ２、Ｏ２、及びフッ素リッチ前駆体からなる群から選択された前駆体を用いるプラズマベースのエッチング処理である。
［０００９］ 本開示の上述の特徴を詳細に理解しうるように、上記で簡単に要約された本開示のより具体的な説明が、実装を参照することによって得られ、一部の実装は、付随する図面に例示されている。しかし、添付図面は例示的な実装のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実装も許容されうることに留意されたい。
本書に記載の実装により、その上に形成された様々な材料を有する基板の一部の概略断面図を示す。 本書に記載の実装により、第１のエッチング処理後の基板の一部の概略断面図を示す。 本書に記載の実装により、共形に堆積後の基板の一部の概略断面図を示す。 本書に記載の実装により、第２のエッチング処理後の基板の一部の概略断面図を示す。
［００１４］ 理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。１つの実装の要素及び特徴は、更なる記述がなくとも、他の実装に有益に組み込まれることがあると想定されている。
［００１５］ 本開示の実装は、基板のパターニング及びエッチングのためのハードマスク材料及び方法の改良に関する。高度なデバイス構造を可能にするため、パターニング及びエッチング処理の組み合わせでは、複数のハードマスクが利用されうる。一実装では、様々な材料層がその上に配置された基板の上に、第１のハードマスクと第２のハードマスクが配置される。第２のハードマスクは、第１のエッチング処理中に第１のハードマスクをパターニングするために利用されうる。第３のハードマスクは第１及び第２のハードマスクの上に配置され、材料層にチャネルを形成するため、第２のエッチング処理が利用されうる。
［００１６］ 図１は、本書に記載の実装により、その上に形成された様々な材料を有する基板１０２の一部の概略断面図である。基板１０２は一般的に、その上に様々な材料が堆積、或いは形成される下位層とみなされうる。基板１０２の好適な実施例には、用途に応じて、シリコン基板、シリコン・オン・インシュレータ（ＳＯＩ）基板、炭素がドープされた酸化ケイ素、窒化ケイ素、炭化ケイ素、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア、並びに金属、金属窒化物、金属炭化物、金属合金などの他の任意の材料、及びその他の導電材料などが含まれる。材料層１０４は基板１０２上に堆積されうる。材料層１０４は、一又は複数の第１の材料層１０６、及び一又は複数の第２の材料層１０８を含みうる。第１の材料層１０６及び第２の材料層１０８は、積み重ねられた層（層スタック）を形成するため、交互配置で堆積されうる。第１の材料層１０６及び第２の材料層１０８は、酸化ケイ素材料及び窒化ケイ素材料など、様々な酸化物及び窒化物材料から形成されうる。一実装では、第１の材料層１０６は窒化ケイ素材料であってよく、第２の材料層１０８は酸化ケイ素材料であってよい。別の実装では、第１の材料層１０６は酸化ケイ素材料であってよく、第２の材料層１０８は窒化ケイ素材料であってよい。
［００１７］ 材料層１０４は一般的に、３次元（３Ｄ）ＮＡＮＤデバイスの形成に適した配置にある材料から製造される。一実装では、材料層１０４は、約２４を超える材料層、約３２を超える材料層、約４８を超える材料層、約５４を超える材料層、或いは約６４を超える材料層を含みうる。ある実装では、本書に提示された開示は、約４８を超える材料層を有する高度な３Ｄ ＮＡＮＤデバイスに対して実装されうる。
［００１８］ 第１のハードマスク１１０は、材料層１０４の上に堆積されうる。第１のハードマスク１１０は、様々なプラズマベースのエッチング処理によるエッチングに適した炭素質材料を含みうる。第１のハードマスク１１０への利用に適した材料には、カリフォルニア州サンタクララのアプライドマテリアルズ社から、Ａｄｖａｎｃｅｄ Ｐａｔｔｅｒｎｉｎｇ Ｆｉｌｍ（ＡＰＦ）という商標名で入手可能なドープされた又はドープされていないアモルファスカーボン材料が含まれる。第１のハードマスク１１０の厚さ１１４は、約１μｍと約２μｍの間、例えば、１．５μｍであってよい。しかしながら、厚さ１１４は、下位材料層１０４と共に、所望のエッチング及びパターニングの特性に依存しうることが想定されている。例えば、第１のハードマスク１１０は、第１のハードマスク１１０及び／又は材料層１０４の適切な構造一体性を維持する一方で、材料層１０４のその後のエッチングに用いられる処理の化学的性質及び条件に対する材料の抵抗力によって決まる厚さで形成又は堆積されうる。
［００１９］ 第２のハードマスク１１２は、第１のハードマスク１１０の上に堆積されうる。第２のハードマスク１１２は誘電体材料であってよく、約２０μｍから約２００μｍの間、例えば、約５０μｍから約１００μｍの間、約８０μｍなどの厚さ１１６を有しうる。第１のハードマスク１１０と同様に、第２のハードマスク１１２の厚さ１１６は、その後のエッチング処理中の所望の性能に応じて選択されうる。一実装では、第２のハードマスク１１２は、誘電体反射防止被覆（ＤＡＲＣ）として機能し、及び／又はスピンオン技術によって適用されるその後の有機膜の接着を改善することがあり、そうでない場合には第１のハードマスク１１０に十分に接着しないことがある。第２のハードマスク１１２は単一の膜、或いは少なくともシリコン材料から構成される複数層の膜になりうる。第２のハードマスク１１２はまた、窒素及び／又は酸素を含み、二酸化ケイ素材料、窒化ケイ素材料、又は酸窒化ケイ素材料を形成しうる。第２のハードマスク１１２の組成及び厚さは、デバイス特徴のフォトリソグラフィックパターニング中に使用される所望の波長に対して、最小限の反射と高いコントラストをもたらすように調整されうる。
［００２０］ フォトレジスト層１１８は第２のハードマスク１１２上に配置されうる。フォトレジスト層１１８は、あらかじめパターニングされたものとして示されている。適切なパターニング技術には、基板１０２の上に形成されるデバイス特徴の所望のピッチ及びＣＤに応じて、１９３ｎｍフォトリソグラフィ、１９３ｎｍ液浸リソグラフィ、及び極紫外線（ＥＵＶ）リソグラフィが含まれる。自己整合ダブルパターニング（ＳＡＤＰ）などのダブルパターニング処理、及び自己整合四重パターニング（ＳＡＱＰ）処理が、フォトレジスト層１１８のパターニングに利用されうることも想定されている。フォトレジスト層１１８に利用されうる適切な材料には、ポリマーなど、とりわけ有機ポリマーなどが含まれる。
［００２１］ 図２は、本書に記載の実施形態による、第１のエッチング処理後の基板の一部の概略断面図を示す。あらかじめパターニングされたフォトレジスト層１１８は一般的に、第１のエッチング処理で利用されるパターンを提供する。図示した実装では、第１のエッチング処理は、第１のハードマスク１１０の隣接部分の間に凹部２０２を形成するため、第２のハードマスク１１２と第１のハードマスク１１０をエッチングしうる。第１のエッチング処理は、第１のハードマスク１１０及び第２のハードマスク１１２のエッチングに適した化学的性質を用いるプラズマエッチング処理であってもよい。例えば、任意の既知のＣｘＨｙＦｚなど（例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨＦ３など）のフッ化炭素前駆体、及び／又は任意の既知のＣｘＦｙ（例えば、ＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８など）は、第１のハードマスク１１０と第２のハードマスク１１２の一部を取り除いて凹部２０２を形成するため、エネルギー供給されてプラズマになりうる。Ｎ２などのキャリアガス又は不活性ガスはまた、プラズマの形成中に供給されうる。
［００２２］ プラズマは、所望のプラズマ特性及びハードウェア実装に応じて、誘導結合プラズマ技術、容量結合プラズマ技術、及び／又は遠隔プラズマ技術によって形成されうる。一般的に、前駆体は、約５０ＭＨｚ以下、例えば、約１３．５６ＭＨｚの周波数を有する低周波数バイアス電力ＲＦジェネレータによって、エネルギー供給されうる。第１のエッチング処理は時間依存性があってよく、凹部に対して十分な時間だけ実施されてよく、材料層１０４を曝露することが想定されている。
［００２３］ 図３は、本書に記載の実装により、第３のハードマスク３０２を共形に堆積した後の基板１０２の一部の概略断面図を示している。ある実装では、第３のハードマスク３０２は、約９８％を超える共形性で堆積されうる。本書で使用されているように、「共形の（ｃｏｎｆｏｒｍａｌ）」、又は「共形に（ｃｏｎｆｏｒｍａｌｌｙ）」という用語は、膜の平均的な厚みに対して１％未満の変動を有する厚みで露出面に付着して、その面を均一に覆う層のことを指す。例えば、１０００Åの厚さの膜は、厚さにおいて１０Å未満の変動を有することになる。この厚み及び変動は、凹部の端部、角部、側部、及び底部を含む。
［００２４］ ある実装では、第３のハードマスク３０２の厚さ３０４は、約５ｎｍから約１５ｎｍの間、例えば、約１０ｎｍになりうる。第３のハードマスク３０２の共形性により、第３のハードマスク３０２は、第２のハードマスク１１２、第１のハードマスク１１０、及び材料層１０４など、様々な材料の上に堆積されうる。凹部２０２によって画定され、結果として得られる第１及び第２のハードマスク特徴のＣＤ３０６は、約２０ｎｍから約１００ｎｍの間、例えば、約５０ｎｍから約８０ｎｍの間になりうる。したがって、ＣＤの低減は、第３のハードマスク３０２を第１のハードマスク１１０及び第２のハードマスク１１２と組み合わせて利用することによって実現されうる。
［００２５］ 第３のハードマスク３０２は、ある実装では、ホウ素がドープされたアモルファスカーボン材料であってもよい。本書で利用されているように、ホウ素がドープされた炭素質材料は、少なくとも１重量％のホウ素と少なくとも２０重量％の炭素からなる材料を含む。このクラスの材料に含まれているのはホウ素リッチアモルファスカーボンで、典型的には、約２５重量％を超えるホウ素と約５０重量％を超える炭素からなる。
［００２６］ 第３のハードマスク３０２は、スプレーオン／スピンオンの方法、熱堆積処理（ＣＶＤ）、又はプラズマ化学気相堆積処理（ＰＥＣＶＤ）で形成されうる。一実装では、第３のハードマスク３０２は、典型的な熱分解炭素、黒鉛炭素、及びダイヤモンド状炭素のハイブリッドである膜特性を決定するｓｐ１、ｓｐ２、及びｓｐ３結合状態を有する、少なくとも５０重量％の炭素からなる炭素材料を形成するため、ＣＶＤ又はＰＥＣＶＤのどちらかで堆積される。ある実装では、第３のハードマスク３０２は、メタン、プロピレン、プロピン、プロパン、ブタン、ブチレン、ブタジエン、アセチレン、トルエン、及びジボランなどのホウ素源とこれらの混合物などの、炭化水素前駆体を用いて、ＰＥＣＶＤ処理で形成されうる。第３のハードマスク３０２はまた、ある実装では、窒素又は他の添加物を含みうる。典型的な第３のハードマスク材料は、Ａｄｖａｎｃｅｄ Ｐａｔｔｅｒｎｉｎｇ Ｆｉｌｍ（ＡＰＦ）という商標名で、より具体的には、ホウ素がドープされたＡＰＦｃという名称の一連のＡＰＦ類の材料として、カリフォルニア州サンタクララのアプライドマテリアルズ社から市販されている。
［００２７］ 第３のハードマスク３０２が窒素を含む実装では、材料は炭窒化ホウ素材料と称されることもある。本書で使用されているように、「炭窒化ホウ素」という用語はホウ素、炭素及び窒素を含む膜を意味する。幾つかの実装では、炭窒化ホウ素膜は基本的にホウ素、炭素及び窒素からなり、ホウ素、炭素及び窒素が、原子百分率で膜の少なくとも８０％を構成することを意味する。幾つかの実装では、炭窒化ホウ素膜は基本的にホウ素、炭素、窒素、及びオプションにより水素原子からなる。
［００２８］ 一実施例では、炭窒化ホウ素材料は、ジメチルアミンボラン［（ＣＨ３）２ＮＨ・ＢＨ３］（ＤＭＡＢ）前駆体を用いた熱ＣＶＤ処理によって堆積されうる。ＤＭＡＢは、蒸気圧を高めるため温缶内で加熱されてよく、また、超高純度（ＵＨＰ）Ａｒキャリアガスを用いて処理チャンバに供給されてもよい。温缶の温度は室温から約１５０oＣの範囲で変動しうる。Ａｒキャリアガスの流量は、約１００ｓｃｃｍから約２００００ｓｃｃｍの範囲で変動しうる。炭窒化ホウ素膜の元素組成を制御するため、ＮＨ３、Ｈ２、Ｃ３Ｈ６共反応体ガスはＣＶＤチャンバに供給されうる。チャンバ温度は、約３００oＣから約５５０oＣの範囲で変動しうる。処理チャンバ圧力は、約１００ｍＴｏｒｒから約１００Ｔｏｒｒの範囲で変動しうる。第３のハードマスク３０２の堆積に適した処理チャンバの例は、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能なＰＲＯＤＵＣＥＲ（登録商標）処理装置群である。しかしながら、他の製造業者のＡＰＦ膜堆積用に構成された他のチャンバも、第３のハードマスク３０２を共形に堆積するように利用されうることが想定されている。
［００２９］ 図４は、本書に記載の実装により、第２のエッチング処理を実施した後の基板１０２の一部の概略断面図を示している。一般的に、第２のエッチングは、層１０４内にチャネル４０２を形成するため、材料層１０４をエッチングするように構成されている。第２のハードマスク１１２及び第３のハードマスク３０２はまた、第２のエッチング処理中又は処理後に除去されうる。第２のエッチング処理中の材料エッチング選択性の改良はまた、第１のハードマスク１１０と組み合わせて第３のハードマスク３０２を利用することによって実現されうる。ハードマスク除去特性はまた、互いに組み合わせてハードマスクを利用することによって維持されうると考えられている。
［００３０］ 例えば、高度で特徴的な積層のために、チャネル４０２の垂直プロファイルは、第３のハードマスク３０２のエッチング速度と比較した場合の材料層１０４のエッチング速度により改良されうる。ある実装では、材料層１０４のエッチング速度は、第３のハードマスク３０２のエッチング速度よりも約３．５倍から約４．０倍大きくなりうることが想定されている。したがって、第３のハードマスク３０２が除去されると、チャネル４０２の適切な深さと垂直プロファイルが実現されうる。
［００３１］ 第２のエッチング処理は、ＣＨ４／Ｎ２／Ｏ２前駆体とＣＨＦ、ＣＦ４、ＳＦ６、Ｃ２Ｆ６などのフッ素リッチ前駆体との組み合わせによるプラズマベースエッチング処理であってよい。フッ素リッチソースの追加は、第３のハードマスク３０２でのホウ素の除去を促進し、一方、ＣＨ４前駆体（及び、ある程度のフッ化炭素前駆体）は主に、材料層１０４の酸化物／窒化物材料の除去を促進しうる。Ｎ２及びＯ２前駆体はまた、その後のアッシュ処理が不要になるように、第３のハードマスク３０２のアッシュ処理を促進しうる。言い換えるならば、第３のハードマスク３０２（及び第２のハードマスク１１２）のアッシュ処理は、材料層１０４内にチャネル４０２を形成する第２のエッチング処理中に、インシトゥ（その場）で実施されうる。第２のエッチング処理の実施に適した装置には、ＥＮＡＢＬＥＲ（登録商標）エッチングチャンバ、ＡｄｖａｎｔＥｄｇｅ Ｇ３エッチングチャンバ、及びＣ３エッチングチャンバがあり、これらはすべてカリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。他の製造業者の他の適切に構成されたチャンバも、本書に記載の第２のエッチング処理を実施するために利用されうることが想定されている。
［００３２］ 要約すると、パターニング処理は、第２のハードマスク１１２をパターニングするために利用され、第１のエッチング処理は、第１のハードマスク１１０及び第２のハードマスク１１２のうちの一方、又は両方をエッチングするために利用されうる。第１のエッチング処理中に第１のハードマスク１１０に凹部２０２を形成した後、第３のハードマスク３０２は、材料層１０４、第１のハードマスク１１０、及び第２のハードマスク１１２の上に共形に堆積されうる。第２のエッチング処理は次いで、材料層１０４にチャネル４０２を形成するため、及び、基板１０２から第２のハードマスク１１２及び第３のハードマスク３０２を除去するために、実施されうる。したがって、ＣＤ及び垂直プロファイルなどのチャネル特性、並びに、選択性などのエッチング特性の改良は、本書に記載の実装を利用することによって実現されうる。
［００３３］ 以上の記述は本開示の実装を対象としているが、本開示の基本的な範囲から逸脱することなく本開示の他の実装及び更なる実装が考案されてよく、本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (19)

  1. 基板上に配置された一又は複数の材料層の上に堆積された第１のハードマスク及び第２のハードマスクをエッチングすることと、
    エッチングされた前記第１のハードマスク、エッチングされた前記第２のハードマスク、及び前記一又は複数の材料層の上に、ホウ素がドープされた炭素質ハードマスクを共形に堆積することであって、前記ホウ素がドープされた炭素質ハードマスクは約２５重量％を超えるホウ素と約５０重量％を超える炭素を含む、炭素質ハードマスクを共形に堆積することと、
    前記ホウ素がドープされた炭素質ハードマスクの中の開口を通して前記一又は複数の材料層をエッチングすることと、
    を含む基板処理方法。
  2. 前記一又は複数の材料層は、窒化ケイ素材料及び酸化ケイ素材料を含む、請求項１に記載の方法。
  3. 前記窒化ケイ素材料及び前記酸化ケイ素材料は、積み重ねられた層を形成するため、交互の層に堆積される、請求項２に記載の方法。
  4. 前記積み重ねられた層は、約４８を超える材料層を有する、請求項３に記載の方法。
  5. 前記第１のハードマスクは、炭素含有材料であり、前記一又は複数の材料層の上に接触して堆積される、請求項１に記載の方法。
  6. 前記第１のハードマスクは、約１μｍから約２μｍまでの厚さに堆積される、請求項５に記載の方法。
  7. 前記第２のハードマスクは、誘電体材料であり、前記第１のハードマスクの上に接触して堆積される、請求項５に記載の方法。
  8. 前記誘電体材料は、ケイ素含有材料である、請求項７に記載の方法。
  9. 前記ケイ素含有材料は、二酸化ケイ素材料、窒化ケイ素材料、酸窒化ケイ素材料、或いはこれらの組み合わせである、請求項８に記載の方法。
  10. 前記第２のハードマスクは、約５０μｍから２００μｍまでの厚さに堆積される、請求項７に記載の方法。
  11. 前記第１のハードマスク及び前記第２のハードマスクをエッチングするために第１のエッチング処理を行うことは、フッ化炭素前駆体を用いたプラズマエッチング処理である、請求項７に記載の方法。
  12. 前記ホウ素がドープされた炭素質ハードマスクは、約５ｎｍから約１５ｎｍまでの厚さを有する、請求項７に記載の方法。
  13. 前記ホウ素がドープされた炭素質ハードマスクは、窒素をふくむ炭窒化ホウ素材料である、請求項１に記載の方法。
  14. 前記炭窒化ホウ素材料の少なくとも約８０原子％は、ホウ素、炭素及び窒素から形成される、請求項１３に記載の方法。
  15. 前記炭窒化ホウ素材料は、前駆体としてジメチルアミンボランを用いた熱ＣＶＤ処理によって堆積される、請求項１４に記載の方法。
  16. 基板上に第１のハードマスクを堆積することと、
    前記第１のハードマスク上に第２のハードマスクを堆積することと、
    前記第１のハードマスク及び前記第２のハードマスクをエッチングするために第１のエッチング処理を行うことと、
    前記第１のハードマスク及び前記第２のハードマスクの上に、約２５重量％を超えるホウ素と約５０重量％を超える炭素を含む炭窒化ホウ素ハードマスクを堆積することと、
    前記炭窒化ホウ素ハードマスクの中の開口を通して前記基板をエッチングすることと、
    を含む、基板処理方法。
  17. 前記炭窒化ホウ素ハードマスクは、前記第１のハードマスク及び前記第２のハードマスクの上に共形に堆積される、請求項１６に記載の方法。
  18. 基板上に配置された一又は複数の酸化物及び窒化物含有材料層の上に炭素質ハードマスクを堆積することと、
    前記炭素質ハードマスク上にケイ素含有誘電体ハードマスクを堆積することと、
    前記一又は複数の酸化物及び窒化物含有材料層、前記炭素質ハードマスク、及び前記ケイ素含有誘電体ハードマスクの上に、炭窒化ホウ素ハードマスクを堆積することであって、約２５重量％を超えるホウ素と約５０重量％を超える炭素を含む前記炭窒化ホウ素ハードマスクを堆積することと、
    前記炭窒化ホウ素ハードマスクの中の開口を通して前記一又は複数の酸化物及び窒化物含有材料層をエッチングすることと、
    を含む、基板処理方法。
  19. 前記炭窒化ホウ素ハードマスクの少なくとも約８０原子％は、ホウ素、炭素及び窒素から形成されている、請求項１８に記載の方法。
JP2021108321A 2016-01-20 2021-06-30 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク Active JP7266068B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662281046P 2016-01-20 2016-01-20
US62/281,046 2016-01-20
JP2018537462A JP6907217B2 (ja) 2016-01-20 2017-01-04 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018537462A Division JP6907217B2 (ja) 2016-01-20 2017-01-04 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク

Publications (2)

Publication Number Publication Date
JP2021177557A JP2021177557A (ja) 2021-11-11
JP7266068B2 true JP7266068B2 (ja) 2023-04-27

Family

ID=59313885

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018537462A Active JP6907217B2 (ja) 2016-01-20 2017-01-04 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
JP2021108321A Active JP7266068B2 (ja) 2016-01-20 2021-06-30 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018537462A Active JP6907217B2 (ja) 2016-01-20 2017-01-04 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク

Country Status (6)

Country Link
US (2) US9991118B2 (ja)
JP (2) JP6907217B2 (ja)
KR (1) KR20180097763A (ja)
CN (2) CN108475640B (ja)
TW (1) TWI726034B (ja)
WO (1) WO2017127233A1 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10790140B2 (en) * 2017-02-14 2020-09-29 Applied Materials, Inc. High deposition rate and high quality nitride
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10283324B1 (en) * 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
CN112041480A (zh) * 2018-04-10 2020-12-04 应用材料公司 解决在高温非晶碳沉积的厚膜沉积期间的自发电弧
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US11437238B2 (en) 2018-07-09 2022-09-06 Applied Materials, Inc. Patterning scheme to improve EUV resist and hard mask selectivity
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
CN109545790B (zh) * 2018-11-02 2021-08-31 长江存储科技有限责任公司 三维存储器的沟道孔的形成方法
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
KR20200143605A (ko) 2019-06-14 2020-12-24 삼성전자주식회사 열분해막을 이용한 반도체 소자의 제조 방법, 반도체 제조 장비 및 이를 이용하여 제조된 반도체 소자
CN112437973A (zh) * 2019-06-26 2021-03-02 株式会社日立高新技术 等离子处理方法
US11384428B2 (en) * 2019-07-19 2022-07-12 Applied Materials, Inc. Carbon layer covered mask in 3D applications
US11276573B2 (en) * 2019-12-04 2022-03-15 Applied Materials, Inc. Methods of forming high boron-content hard mask materials
JP7370943B2 (ja) * 2020-07-15 2023-10-30 Hoya株式会社 マスクブランク、転写用マスクの製造方法及び半導体デバイスの製造方法
JP7453874B2 (ja) * 2020-07-30 2024-03-21 芝浦メカトロニクス株式会社 基板処理方法、および基板処理装置
US20220102200A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning material including carbon-containing layer and method for semiconductor device fabrication
US11715640B2 (en) * 2020-09-30 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning material including silicon-containing layer and method for semiconductor device fabrication
US11830729B2 (en) * 2021-01-08 2023-11-28 Applied Materials, Inc. Low-k boron carbonitride films
US20240014039A1 (en) * 2022-07-11 2024-01-11 Applied Materials, Inc. Carbon hardmask opening using boron nitride mask

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050136675A1 (en) 2003-12-19 2005-06-23 Sukesh Sandhu Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus
JP2007507091A (ja) 2003-08-22 2007-03-22 マイクロン・テクノロジー・インコーポレーテッド マスキング方法
US20130164922A1 (en) 2011-12-27 2013-06-27 Samsung Electronics Co., Ltd. Methods of manufacturing a semiconductor device
JP2013540359A (ja) 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
WO2014069559A1 (ja) 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20140213059A1 (en) 2013-01-31 2014-07-31 Kenny Linh Doan Boron-doped carbon-based hardmask etch processing

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11350110A (ja) * 1998-06-11 1999-12-21 Mitsubishi Heavy Ind Ltd 炭窒化ホウ素膜の製造方法
WO2001043176A1 (en) * 1999-12-08 2001-06-14 Samsung Electronics Co., Ltd. Semiconductor device having a self-aligned contact structure and methods of forming the same
US6774033B1 (en) 2002-11-04 2004-08-10 Cypress Semiconductor Corporation Metal stack for local interconnect layer
US7144803B2 (en) * 2003-04-17 2006-12-05 Semiconductor Research Corporation Methods of forming boron carbo-nitride layers for integrated circuit devices
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
JP2005019054A (ja) * 2003-06-24 2005-01-20 Sony Corp 薄膜デバイス、薄膜デバイスの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
KR100801315B1 (ko) * 2006-09-29 2008-02-05 주식회사 하이닉스반도체 돌기형트랜지스터가 구비된 반도체소자의 제조 방법
TWI455203B (zh) * 2007-05-03 2014-10-01 Lam Res Corp 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
US7615447B2 (en) 2007-12-19 2009-11-10 Sandisk Corporation Composite charge storage structure formation in non-volatile memory using etch stop technologies
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8105465B2 (en) * 2008-10-14 2012-01-31 Applied Materials, Inc. Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)
CN101800174A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法
US8778207B2 (en) * 2011-10-27 2014-07-15 Applied Materials, Inc. Plasma etch processes for boron-doped carbonaceous mask layers
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
US9296922B2 (en) * 2013-08-30 2016-03-29 Az Electronic Materials (Luxembourg) S.A.R.L. Stable metal compounds as hardmasks and filling materials, their compositions and methods of use
US20150118832A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Methods for patterning a hardmask layer for an ion implantation process
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
JP6200849B2 (ja) * 2014-04-25 2017-09-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびドライエッチング方法
KR102171265B1 (ko) 2014-07-08 2020-10-28 삼성전자 주식회사 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법
US10246772B2 (en) 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007507091A (ja) 2003-08-22 2007-03-22 マイクロン・テクノロジー・インコーポレーテッド マスキング方法
US20050136675A1 (en) 2003-12-19 2005-06-23 Sukesh Sandhu Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus
JP2013540359A (ja) 2010-10-05 2013-10-31 アプライド マテリアルズ インコーポレイテッド 超高選択性ドープアモルファスカーボン剥離性ハードマスクの開発および集積
US20130164922A1 (en) 2011-12-27 2013-06-27 Samsung Electronics Co., Ltd. Methods of manufacturing a semiconductor device
WO2014069559A1 (ja) 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20140213059A1 (en) 2013-01-31 2014-07-31 Kenny Linh Doan Boron-doped carbon-based hardmask etch processing

Also Published As

Publication number Publication date
TWI726034B (zh) 2021-05-01
JP2021177557A (ja) 2021-11-11
KR20180097763A (ko) 2018-08-31
TW201736947A (zh) 2017-10-16
WO2017127233A1 (en) 2017-07-27
US20170207088A1 (en) 2017-07-20
CN108475640A (zh) 2018-08-31
JP6907217B2 (ja) 2021-07-21
CN116631865A (zh) 2023-08-22
JP2019503082A (ja) 2019-01-31
US10410864B2 (en) 2019-09-10
CN108475640B (zh) 2023-06-06
US9991118B2 (en) 2018-06-05
US20180277370A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP7266068B2 (ja) 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
US10236182B2 (en) Conformal amorphous carbon for spacer and spacer protection applications
US10954129B2 (en) Diamond-like carbon as mandrel
CN109643639B (zh) 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
TWI781368B (zh) 處理基板的方法
TWI671795B (zh) 利用共形碳薄膜減低臨界尺寸之方法
US10453751B2 (en) Tone inversion method and structure for selective contact via patterning
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
US11495454B2 (en) Deposition of low-stress boron-containing layers
KR20240011725A (ko) 탄소-함유 재료의 순환 플라즈마 에칭

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230417

R150 Certificate of patent or registration of utility model

Ref document number: 7266068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150