CN103779211B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103779211B CN103779211B CN201210396670.0A CN201210396670A CN103779211B CN 103779211 B CN103779211 B CN 103779211B CN 201210396670 A CN201210396670 A CN 201210396670A CN 103779211 B CN103779211 B CN 103779211B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- layer
- sides
- grid structure
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 141
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000010276 construction Methods 0.000 claims description 23
- 229910052914 metal silicate Inorganic materials 0.000 claims description 13
- 239000000470 constituent Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical compound [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 2
- 238000002955 isolation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成由栅极介电层、栅极材料层和硬掩膜层自下而上堆叠而成的叠层结构；蚀刻所述叠层结构，以在所述半导体衬底上形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；在所述栅极结构顶部的两侧或中部形成凹槽；形成自对准金属硅化物。根据本发明，通过在所述栅极结构顶部的两侧或中部形成凹槽来增大所述栅极结构的表面积，进而减小栅极电阻。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种减小栅极电阻的方法。
背景技术
在金属-氧化物-半导体制造工艺中，自对准金属硅化物的形成用于减小CMOS器件的栅极电阻，进而提升器件的运行速度。
现有的自对准金属硅化物的形成工艺包括如下步骤：首先，提供半导体衬底，在所述半导体衬底中形成隔离结构和各种阱结构；接着，在所述半导体衬底上形成栅极结构、栅极结构两侧的侧壁结构以及以所述侧壁结构为掩膜，在所述侧壁结构两侧的半导体衬底中形成源/漏区；最后，在所述源/漏区上以及所述栅极结构的顶部形成自对准金属硅化物。
随着半导体器件尺寸的不断缩小，半导体器件的栅极的尺寸也随之不断缩减，最为显著的变化是栅极的长度的缩减，从而导致栅极电阻（诸如栅极薄层电阻）的增大，造成器件性能的下降。与此同时，在不增加栅极长度的前提下增大栅极的表面积可以有效地减小栅极的薄层电阻。
因此，需要提出一种改变半导体器件栅极的表面形状的方法来增大栅极的表面积，进而减小栅极电阻。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成由栅极介电层、栅极材料层和硬掩膜层自下而上堆叠而成的叠层结构；蚀刻所述叠层结构，以在所述半导体衬底上形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；在所述栅极结构顶部的两侧或中部形成凹槽；形成自对准金属硅化物。
进一步，所述栅极介电层的构成材料包括氧化物。
进一步，所述栅极材料层的构成材料包括多晶硅。
进一步，所述硬掩膜层的构成材料包括氮化物。
进一步，所述叠层结构的蚀刻过程包括以下步骤：在所述叠层结构上形成图案化的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层遮蔽的叠层结构；采用灰化工艺去除所述光刻胶层。
进一步，所述栅极结构由依次层叠的所述栅极介电层和所述栅极材料层构成。
进一步，采用共形沉积工艺形成所述侧壁材料层。
进一步，所述侧壁材料层由氮化物层、氧化物层或者二者组成的层叠结构构成。
进一步，所述氮化物包括硼氮、掺杂碳的氮化硅或者掺杂氧的氮化硅。
进一步，所述氧化物包括二氧化硅。
进一步，所述牺牲层间介质层的形成过程包括以下步骤：在所述半导体衬底上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述硬掩膜层的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述硬掩膜层及两侧的侧壁。
进一步，在所述栅极结构顶部的中部形成凹槽包括以下步骤：去除所述硬掩膜层，并部分蚀刻所述栅极材料层；去除所述硬掩膜层两侧的侧壁和所述牺牲层间介质层。
进一步，在所述栅极结构顶部的两侧形成凹槽包括以下步骤：去除所述硬掩膜层两侧的侧壁；部分蚀刻所述栅极材料层；去除所述硬掩膜层；去除所述牺牲层间介质层。
根据本发明，通过在所述栅极结构顶部的两侧或中部形成凹槽来增大所述栅极结构的表面积，进而减小栅极电阻。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1H为本发明提出的减小栅极电阻的方法的实施例1的各步骤的示意性剖面图；
图2A-图2J为本发明提出的减小栅极电阻的方法的实施例2的各步骤的示意性剖面图；
图3为本发明提出的减小栅极电阻的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的减小栅极电阻的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1H来描述本发明提出的减小栅极电阻的方法的实施例1的详细步骤。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构101，所述隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
接下来，在所述半导体衬底100上形成由栅极介电层102、栅极材料层103和硬掩膜层104自下而上堆叠而成的叠层结构。所述栅极介电层102的构成材料可包括氧化物，如二氧化硅（SiO2）；所述栅极材料层103的构成材料可包括多晶硅；所述硬掩膜层104的构成材料可包括氮化物。形成所述栅极介电层102、所述栅极材料层103和所述硬掩膜层104的工艺可以采用本领域技术人员所熟习的各种适宜的技术，例如化学气相沉积工艺或物理气相沉积工艺。
接着，如图1B所示，蚀刻所述叠层结构，以在所述半导体衬底100上形成栅极结构。所述蚀刻过程包括以下步骤：在所述叠层结构上形成图案化的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层遮蔽的叠层结构；采用灰化工艺去除所述光刻胶层。
接着，如图1C所示，回蚀刻所述硬掩膜层104，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层。
接着，如图1D所示，采用共形沉积工艺形成围绕所述栅极结构和所述经过回蚀刻的硬掩膜层104的侧壁材料层105。所述侧壁材料层105由氮化物层、氧化物层或者二者组成的层叠结构构成，其中，所述氮化物包括硼氮（BN）、掺杂碳的氮化硅（SiCN）或者掺杂氧的氮化硅（SiON），所述氧化物包括二氧化硅（SiO2）。
接着，如图1E所示，蚀刻所述侧壁材料层105，以在所述经过回蚀刻的硬掩膜层104的两侧以及所述栅极结构的两侧形成侧壁105’。
接着，如图1F所示，在位于所述栅极结构两侧的侧壁105’的两侧形成牺牲层间介质层106，所述形成过程包括以下步骤：在所述半导体衬底100上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述硬掩膜层104的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述硬掩膜层104及两侧的侧壁105’。
接着，如图1G所示，去除所述硬掩膜层104，并部分蚀刻所述栅极材料层103，以在所述栅极结构顶部的中部形成凹槽107。
接着，如图1H所示，去除所述硬掩膜层104两侧的侧壁105’和所述牺牲层间介质层106。然后，在所述栅极结构上形成自对准金属硅化物（图中未示出），在形成所述自对准金属硅化物之前，执行一离子注入，以在所述栅极结构两侧的半导体衬底中形成源/漏区（图中未示出）。需要说明的是，在所述栅极结构上形成自对准金属硅化物之后，形成所述源/漏区上的自对准金属硅化物，以在所述栅极结构上和所述源/漏区上形成具有不同厚度的自对准金属硅化物。
下面，参照图2A-图2J来描述本发明提出的减小栅极电阻的方法的实施例2的详细步骤。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。
接下来，在所述半导体衬底200上形成由栅极介电层202、栅极材料层203和硬掩膜层204自下而上堆叠而成的叠层结构。所述栅极介电层202的构成材料可包括氧化物，如二氧化硅（SiO2）；所述栅极材料层203的构成材料可包括多晶硅；所述硬掩膜层204的构成材料可包括氮化物。形成所述栅极介电层202、所述栅极材料层203和所述硬掩膜层204的工艺可以采用本领域技术人员所熟习的各种适宜的技术，例如化学气相沉积工艺或物理气相沉积工艺。
接着，如图2B所示，蚀刻所述叠层结构，以在所述半导体衬底200上形成栅极结构。所述蚀刻过程包括以下步骤：在所述叠层结构上形成图案化的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层遮蔽的叠层结构；采用灰化工艺去除所述光刻胶层。
接着，如图2C所示，回蚀刻所述硬掩膜层204，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层。
接着，如图2D所示，采用共形沉积工艺形成围绕所述栅极结构和所述经过回蚀刻的硬掩膜层204的侧壁材料层205。所述侧壁材料层205由氮化物层、氧化物层或者二者组成的层叠结构构成，其中，所述氮化物包括硼氮（BN）、掺杂碳的氮化硅（SiCN）或者掺杂氧的氮化硅（SiON），所述氧化物包括二氧化硅（SiO2）。
接着，如图2E所示，蚀刻所述侧壁材料层205，以在所述经过回蚀刻的硬掩膜层204的两侧以及所述栅极结构的两侧形成侧壁205’。
接着，如图2F所示，在位于所述栅极结构两侧的侧壁205’的两侧形成牺牲层间介质层206，所述形成过程包括以下步骤：在所述半导体衬底200上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述硬掩膜层204的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述硬掩膜层204及两侧的侧壁205’。
接着，如图2G所示，去除所述硬掩膜层204两侧的侧壁205’。采用本领域技术人员所熟习的各种适宜的技术实施所述去除过程，例如湿法蚀刻工艺。
接着，如图2H所示，部分蚀刻所述栅极材料层203，以在所述栅极结构顶部的两侧形成凹槽207。采用本领域技术人员所熟习的各种适宜的技术实施所述部分蚀刻过程，例如干法蚀刻工艺。
接着，如图2I所示，去除所述硬掩膜层204。采用本领域技术人员所熟习的各种适宜的技术实施所述去除过程，例如湿法蚀刻工艺。
接着，如图2J所示，去除所述牺牲层间介质层206。采用本领域技术人员所熟习的各种适宜的技术实施所述去除过程，例如湿法蚀刻工艺。然后，在所述栅极结构上形成自对准金属硅化物（图中未示出），在形成所述自对准金属硅化物之前，执行一离子注入，以在所述栅极结构两侧的半导体衬底中形成源/漏区（图中未示出）。需要说明的是，在所述栅极结构上形成自对准金属硅化物之后，形成所述源/漏区上的自对准金属硅化物，以在所述栅极结构上和所述源/漏区上形成具有不同厚度的自对准金属硅化物。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，通过在所述栅极结构顶部的两侧或中部形成凹槽来增大所述栅极结构的表面积，进而减小栅极电阻。
参照图3，其中示出了本发明提出的减小栅极电阻的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上形成由栅极介电层、栅极材料层和硬掩膜层自下而上堆叠而成的叠层结构；
在步骤302中，蚀刻所述叠层结构，以在所述半导体衬底上形成栅极结构；
在步骤303中，回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；
在步骤304中，形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；
在步骤305中，蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；
在步骤306中，在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；
在步骤307中，在所述栅极结构顶部的两侧或中部形成凹槽；
在步骤308中，形成自对准金属硅化物。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成由栅极介电层、栅极材料层和硬掩膜层自下而上堆叠而成的叠层结构；
蚀刻所述叠层结构，以在所述半导体衬底上形成栅极结构；
回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；
形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；
蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；
在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；
在所述栅极结构顶部的两侧或中部形成凹槽，以增大所述栅极结构的表面积，其中，利用经过所述回蚀刻的硬掩膜层的宽度限定在所述栅极结构顶部的中部形成的凹槽的宽度，利用所述回蚀刻去除的硬掩膜层部分的宽度限定在所述栅极结构顶部的两侧形成的凹槽的宽度；
形成自对准金属硅化物。
2.根据权利要求1所述的方法，其特征在于，所述栅极介电层的构成材料包括氧化物。
3.根据权利要求1所述的方法，其特征在于，所述栅极材料层的构成材料包括多晶硅。
4.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的构成材料包括氮化物。
5.根据权利要求1所述的方法，其特征在于，所述叠层结构的蚀刻过程包括以下步骤：在所述叠层结构上形成图案化的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层遮蔽的叠层结构；采用灰化工艺去除所述光刻胶层。
6.根据权利要求1所述的方法，其特征在于，所述栅极结构由依次层叠的所述栅极介电层和所述栅极材料层构成。
7.根据权利要求1所述的方法，其特征在于，采用共形沉积工艺形成所述侧壁材料层。
8.根据权利要求1或7所述的方法，其特征在于，所述侧壁材料层由氮化物层、氧化物层或者二者组成的层叠结构构成。
9.根据权利要求8所述的方法，其特征在于，所述氮化物包括硼氮、掺杂碳的氮化硅或者掺杂氧的氮化硅。
10.根据权利要求8所述的方法，其特征在于，所述氧化物包括二氧化硅。
11.根据权利要求1所述的方法，其特征在于，所述牺牲层间介质层的形成过程包括以下步骤：在所述半导体衬底上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述硬掩膜层的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述硬掩膜层及两侧的侧壁。
12.根据权利要求1所述的方法，其特征在于，在所述栅极结构顶部的中部形成凹槽包括以下步骤：去除所述硬掩膜层，并部分蚀刻所述栅极材料层；去除所述硬掩膜层两侧的侧壁和所述牺牲层间介质层。
13.根据权利要求1所述的方法，其特征在于，在所述栅极结构顶部的两侧形成凹槽包括以下步骤：去除所述硬掩膜层两侧的侧壁；部分蚀刻所述栅极材料层；去除所述硬掩膜层；去除所述牺牲层间介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210396670.0A CN103779211B (zh) | 2012-10-18 | 2012-10-18 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210396670.0A CN103779211B (zh) | 2012-10-18 | 2012-10-18 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103779211A CN103779211A (zh) | 2014-05-07 |
| CN103779211B true CN103779211B (zh) | 2017-02-01 |
Family
ID=50571334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210396670.0A Active CN103779211B (zh) | 2012-10-18 | 2012-10-18 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103779211B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9484202B1 (en) * | 2015-06-03 | 2016-11-01 | Applied Materials, Inc. | Apparatus and methods for spacer deposition and selective removal in an advanced patterning process |
| CN107845634B (zh) * | 2016-09-19 | 2020-04-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN115621319A (zh) | 2017-12-04 | 2023-01-17 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753557A (en) * | 1996-10-07 | 1998-05-19 | Vanguard International Semiconductor Company | Bridge-free self aligned silicide process |
| US6011290A (en) * | 1998-01-20 | 2000-01-04 | Advanced Micro Devices | Short channel length MOSFET transistor |
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
| TW432505B (en) * | 1999-05-03 | 2001-05-01 | United Microelectronics Corp | Manufacturing method of gate |
-
2012
- 2012-10-18 CN CN201210396670.0A patent/CN103779211B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753557A (en) * | 1996-10-07 | 1998-05-19 | Vanguard International Semiconductor Company | Bridge-free self aligned silicide process |
| US6011290A (en) * | 1998-01-20 | 2000-01-04 | Advanced Micro Devices | Short channel length MOSFET transistor |
| TW432505B (en) * | 1999-05-03 | 2001-05-01 | United Microelectronics Corp | Manufacturing method of gate |
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103779211A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101954412B1 (ko) | 분리 병합된 소스/드레인 구조체를 가지는 반도체 디바이스를 제조하는 방법 | |
| US8847295B2 (en) | Structure and method for fabricating fin devices | |
| US7459382B2 (en) | Field effect device with reduced thickness gate | |
| TWI333676B (en) | Method for manufacturing mos transistor utilizing hybrid a hard mask | |
| TW200947608A (en) | FinFETs having dielectric punch-through stoppers | |
| US9299795B2 (en) | Partial sacrificial dummy gate with CMOS device with high-k metal gate | |
| JP2014521229A5 (zh) | ||
| WO2015000205A1 (zh) | 级联堆叠纳米线mos晶体管制作方法 | |
| US20090191688A1 (en) | Shallow Trench Isolation Process Using Two Liners | |
| TWI775731B (zh) | 鰭式場效應電晶體及其製造方法 | |
| CN103187277B (zh) | 一种半导体器件的制造方法 | |
| CN103779211B (zh) | 一种半导体器件的制造方法 | |
| US8269318B2 (en) | MOS device | |
| US20120264267A1 (en) | Method for fabricating mos transistor | |
| CN103855074B (zh) | 一种半导体器件的制造方法 | |
| CN104810389A (zh) | 半导体结构及其制作方法 | |
| CN103151264B (zh) | 一种半导体器件的制造方法 | |
| US20130292779A1 (en) | Semiconductor device and semiconductor device production process | |
| CN107799470A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN103151311B (zh) | 一种半导体器件的制造方法 | |
| CN103579110B (zh) | 一种半导体器件的制造方法 | |
| CN103681467B (zh) | 一种半导体器件的制造方法 | |
| CN103794480B (zh) | 一种半导体器件的制造方法 | |
| CN104517840A (zh) | 一种半导体器件的制造方法 | |
| CN104022038B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |