CN103681467B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103681467B
CN103681467B CN201210356058.0A CN201210356058A CN103681467B CN 103681467 B CN103681467 B CN 103681467B CN 201210356058 A CN201210356058 A CN 201210356058A CN 103681467 B CN103681467 B CN 103681467B
Authority
CN
China
Prior art keywords
layer
gate structure
dielectric layer
contact hole
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210356058.0A
Other languages
English (en)
Other versions
CN103681467A (zh
Inventor
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210356058.0A priority Critical patent/CN103681467B/zh
Publication of CN103681467A publication Critical patent/CN103681467A/zh
Application granted granted Critical
Publication of CN103681467B publication Critical patent/CN103681467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述衬底中的浅沟槽隔离结构上形成有具有侧壁结构的虚拟栅极结构；依次形成氮化硅层和层间介电层，以覆盖所述虚拟栅极结构；执行研磨过程以露出所述虚拟栅极结构的顶部；去除所述虚拟栅极结构，形成金属栅极结构；回蚀刻所述层间介电层，并去除所述氮化硅层；形成接触孔蚀刻停止层，以完全覆盖所述金属栅极结构以及侧壁结构；再次形成另一层间介电层，以覆盖所述接触孔蚀刻停止层；形成接触孔。根据本发明，在形成接触孔时，所述侧壁结构中的氧化物层受到所述接触孔蚀刻停止层的保护，因而所述氧化物层下方的衬底不会被蚀刻，避免由此引发的漏电现象。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成共享接触孔（sharecontact）的方法。
背景技术
在半导体器件制造过程中，共享接触孔的形成是必不可少的步骤。
现有技术形成共享接触孔通常包括以下步骤：首先，如图1A所示，提供半导体衬底100，所述半导体衬底100中形成有浅沟槽隔离(STI)结构101，所述浅沟槽隔离结构101上形成有虚拟栅极结构102，所述虚拟栅极结构102的两侧形成有侧壁结构，所述侧壁结构由氧化物和氮化物构成，或者由氮化物、氧化物和另一氮化物构成，所述侧壁结构一侧的衬底中形成有自对准硅化物103，接下来，在所述半导体衬底100上依次形成接触孔蚀刻停止层104和层间介电层105，以覆盖所述虚拟栅极结构102，然后，执行研磨过程以露出所述虚拟栅极结构102的顶部；接着，如图1B所示，去除所述虚拟栅极结构102，在所述侧壁结构之间形成的栅沟槽中填充金属栅极106；接着，如图1C所示，在所述半导体衬底100上再次形成所述层间介电层105，以覆盖所述金属栅极106；接着，如图1D所示，执行接触孔光刻和蚀刻过程，以在所述层间介电层105中形成共享接触孔107，然后，蚀刻暴露出来的接触孔蚀刻停止层104，以实现同下方的自对准硅化物103和金属栅极106的连通。
由于先前形成的接触孔蚀刻停止层104并未遮蔽所述金属栅极106的侧壁结构中的氧化物层，并且所述氧化物层很薄（其厚度为5-10nm），因此，在蚀刻所述层间介电层105的同时，所述侧壁结构中的氧化物层也被蚀刻掉，进而导致所述侧壁结构中的氧化物层下方的衬底也被蚀刻，在随后的去除光刻胶以及和蚀刻所述暴露出来的接触孔蚀刻停止层104的过程中，所述侧壁结构中的氧化物层下方的衬底将被进一步蚀刻以形成硅凹槽108，由此所导致的衬底材料的损失将会引发严重的漏电现象，使器件的性能下降。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供具有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构上形成有虚拟栅极结构，所述虚拟栅极结构两侧形成有紧靠所述虚拟栅极结构的侧壁结构，且所述侧壁结构一侧的衬底中形成有自对准金属硅化物；在所述半导体衬底上依次形成氮化硅层和层间介电层，以覆盖所述虚拟栅极结构；执行研磨过程以露出所述虚拟栅极结构的顶部；去除所述虚拟栅极结构，在所述侧壁结构之间形成的栅沟槽中形成金属栅极结构；回蚀刻所述层间介电层，并去除所述氮化硅层；在所述半导体衬底上形成接触孔蚀刻停止层，以完全覆盖所述金属栅极结构以及所述侧壁结构；再次形成另一层间介电层，以覆盖所述接触孔蚀刻停止层，并研磨所述另一层间介电层以使其表面平整；形成接触孔。
进一步，所述侧壁结构由氮化物和氧化物共同组成的夹层结构构成。
进一步，所述氮化物为氮化硅。
进一步，采用化学气相沉积工艺形成所述氮化硅层和所述层间介电层。
进一步，所述层间介电层的材料为氧化硅。
进一步，所述金属栅极结构由自下而上依次层叠的界面层、高k介电层、功函数金属层和填充金属层共同构成。
进一步，采用干法蚀刻工艺或者湿法蚀刻工艺对层间介电层实施所述回蚀刻。
进一步，所述干法蚀刻工艺中氧化硅对氮化硅的蚀刻选择比大于15。
进一步，所述对层间介电层湿法蚀刻的蚀刻剂为稀释的氢氟酸。
进一步，采用干法蚀刻工艺去除所述氮化硅层。
进一步，实施所述干法蚀刻工艺时，所述氮化硅层被完全去除或在所述侧壁结构的外侧残留部分所述氮化硅层。
进一步，所述接触孔蚀刻停止层的材料为具有高应力的氮化硅。
进一步，所述应力为拉应力或压应力。
进一步，形成所述接触孔的步骤包括：在所述再次形成的另一层间介电层上依次形成非晶碳层、介电质抗反射层和具有用于蚀刻所述接触孔的图形的光刻胶层；以所述光刻胶层为掩膜，执行干法蚀刻工艺蚀刻所述再次形成的另一层间介电层，所述蚀刻过程终止于所述接触孔蚀刻停止层；采用灰化工艺去除所述光刻胶层；执行另一干法蚀刻工艺，以去除所述暴露出来的接触孔蚀刻停止层；去除所述非晶碳层和所述介电质抗反射层。
进一步，所述虚拟栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。
根据本发明，在形成接触孔时，所述侧壁结构中的氧化物层受到所述接触孔蚀刻停止层的保护，因而所述侧壁结构中的氧化物层下方的衬底不会被蚀刻，从而避免由此引发的漏电现象。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为现有技术形成共享接触孔的各步骤的示意性剖面图；
图2A-图2G为本发明提出的形成共享接触孔的方法的各步骤的示意性剖面图；
图3为本发明提出的的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成共享接触孔的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-图2G和图3来描述本发明提出的形成共享接触孔的方法的详细步骤。
参照图2A-图2G，其中示出了本发明提出的形成共享接触孔的方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有浅沟槽隔离(S TI)结构201，所述浅沟槽隔离结构201将所述半导体衬底200分为NMOS区和PMOS区。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在所述浅沟槽隔离结构201上形成有虚拟栅极结构202，作为一个示例，所述虚拟栅极结构202可包括自下而上依次层叠的栅极介电层和栅极材料层，其中，所述栅极介电层可包括氧化物，如二氧化硅（SiO2）层，所述栅极材料层可包括多晶硅层。
此外，作为示例，在所述虚拟栅极结构202两侧形成有紧靠所述虚拟栅极结构202的侧壁结构，其中，所述侧壁结构由氮化物和氧化物共同组成的夹层结构构成，例如所述夹层结构由氮化物、氧化物和另一氮化物构成，所述氮化物优选氮化硅。所述侧壁结构一侧的衬底中形成有自对准金属硅化物203。
接下来，在所述半导体衬底200上依次形成氮化硅层204和层间介电层205，以覆盖所述虚拟栅极结构202。形成所述氮化硅层204和所述层间介电层205可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。所述层间介电层205的材料优选氧化硅。然后，执行研磨过程以露出所述虚拟栅极结构202的顶部，实施所述研磨过程可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学机械研磨工艺。
接着，如图2B所示，去除所述虚拟栅极结构202，在所述侧壁结构之间形成的栅沟槽中形成金属栅极结构206。形成所述金属栅极结构206的工艺过程为采用本领域技术人员所熟习，在此不再加以赘述。作为示例，所述金属栅极结构206由自下而上依次层叠的界面层、高k介电层、功函数金属层和填充金属层共同构成，其中，所述界面层的材料为硅氧化物，所述高k介电层的材料可包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，特别优选的是氧化铪、氧化锆和氧化铝，所述功函数金属层可包括一层或多层金属，其构成材料包括氮化钛、钛铝合金和氮化钨，所述填充金属层的材料为钨或铝。
接着，如图2C所示，回蚀刻所述层间介电层205，并去除所述氮化硅层204。采用干法蚀刻工艺或者湿法蚀刻工艺实施所述回蚀刻，其中，所述干法蚀刻工艺中氧化硅对氮化硅的蚀刻选择比大于15，所述湿法蚀刻工艺的蚀刻剂为稀释的氢氟酸。采用干法蚀刻工艺去除所述氮化硅层204，其中，实施所述干法蚀刻工艺时，所述氮化硅层204被完全去除或在所述侧壁结构的外侧残留部分所述氮化硅层204。在上述蚀刻过程中，所述侧壁结构也会被部分去除。
接着，如图2D所示，在所述半导体衬底200上形成接触孔蚀刻停止层207，以完全覆盖所述金属栅极结构206以及所述侧壁结构。所述接触孔蚀刻停止层207的材料优选具有高应力的氮化硅，所述应力为拉应力或压应力。形成所述接触孔蚀刻停止层207的工艺可以采用本领域技术人员所公知的工艺方法，在此不再加以赘述。
接着，如图2E所示，再次形成所述层间介电层205，以覆盖所述接触孔蚀刻停止层207，然后，研磨所述层间介电层205，以使其表面平整。
接着，如图2F所示，在所述再次形成的层间介电层205上依次形成非晶碳层（APF）208、介电质抗反射层（DARC）209和具有用于蚀刻接触孔的图形的光刻胶层210。图中仅示出了所述光刻胶层210具有用于蚀刻共享接触孔的图形，本领域技术人员可以知晓的是，所述用于蚀刻接触孔的图形包含所述用于蚀刻共享接触孔的图形。形成上述各层材料的工艺可以采用本领域技术人员所公知的工艺方法，在此不再加以赘述。
接着，如图2G所示，形成接触孔（包含共享接触孔211），其形成过程包括以下步骤：以所述光刻胶层210为掩膜，执行干法蚀刻工艺蚀刻所述再次形成的层间介电层205，所述蚀刻过程终止于所述接触孔蚀刻停止层207；采用灰化工艺去除所述光刻胶层210；执行另一干法蚀刻工艺，以去除所述暴露出来的接触孔蚀刻停止层207；去除所述非晶碳层208和所述介电质抗反射层209。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，在形成接触孔时，所述侧壁结构中的氧化物层受到所述接触孔蚀刻停止层的保护，因而所述侧壁结构中的氧化物层下方的衬底不会被蚀刻，从而避免由此引发的漏电现象。
参照图3，其中示出了本发明提出的形成共享接触孔的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供具有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构上形成有虚拟栅极结构，所述虚拟栅极结构两侧形成有紧靠所述虚拟栅极结构的侧壁结构，所述侧壁结构一侧的衬底中形成有自对准金属硅化物；
在步骤302中，在所述半导体衬底上依次形成氮化硅层和层间介电层，以覆盖所述虚拟栅极结构；
在步骤303中，执行研磨过程以露出所述虚拟栅极结构的顶部；
在步骤304中，去除所述虚拟栅极结构，在所述侧壁结构之间形成的栅沟槽中形成金属栅极结构；
在步骤305中，回蚀刻所述层间介电层，并去除所述氮化硅层；
在步骤306中，在所述半导体衬底上形成接触孔蚀刻停止层，以完全覆盖所述金属栅极结构以及所述侧壁结构；
在步骤307中，再次形成另一层间介电层，以覆盖所述接触孔蚀刻停止层，并研磨所述另一层间介电层以使其表面平整；
在步骤308中，形成接触孔。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制造方法，包括：
提供具有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构上形成有虚拟栅极结构，所述虚拟栅极结构两侧形成有紧靠所述虚拟栅极结构的侧壁结构，且所述侧壁结构一侧的衬底中形成有自对准金属硅化物；
在所述半导体衬底上依次形成氮化硅层和层间介电层，以覆盖所述虚拟栅极结构；
执行研磨过程以露出所述虚拟栅极结构的顶部；
去除所述虚拟栅极结构，在所述侧壁结构之间形成的栅沟槽中形成金属栅极结构；
回蚀刻所述层间介电层，并去除所述氮化硅层；
在所述半导体衬底上形成接触孔蚀刻停止层，以完全覆盖所述金属栅极结构以及所述侧壁结构；
再次形成另一层间介电层，以覆盖所述接触孔蚀刻停止层，并研磨所述另一层间介电层以使其表面平整；
形成接触孔，所述接触孔包括共享接触孔，在所述接触孔的形成过程中，所述接触孔蚀刻停止层避免所述侧壁结构中的氧化物层受到损伤。
2.根据权利要求1所述的方法，其特征在于，所述侧壁结构由氮化物和氧化物共同组成的夹层结构构成。
3.根据权利要求2所述的方法，其特征在于，所述氮化物为氮化硅。
4.根据权利要求1所述的方法，其特征在于，采用化学气相沉积工艺形成所述氮化硅层和所述层间介电层。
5.根据权利要求4所述的方法，其特征在于，所述层间介电层的材料为氧化硅。
6.根据权利要求1所述的方法，其特征在于，所述金属栅极结构由自下而上依次层叠的界面层、高k介电层、功函数金属层和填充金属层共同构成。
7.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺或者湿法蚀刻工艺对层间介电层实施所述回蚀刻。
8.根据权利要求7所述的方法，其特征在于，所述干法蚀刻工艺中氧化硅对氮化硅的蚀刻选择比大于15。
9.根据权利要求7所述的方法，其特征在于，所述对层间介电层湿法蚀刻的蚀刻剂为稀释的氢氟酸。
10.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺去除所述氮化硅层。
11.根据权利要求10所述的方法，其特征在于，实施所述干法蚀刻工艺时，所述氮化硅层被完全去除或在所述侧壁结构的外侧残留部分所述氮化硅层。
12.根据权利要求1所述的方法，其特征在于，所述接触孔蚀刻停止层所具有的应力为拉应力或压应力。
13.根据权利要求1所述的方法，其特征在于，形成所述接触孔的步骤包括：在所述再次形成的另一层间介电层上依次形成非晶碳层、介电质抗反射层和具有用于蚀刻所述接触孔的图形的光刻胶层；以所述光刻胶层为掩膜，执行干法蚀刻工艺蚀刻所述再次形成的另一层间介电层，所述蚀刻过程终止于所述接触孔蚀刻停止层；采用灰化工艺去除所述光刻胶层；执行另一干法蚀刻工艺，以去除所述暴露出来的接触孔蚀刻停止层；去除所述非晶碳层和所述介电质抗反射层。
14.根据权利要求1所述的方法，其特征在于，所述虚拟栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。
CN201210356058.0A 2012-09-20 2012-09-20 一种半导体器件的制造方法 Active CN103681467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210356058.0A CN103681467B (zh) 2012-09-20 2012-09-20 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210356058.0A CN103681467B (zh) 2012-09-20 2012-09-20 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103681467A CN103681467A (zh) 2014-03-26
CN103681467B true CN103681467B (zh) 2017-02-01

Family

ID=50318612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210356058.0A Active CN103681467B (zh) 2012-09-20 2012-09-20 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103681467B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107240573B (zh) * 2016-03-28 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123212A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN102569164A (zh) * 2010-12-14 2012-07-11 瑞萨电子株式会社 半导体集成电路装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070055729A (ko) * 2005-11-28 2007-05-31 동부일렉트로닉스 주식회사 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123212A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN102569164A (zh) * 2010-12-14 2012-07-11 瑞萨电子株式会社 半导体集成电路装置

Also Published As

Publication number Publication date
CN103681467A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI333676B (en) Method for manufacturing mos transistor utilizing hybrid a hard mask
CN103545183B (zh) Cmos器件及其制作方法
US20150076624A1 (en) Integrated circuits having smooth metal gates and methods for fabricating same
US8269318B2 (en) MOS device
CN209029354U (zh) 浅沟槽隔离结构
CN103855074B (zh) 一种半导体器件的制造方法
CN103681467B (zh) 一种半导体器件的制造方法
CN104576501B (zh) 一种半导体器件及其制造方法
CN104517842B (zh) 一种制作半导体器件的方法
CN104124156B (zh) 一种半导体器件的制造方法
CN103779211B (zh) 一种半导体器件的制造方法
CN104425350B (zh) 一种半导体器件及其制造方法
CN104124145B (zh) 一种半导体器件的制造方法
CN103794479B (zh) 一种半导体器件的制造方法
CN105990237B (zh) 一种半导体器件及其制造方法、电子装置
CN104752307B (zh) 一种浅沟槽隔离结构及其制造方法
CN103151250B (zh) 一种半导体器件的制造方法
CN105244276B (zh) 一种FinFET及其制造方法、电子装置
CN104952714B (zh) 一种半导体器件的制造方法
CN104037073B (zh) 一种半导体器件的制造方法
CN103151311B (zh) 一种半导体器件的制造方法
CN103137451A (zh) 一种半导体器件的制造方法
CN103515228B (zh) 一种半导体器件的制造方法
CN102956474B (zh) 一种半导体器件的制造方法
CN105097700B (zh) 一种半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant