CN102956474B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN102956474B
CN102956474B CN201110239224.4A CN201110239224A CN102956474B CN 102956474 B CN102956474 B CN 102956474B CN 201110239224 A CN201110239224 A CN 201110239224A CN 102956474 B CN102956474 B CN 102956474B
Authority
CN
China
Prior art keywords
layer
clearance wall
wall structure
semiconductor substrate
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110239224.4A
Other languages
English (en)
Other versions
CN102956474A (zh
Inventor
韩秋华
李超伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110239224.4A priority Critical patent/CN102956474B/zh
Publication of CN102956474A publication Critical patent/CN102956474A/zh
Application granted granted Critical
Publication of CN102956474B publication Critical patent/CN102956474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层；对所述半导体衬底进行氧化，在所述金属硅化物层上形成一薄氧化物层；去除所述间隙壁结构。根据本发明，可以有效保护金属硅化物层（尤其是NiSi层）和Si衬底不受H3PO4腐蚀液的破坏，使得后续的欧姆接触的实施不受影响。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种用于应力近临技术（Stress Proximity Technology）的湿法蚀刻方法。
背景技术
随着深亚微米半导体技术的不断发展，多晶硅的节距大幅缩小。目前，通过多晶硅栅两侧的间隙壁结构（通常由氮化硅构成）来实施应力近临技术，其可以增强对沟道的应力影响，同时能够扩大填充层间介电层的工艺边际。
现有的应力近临技术采用两种方法来去除氮化硅间隙壁结构：一种方法是干法蚀刻，由于蚀刻过程中氟的攻击，该方法会造成较多的位于所述间隙壁两侧的源/漏区中的金属硅化物，例如硅化镍（NiSi）的损失；一种方法是采用H3PO4作为腐蚀液的湿法蚀刻，该方法通过较小的蚀刻量来降低NiSi的损失，但是在增加湿法蚀刻量以及存在高剂量注入的NiSi时，由于H3PO4的攻击，NiSi的损伤将会增多。
因此，需要提出一种方法，在不损伤所述氮化硅间隙壁的情况下，控制蚀刻去除氮化硅间隙壁结构时NiSi的损失。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层；对所述半导体衬底进行氧化，在所述金属硅化物层上形成一薄氧化物层；去除所述间隙壁结构。
进一步，所述氧化的氧化剂是1-10ppm稀释的臭氧水。
进一步，所述薄氧化物层的厚度是可控且均匀的。
进一步，所述薄氧化物层的厚度为5-20埃。
进一步，所述氧化的氧化剂是硫酸和双氧水的混合溶液。
进一步，采用湿法蚀刻去除所述间隙壁结构。
进一步，所述湿法蚀刻的腐蚀液是浓度为50％-80％的H3PO4。
进一步，所述氧化和/或湿法蚀刻是一次完成或多次循环完成。
进一步，所述金属硅化物是硅化镍。
进一步，所述间隙壁结构是应力层。
进一步，所述应力层是氮化硅层。
根据本发明，可以有效保护金属硅化物层（尤其是NiSi层）和Si衬底不受H3PO4腐蚀液的破坏，使得后续的欧姆接触的实施不受影响。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1C为本发明提出的用于应力近临技术的湿法蚀刻方法的各步骤的示意性剖面图；
图2为本发明提出的用于应力近临技术的湿法蚀刻方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明通过湿法蚀刻去除多晶硅栅两侧的氮化硅间隙壁结构。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1C和图2来描述本发明提出的用于应力近临技术的湿法蚀刻方法的详细步骤。
参照图1A-图1C，其中示出了本发明提出的用于应力近临技术的湿法蚀刻方法的各步骤的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有隔离槽、埋层（图中未示出）等。
在所述半导体衬底100上形成有栅极结构，作为一个示例，所述栅极结构可包括自下而上依次层叠的栅极介电层和栅极材料层。栅极介电层可包括氧化物，如，二氧化硅（SiO2）层。栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。
此外，作为示例，在所述栅极结构两侧形成有紧靠栅极结构的间隙壁结构102。其中，所述间隙壁结构102为应力层，用于给沟道施加应力，本实施例中，所述间隙壁结构102的材料是氮化硅。另外，在所述间隙壁结构和所述栅极结构之间还可以形成侧壁体101，所述侧壁体101通常为氧化物层，其作用是在去除所述间隙壁结构之后对所述栅极结构施加保护。
在所述间隙壁结构102两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层103，本实施例中，所述金属硅化物层103为硅化镍（NiSi）层，用于后续欧姆接触的形成。
接着，如图1B所示，将所述半导体衬底100浸入1-10ppm稀释的臭氧水（DIO3）中进行氧化，在所述NiSi层103的表面形成薄氧化物层104。所述薄氧化物层104的厚度是可控且均匀的。所述薄氧化物层104的厚度控制在5-20埃，具体厚度取决于后续的湿法蚀刻量。需要说明的是，所述氧化的氧化剂也可以是硫酸和双氧水的混合溶液（SPM）以及其它可以形成厚度均匀的薄氧化物层的氧化剂。
接着，如图1C所示，采用湿法蚀刻去除所述间隙壁结构102。所述湿法蚀刻的腐蚀液是浓度为50％-80％的H3PO4，蚀刻过程中，所述薄氧化物层104可以保护所述NiSi层103以及硅衬底100不受H3PO4腐蚀液的破坏。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，需要说明的是，本发明提出的化学氧化-湿法蚀刻工艺可以一次完成，或者多次循环进行，以减少每次湿法蚀刻的蚀刻量，避免对NiSi层以及硅衬底的破坏。接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，采用先化学氧化在用H3PO4湿法蚀刻的方法去除氮化硅间隙壁结构，可以有效保护NiSi层和Si衬底不受H3PO4腐蚀液的破坏，使得后续的欧姆接触的实施不受影响。
参照图2，其中示出了本发明提出的用于应力近临技术的湿法蚀刻方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层；
在步骤202中，对所述半导体衬底进行氧化，在所述金属硅化物层上形成薄氧化物层；
在步骤203中，去除所述间隙壁结构。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制造方法，包括：
提供一个半导体衬底，在所述半导体衬底上形成有栅极结构以及紧靠栅极结构的间隙壁结构，且在所述间隙壁结构两侧的源/漏区中以及所述栅极结构的顶部形成有金属硅化物层；
将所述半导体衬底浸入氧化剂中进行氧化，以在所述金属硅化物层上形成一薄氧化物层；
去除所述间隙壁结构。
2.根据权利要求1所述的方法，其特征在于，所述氧化的氧化剂是1-10ppm稀释的臭氧水。
3.根据权利要求1所述的方法，其特征在于，所述薄氧化物层的厚度是可控且均匀的。
4.根据权利要求1所述的方法，其特征在于，所述薄氧化物层的厚度为5-20埃。
5.根据权利要求1所述的方法，其特征在于，所述氧化的氧化剂是硫酸和双氧水的混合溶液。
6.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻去除所述间隙壁结构。
7.根据权利要求6所述的方法，其特征在于，所述湿法蚀刻的腐蚀液是浓度为50％-80％的H3PO4。
8.根据权利要求1或6所述的方法，其特征在于，所述氧化和/或湿法蚀刻是一次完成或多次循环完成。
9.根据权利要求1所述的方法，其特征在于，所述金属硅化物是硅化镍。
10.根据权利要求1所述的方法，其特征在于，所述间隙壁结构是应力层。
11.根据权利要求10所述的方法，其特征在于，所述应力层是氮化硅层。
CN201110239224.4A 2011-08-19 2011-08-19 一种半导体器件的制造方法 Active CN102956474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110239224.4A CN102956474B (zh) 2011-08-19 2011-08-19 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110239224.4A CN102956474B (zh) 2011-08-19 2011-08-19 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN102956474A CN102956474A (zh) 2013-03-06
CN102956474B true CN102956474B (zh) 2015-06-17

Family

ID=47765130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110239224.4A Active CN102956474B (zh) 2011-08-19 2011-08-19 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN102956474B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468915B1 (en) * 2000-09-21 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of silicon oxynitride ARC removal after gate etching
KR20090034535A (ko) * 2007-10-04 2009-04-08 주식회사 동부하이텍 모스 트랜지스터 제조방법
CN101789377A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 增大引入沟道中的应力的方法和半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2815174A1 (fr) * 2000-10-06 2002-04-12 St Microelectronics Sa Transistors mos miniaturises de type ldd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468915B1 (en) * 2000-09-21 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of silicon oxynitride ARC removal after gate etching
KR20090034535A (ko) * 2007-10-04 2009-04-08 주식회사 동부하이텍 모스 트랜지스터 제조방법
CN101789377A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 增大引入沟道中的应力的方法和半导体器件

Also Published As

Publication number Publication date
CN102956474A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
TWI263307B (en) A method of manufacturing semiconductor device having recess gate structure with varying recess width for increased channel length
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
JP5137384B2 (ja) 活性半導体領域の下全面に存在し、応力を発生する誘電体エレメントを有するトランジスタ
CN102403230B (zh) 一种半导体器件结构的制作方法
JP5630090B2 (ja) 半導体装置の製造方法
CN103066011B (zh) 一种半导体器件的制造方法
CN105336703B (zh) 一种半导体器件的制作方法
CN102956474B (zh) 一种半导体器件的制造方法
CN103855074A (zh) 一种半导体器件的制造方法
CN104658899B (zh) 一种蚀刻栅极介电层的方法
CN104716096A (zh) 一种半导体器件的制造方法
CN103779211A (zh) 一种半导体器件的制造方法
CN102194684B (zh) 栅极介质层制造方法
CN102956456A (zh) 一种半导体器件的制造方法
CN103681340A (zh) 一种半导体器件及其制造方法
CN105097683A (zh) 一种半导体器件的制造方法
CN108054099A (zh) 半导体功率器件的制作方法
CN104124142B (zh) 一种半导体器件及其制造方法
CN103165508B (zh) 一种半导体器件的制造方法
KR20100072514A (ko) 반도체 소자의 제조 방법
CN103681467B (zh) 一种半导体器件的制造方法
KR20060009487A (ko) 반도체 소자의 제조방법
KR100929063B1 (ko) 반도체 소자의 게이트 전극 형성 방법
US20200203216A1 (en) Method of forming semiconductor structure
CN105632924A (zh) 一种用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant