CN103681340A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN103681340A
CN103681340A CN201210356066.5A CN201210356066A CN103681340A CN 103681340 A CN103681340 A CN 103681340A CN 201210356066 A CN201210356066 A CN 201210356066A CN 103681340 A CN103681340 A CN 103681340A
Authority
CN
China
Prior art keywords
implantation
gate material
material layers
hard mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210356066.5A
Other languages
English (en)
Other versions
CN103681340B (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210356066.5A priority Critical patent/CN103681340B/zh
Publication of CN103681340A publication Critical patent/CN103681340A/zh
Application granted granted Critical
Publication of CN103681340B publication Critical patent/CN103681340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层；在所述栅极材料层上形成硬掩膜层，并图案化所述硬掩膜层以形成用于蚀刻所述栅极材料层的图形；执行离子注入，以调整所述栅极材料层的功函数；在所述硬掩膜层的两侧形成侧壁结构，并在所述侧壁结构下方的栅极材料层中形成可变功函数区；以所述侧壁结构为掩膜，蚀刻所述栅极材料层和所述栅极介电层以在所述半导体衬底上形成两侧具有所述可变功函数区的栅极结构；去除所述栅极结构顶部的所述侧壁结构和所述硬掩膜层。根据本发明，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种栅极结构的两侧形成有可变功函数区的半导体器件及其制造方法。
背景技术
随着金属-氧化物-半导体场效应晶体管（MOSFET）器件尺寸的不断减小，尤其是栅极尺寸的不断缩减，短沟道效应成为制约MOSFET的性能进一步提升的主要因素。所述短沟道效应从以下几个方面影响MOSFET的性能：第一，影响阈值电压；第二，使漏端饱和电流大幅降低；第三，导致严重的热载流子效应，限制器件的最高工作电压；第四，使器件关态特性变差，静态功耗变大。
为了抑制所述短沟道效应，现有技术对MOSFET的结构做出许多改进，但是这些改进在抑制所述短沟道效应的同时也影响MOSFET的其它电性参数的改善。
因此，需要提出一种方法，在改进MOSFET的结构以抑制所述短沟道效应的同时，不影响MOSFET的其它电性参数的改善。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层；在所述栅极材料层上形成硬掩膜层，并图案化所述硬掩膜层以形成用于蚀刻所述栅极材料层的图形；执行一离子注入，在所述硬掩膜层两侧的栅极材料层中注入掺杂离子以调整所述栅极材料层的功函数；在所述硬掩膜层的两侧形成侧壁结构，并在所述侧壁结构下方的栅极材料层中形成可变功函数区；以所述侧壁结构为掩膜，蚀刻所述栅极材料层和所述栅极介电层以在所述半导体衬底上形成两侧具有所述可变功函数区的栅极结构；去除所述栅极结构顶部的所述侧壁结构和所述硬掩膜层。
进一步，采用化学气相沉积工艺或者物理气相沉积工艺形成所述栅极介电层和所述栅极材料层。
进一步，所述栅极介电层包括氧化物层。
进一步，所述栅极材料层包括多晶硅层。
进一步，在形成所述栅极材料层之后，还包括执行另一离子注入的步骤，以调整所述栅极材料层的功函数。
进一步，所述另一离子注入和所述图案化所述硬掩膜层之后实施的离子注入的注入离子均包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子。
进一步，所述另一离子注入和所述图案化所述硬掩膜层之后实施的离子注入的注入剂量均为10×E10-10×E20离子/平方厘米。
进一步，所述另一离子注入的注入离子不同于所述图案化所述硬掩膜层之后实施的离子注入的注入离子。
进一步，所述侧壁结构由两层以上的侧壁组成。
进一步，除了最后一次形成所述侧壁之外，在每次形成一层所述侧壁之后，均执行一次离子注入。
进一步，所述每次离子注入的注入离子不同或者注入离子相同但注入剂量不同。
进一步，所述每次离子注入的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子。
进一步，所述每次离子注入的注入剂量为10×E10-10×E20离子/平方厘米。
进一步，所述蚀刻为等离子体干法蚀刻。
本发明还提供一种半导体器件，所述半导体器件的栅极结构的两侧具有采用上述方法中的任一方法形成的可变功函数区。
根据本发明，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为本发明提出的栅极结构的两侧形成有可变功函数区的半导体器件的制造方法的各步骤的示意性剖面图；
图2为本发明提出的栅极结构的两侧形成有可变功函数区的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的栅极结构的两侧形成有可变功函数区的半导体器件及其制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
为了抑制短沟道效应，同时又不影响MOSFET的其它电性参数的改善，本发明提出一种栅极结构的两侧形成有可变功函数区的半导体器件。
下面，参照图1A-图1F和图2来描述本发明提出的栅极结构的两侧形成有可变功函数区的半导体器件的制造方法的详细步骤。
参照图1A-图1F，其中示出了本发明提出的栅极结构的两侧形成有可变功函数区的半导体器件的制造方法的各步骤的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构101，所述隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
接下来，在所述半导体衬底100上依次形成栅极介电层102和栅极材料层103。所述栅极介电层102可包括氧化物，如二氧化硅（SiO2）层。所述栅极材料层103可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。形成所述栅极介电层102和所述栅极材料层103可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺或者物理气相沉积工艺。
然后，执行第一离子注入104，以调整所述栅极材料层103的功函数（work function）。所述第一离子注入104的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子，注入剂量为10×E10-10×E20离子/平方厘米。需要说明的是，所述第一离子注入104是可以省略的。
接着，如图1B所示，在所述栅极材料层103上形成硬掩膜层105。所述硬掩膜层105的厚度大于100埃，所述硬掩膜层105的材料为本领域技术人员所熟习的各种适宜的材料，例如氮化硅（SiN）。形成所述硬掩膜层105可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。
接着，如图1C所示，图案化所述硬掩膜层105，以形成用于蚀刻所述栅极材料层103的图形。然后，执行第二离子注入106，以再次调整所述栅极材料层103的功函数。由于所述经过图形化的硬掩膜层105的遮蔽，所述第二离子注入106只在所述经过图形化的硬掩膜层105两侧的栅极材料层103中形成掺杂离子区103’。所述第二离子注入106的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子，注入剂量为10×E10-10×E20离子/平方厘米。需要说明的是，在实施所述第一离子注入104的情况下，所述第二离子注入106的注入离子与所述第一离子注入104的注入离子不同。
接着，如图1D所示，在所述经过图形化的硬掩膜层105的两侧形成侧壁结构107。所述侧壁结构107由两层以上的侧壁组成，除了最后一次形成所述侧壁之外，在每次形成一层所述侧壁之后，均执行一次离子注入，每次离子注入的注入离子不同或者注入离子相同但注入剂量不同，从而在形成的所述侧壁结构107下方的所述掺杂离子区103’中形成可变功函数区108。所述每次离子注入的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子，注入剂量为10×E10-10×E20离子/平方厘米。
接着，如图1E所示，以所述侧壁结构为掩膜，蚀刻所述栅极材料层103和所述栅极介电层102，以在所述半导体衬底100上形成两侧具有所述可变功函数区108的栅极结构。所述蚀刻可以采用本领域技术人员所熟习的等离子体干法蚀刻工艺来完成，在此不再加以赘述。
接着，如图1F所示，去除所述栅极结构顶部的所述侧壁结构107和所述硬掩膜层105。所述去除过程可以采用本领域技术人员所熟习的干法蚀刻工艺或者湿法蚀刻采用来完成，在此不再加以赘述。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。
参照图2，其中示出了本发明提出的栅极结构的两侧形成有可变功函数区的半导体器件的制造方法的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层；
在步骤202中，在所述栅极材料层上形成硬掩膜层，并图案化所述硬掩膜层以形成用于蚀刻所述栅极材料层的图形；
在步骤203中，执行一离子注入，在所述硬掩膜层两侧的栅极材料层中注入掺杂离子以调整所述栅极材料层的功函数；
在步骤204中，在所述硬掩膜层的两侧形成侧壁结构，并在所述侧壁结构下方的栅极材料层中形成可变功函数区；
在步骤205中，以所述侧壁结构为掩膜，蚀刻所述栅极材料层和所述栅极介电层以在所述半导体衬底上形成两侧具有所述可变功函数区的栅极结构；
在步骤206中，去除所述栅极结构顶部的所述侧壁结构和所述硬掩膜层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层；
在所述栅极材料层上形成硬掩膜层，并图案化所述硬掩膜层以形成用于蚀刻所述栅极材料层的图形；
执行一离子注入，在所述硬掩膜层两侧的栅极材料层中注入掺杂离子以调整所述栅极材料层的功函数；
在所述硬掩膜层的两侧形成侧壁结构，并在所述侧壁结构下方的栅极材料层中形成可变功函数区；
以所述侧壁结构为掩膜，蚀刻所述栅极材料层和所述栅极介电层以在所述半导体衬底上形成两侧具有所述可变功函数区的栅极结构；去除所述栅极结构顶部的所述侧壁结构和所述硬掩膜层。
2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积工艺或者物理气相沉积工艺形成所述栅极介电层和所述栅极材料层。
3.根据权利要求1或2所述的方法，其特征在于，所述栅极介电层包括氧化物层。
4.根据权利要求1或2所述的方法，其特征在于，所述栅极材料层包括多晶硅层。
5.根据权利要求1所述的方法，其特征在于，在形成所述栅极材料层之后，还包括执行另一离子注入的步骤，以调整所述栅极材料层的功函数。
6.根据权利要求5所述的方法，其特征在于，所述另一离子注入和所述图案化所述硬掩膜层之后实施的离子注入的注入离子均包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子。
7.根据权利要求5所述的方法，其特征在于，所述另一离子注入和所述图案化所述硬掩膜层之后实施的离子注入的注入剂量均为10×E10-10×E20离子/平方厘米。
8.根据权利要求6所述的方法，其特征在于，所述另一离子注入的注入离子不同于所述图案化所述硬掩膜层之后实施的离子注入的注入离子。
9.根据权利要求1所述的方法，其特征在于，所述侧壁结构由两层以上的侧壁组成。
10.根据权利要求9所述的方法，其特征在于，除了最后一次形成所述侧壁之外，在每次形成一层所述侧壁之后，均执行一次离子注入。
11.根据权利要求10所述的方法，其特征在于，所述每次离子注入的注入离子不同或者注入离子相同但注入剂量不同。
12.根据权利要求11所述的方法，其特征在于，所述每次离子注入的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子。
13.根据权利要求11所述的方法，其特征在于，所述每次离子注入的注入剂量为10×E10-10×E20离子/平方厘米。
14.根据权利要求1所述的方法，其特征在于，所述蚀刻为等离子体干法蚀刻。
15.一种半导体器件，其特征在于，所述半导体器件的栅极结构的两侧具有采用权利要求1-14中的任一方法形成的可变功函数区。
CN201210356066.5A 2012-09-20 2012-09-20 一种半导体器件及其制造方法 Active CN103681340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210356066.5A CN103681340B (zh) 2012-09-20 2012-09-20 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210356066.5A CN103681340B (zh) 2012-09-20 2012-09-20 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103681340A true CN103681340A (zh) 2014-03-26
CN103681340B CN103681340B (zh) 2017-04-05

Family

ID=50318529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210356066.5A Active CN103681340B (zh) 2012-09-20 2012-09-20 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103681340B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943485A (zh) * 2014-04-28 2014-07-23 上海华力微电子有限公司 形成水平方向功函数可变的栅极的方法
CN113517338A (zh) * 2020-04-10 2021-10-19 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628388A (zh) * 2000-07-21 2005-06-15 自由度半导体公司 半导体器件及其形成方法
US20070037343A1 (en) * 2005-08-10 2007-02-15 Texas Instruments Inc. Process for manufacturing dual work function metal gates in a microelectronics device
CN101252146A (zh) * 2007-02-21 2008-08-27 国际商业机器公司 半导体结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628388A (zh) * 2000-07-21 2005-06-15 自由度半导体公司 半导体器件及其形成方法
US20070037343A1 (en) * 2005-08-10 2007-02-15 Texas Instruments Inc. Process for manufacturing dual work function metal gates in a microelectronics device
CN101252146A (zh) * 2007-02-21 2008-08-27 国际商业机器公司 半导体结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943485A (zh) * 2014-04-28 2014-07-23 上海华力微电子有限公司 形成水平方向功函数可变的栅极的方法
CN103943485B (zh) * 2014-04-28 2016-09-07 上海华力微电子有限公司 形成水平方向功函数可变的栅极的方法
CN113517338A (zh) * 2020-04-10 2021-10-19 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113517338B (zh) * 2020-04-10 2023-09-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN103681340B (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
CN105304630B (zh) 半导体器件及其制造方法
CN104517822A (zh) 一种半导体器件的制造方法
EP3295485A1 (en) Etch stop region based fabrication of bonded semiconductor structures
CN104576337A (zh) 一种半导体器件的制造方法
US8269318B2 (en) MOS device
CN108091574A (zh) 金属氧化物半导体场效应晶体管及其制作方法
CN103681340A (zh) 一种半导体器件及其制造方法
CN103681333B (zh) 一种半导体器件的制造方法
CN105336703A (zh) 一种半导体器件的制作方法
CN104658899B (zh) 一种蚀刻栅极介电层的方法
CN103779211A (zh) 一种半导体器件的制造方法
CN208923147U (zh) 晶体管及半导体器件
CN103065965A (zh) 一种半导体器件的制造方法
CN100585816C (zh) 制作应变硅沟道金属半导体晶体管的方法
TWI566299B (zh) 半導體元件之製作方法
CN104124142B (zh) 一种半导体器件及其制造方法
CN103839809B (zh) 一种半导体器件的制造方法
CN104517840A (zh) 一种半导体器件的制造方法
JP2004356576A (ja) 半導体装置およびその製造方法
CN110634735A (zh) 双重栅极氧化层生长方法及半导体器件的制造方法
CN104576728A (zh) 一种半导体器件及其制造方法
CN104952798B (zh) 一种半导体器件的制造方法
CN103903984B (zh) 一种半导体器件的制造方法
CN104022038B (zh) 一种半导体器件的制造方法
CN103594347B (zh) 一种半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant