CN103839809B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103839809B CN103839809B CN201210476462.1A CN201210476462A CN103839809B CN 103839809 B CN103839809 B CN 103839809B CN 201210476462 A CN201210476462 A CN 201210476462A CN 103839809 B CN103839809 B CN 103839809B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- layer
- mask layer
- ion
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 190
- 239000000463 material Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 239000002019 doping agent Substances 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 239000000470 constituent Substances 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 230000006872 improvement Effects 0.000 abstract description 6
- 230000001629 suppression Effects 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229940090044 injection Drugs 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入；形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；执行第二离子注入，在所述栅极材料层的中部或侧部注入掺杂离子。根据本发明，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种在栅极结构中形成有可变功函数区的半导体器件的制造方法。
背景技术
随着金属-氧化物-半导体场效应晶体管(MOSFET)器件尺寸的不断减小，尤其是栅极尺寸的不断缩减，短沟道效应成为制约MOSFET的性能进一步提升的主要因素。所述短沟道效应从以下几个方面影响MOSFET的性能：第一，影响阈值电压；第二，使漏端饱和电流大幅降低；第三，导致严重的热载流子效应，限制器件的最高工作电压；第四，使器件关态特性变差，静态功耗变大。
为了抑制所述短沟道效应，现有技术对MOSFET的结构做出许多改进，但是这些改进在抑制所述短沟道效应的同时也影响MOSFET的其它电性参数的改善。
因此，需要提出一种方法，在改进MOSFET的结构以抑制所述短沟道效应的同时，不影响MOSFET的其它电性参数的改善。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入，以调整所述栅极材料层的功函数；在所述栅极材料层上形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以在所述半导体衬底上形成栅极结构；回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；执行第二离子注入，通过在所述栅极材料层的中部或侧部注入掺杂离子以调整所述栅极材料层的功函数。
进一步，所述栅极材料层包括多晶硅层。
进一步，所述栅极介电层包括氧化物层。
进一步，所述硬掩膜层的构成材料包括氮化物。
进一步，采用湿法蚀刻工艺实施所述回蚀刻。
进一步，所述湿法蚀刻的腐蚀液为热磷酸。
进一步，采用共形沉积工艺形成所述侧壁材料层。
进一步，所述牺牲层间介质层的形成过程包括以下步骤：在所述半导体衬底上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述硬掩膜层的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述硬掩膜层及两侧的侧壁。
进一步，所述第一离子注入和所述第二离子注入的注入离子均包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子。
进一步，所述第一离子注入和所述第二离子注入的注入剂量均为10×e10-10×e20离子/平方厘米。
进一步，所述第一离子注入和所述第二离子注入的注入离子不同或者注入离子相同但注入剂量不同，以在所述栅极材料层中形成可变功函数区。
进一步，在所述栅极材料层的中部注入掺杂离子包括以下步骤：以所述硬掩膜层两侧的侧壁为掩膜，去除所述硬掩膜层，并执行所述第二离子注入；去除所述侧壁和所述牺牲层间介质层。
进一步，在所述栅极材料层的侧部注入掺杂离子包括以下步骤：去除所述硬掩膜层两侧的侧壁；执行所述第二离子注入；去除所述硬掩膜层、所述牺牲层间介质层和所述栅极结构两侧的侧壁。
根据本发明，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1I为本发明提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的实施例1的各步骤的示意性剖面图；
图2A-图2J为本发明提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的实施例2的各步骤的示意性剖面图；
图3为本发明提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图1A-图1I来描述本发明提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的实施例1的详细步骤。
首先，如图1A所示，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中形成有隔离结构101，所述隔离结构101为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。
接下来，在所述半导体衬底100上依次形成栅极介电层102和栅极材料层103。所述栅极介电层102可包括氧化物，如二氧化硅(SiO2)层。所述栅极材料层103可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅化钛(TiSi)层。形成所述栅极介电层102和所述栅极材料层103可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺或者物理气相沉积工艺。
然后，执行第一离子注入104，以调整所述栅极材料层103的功函数(work function)。所述第一离子注入104的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子，注入剂量为10×e10-10×e20离子/平方厘米。
接着，如图1B所示，在所述栅极材料层103上形成硬掩膜层105。所述硬掩膜层105的材料为本领域技术人员所熟习的各种适宜的材料，例如氮化硅(SiN)。形成所述硬掩膜层105可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。
接着，如图1C所示，依次蚀刻所述硬掩膜层105、所述栅极材料层103和所述栅极介电层102，以在所述半导体衬底100上形成栅极结构。所述栅极结构由依次层叠的所述栅极介电层102和所述栅极材料层103构成。所述栅极介电层102所述蚀刻过程包括以下步骤：在所述硬掩膜层105上形成图案化的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层遮蔽的所述硬掩膜层105、所述栅极材料层103和所述栅极介电层102；采用灰化工艺去除所述光刻胶层。
接着，如图1D所示，回蚀刻所述硬掩膜层105，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层。在本实施例中，采用湿法蚀刻工艺实施所述回蚀刻，所述湿法蚀刻的腐蚀液为热磷酸。
接着，如图1E所示，采用共形沉积工艺形成围绕所述栅极结构和所述经过回蚀刻的硬掩膜层105的侧壁材料层106。所述侧壁材料层106由氮化物层、氧化物层或者二者组成的层叠结构构成，其中，所述氮化物包括掺杂碳的氮化硅(SiCN)或者掺杂氧的氮化硅(SiON)，所述氧化物包括二氧化硅(SiO2)。
接着，如图1F所示，蚀刻所述侧壁材料层106，以在所述经过回蚀刻的硬掩膜层105的两侧以及所述栅极结构的两侧形成侧壁106’。
接着，如图1G所示，在位于所述栅极结构两侧的侧壁106’的两侧形成牺牲层间介质层107，所述形成过程包括以下步骤：在所述半导体衬底100上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述经过回蚀刻的硬掩膜层105的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述经过回蚀刻的硬掩膜层105及两侧的侧壁106’。
接着，如图1H所示，以所述经过回蚀刻的硬掩膜层105两侧的侧壁106’为掩膜，去除所述经过回蚀刻的硬掩膜层105，并执行第二离子注入108，以再次调整所述栅极材料层103的功函数。由于所述侧壁106’的遮蔽，所述第二离子注入108在所述侧壁106’之间的开口下方的栅极材料层103中形成掺杂离子区109。所述第二离子注入108的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子，注入剂量为10×e10-10×e20离子/平方厘米。需要说明的是，所述第二离子注入108的注入离子与所述第一离子注入104的注入离子不同，或者所述第二离子注入108的注入离子与所述第一离子注入104的注入离子相同但注入剂量不同，以在所述栅极材料层103中形成可变功函数区。
接着，如图1I所示，去除所述侧壁106’和所述牺牲层间介质层107。采用本领域技术人员所熟习的各种适宜的技术实施所述去除过程，例如湿法蚀刻工艺。
下面，参照图2A-图2J来描述本发明提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的实施例2的详细步骤。
如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。
接下来，在所述半导体衬底200上依次形成栅极介电层202和栅极材料层203。所述栅极介电层202可包括氧化物，如二氧化硅(SiO2)层。所述栅极材料层203可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅化钛(TiSi)层。形成所述栅极介电层202和所述栅极材料层203可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺或者物理气相沉积工艺。
然后，执行第一离子注入204，以调整所述栅极材料层203的功函数(work function)。所述第一离子注入204的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子，注入剂量为10×e10-10×e20离子/平方厘米。
接着，如图2B所示，在所述栅极材料层203上形成硬掩膜层205。所述硬掩膜层205的材料为本领域技术人员所熟习的各种适宜的材料，例如氮化硅(SiN)。形成所述硬掩膜层205可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。
接着，如图2C所示，依次蚀刻所述硬掩膜层205、所述栅极材料层203和所述栅极介电层202，以在所述半导体衬底200上形成栅极结构。所述栅极结构由依次层叠的所述栅极介电层202和所述栅极材料层203构成。所述栅极介电层202所述蚀刻过程包括以下步骤：在所述硬掩膜层205上形成图案化的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层遮蔽的所述硬掩膜层205、所述栅极材料层203和所述栅极介电层202；采用灰化工艺去除所述光刻胶层。
接着，如图2D所示，回蚀刻所述硬掩膜层205，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层。在本实施例中，采用湿法蚀刻工艺实施所述回蚀刻，所述湿法蚀刻的腐蚀液为热磷酸。
接着，如图2E所示，采用共形沉积工艺形成围绕所述栅极结构和所述经过回蚀刻的硬掩膜层205的侧壁材料层206。所述侧壁材料层206由氮化物层、氧化物层或者二者组成的层叠结构构成，其中，所述氮化物包括掺杂碳的氮化硅(SiCN)或者掺杂氧的氮化硅(SiON)，所述氧化物包括二氧化硅(SiO2)。
接着，如图2F所示，蚀刻所述侧壁材料层206，以在所述经过回蚀刻的硬掩膜层205的两侧以及所述栅极结构的两侧形成侧壁206’。
接着，如图2G所示，在位于所述栅极结构两侧的侧壁206’的两侧形成牺牲层间介质层207，所述形成过程包括以下步骤：在所述半导体衬底200上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述经过回蚀刻的硬掩膜层205的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述经过回蚀刻的硬掩膜层205及两侧的侧壁206’。
接着，如图2H所示，去除所述经过回蚀刻的硬掩膜层205两侧的侧壁206’。采用本领域技术人员所熟习的各种适宜的技术实施所述去除过程，例如湿法蚀刻工艺。
接着，如图2I所示，执行第二离子注入208，以再次调整所述栅极材料层203的功函数。由于所述经过回蚀刻的硬掩膜层205的遮蔽，所述第二离子注入208在所述经过回蚀刻的硬掩膜层205两侧的栅极材料层203中形成掺杂离子区209。所述第二离子注入208的注入离子包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子，注入剂量为10×e10-10×e20离子/平方厘米。需要说明的是，所述第二离子注入208的注入离子与所述第一离子注入204的注入离子不同，或者所述第二离子注入208的注入离子与所述第一离子注入204的注入离子相同但注入剂量不同，以在所述栅极材料层203中形成可变功函数区。
接着，如图2J所示，去除所述经过回蚀刻的硬掩膜层205、所述牺牲层间介质层207和所述栅极结构两侧的侧壁206’。采用本领域技术人员所熟习的各种适宜的技术实施所述去除过程，例如湿法蚀刻工艺。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，在抑制短沟道效应的同时，所形成的器件结构不影响MOSFET的其它电性参数的改善。
参照图3，其中示出了本发明提出的在栅极结构中形成有可变功函数区的半导体器件的制造方法的的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入，以调整所述栅极材料层的功函数；
在步骤302中，在所述栅极材料层上形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以在所述半导体衬底上形成栅极结构；
在步骤303中，回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；
在步骤304中，形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；
在步骤305中，蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；
在步骤306中，在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；
在步骤307中，执行第二离子注入，通过在所述栅极材料层的中部或侧部注入掺杂离子以调整所述栅极材料层的功函数。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成栅极介电层和栅极材料层，并执行第一离子注入，以调整所述栅极材料层的功函数；
在所述栅极材料层上形成硬掩膜层，并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层，以在所述半导体衬底上形成栅极结构；
回蚀刻所述硬掩膜层，以去除位于所述栅极结构顶部的两侧上方的硬掩膜层；
形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层；
蚀刻所述侧壁材料层，以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁；
在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层；
执行第二离子注入，通过在所述栅极材料层的中部或侧部注入掺杂离子以调整所述栅极材料层的功函数。
2.根据权利要求1所述的方法，其特征在于，所述栅极材料层包括多晶硅层。
3.根据权利要求1所述的方法，其特征在于，所述栅极介电层包括氧化物层。
4.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的构成材料包括氮化物。
5.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻工艺实施所述回蚀刻。
6.根据权利要求5所述的方法，其特征在于，所述湿法蚀刻的腐蚀液为热磷酸。
7.根据权利要求1所述的方法，其特征在于，采用共形沉积工艺形成所述侧壁材料层。
8.根据权利要求1所述的方法，其特征在于，所述牺牲层间介质层的形成过程包括以下步骤：在所述半导体衬底上形成一牺牲层间介质层，并研磨所述牺牲层间介质层以使其表面与所述硬掩膜层的顶部平齐；回蚀刻所述牺牲层间介质层以完全露出所述硬掩膜层及两侧的侧壁。
9.根据权利要求1所述的方法，其特征在于，所述第一离子注入和所述第二离子注入的注入离子均包括元素周期表中Ⅲ族和Ⅴ族范围内的任一元素的离子。
10.根据权利要求1所述的方法，其特征在于，所述第一离子注入和所述第二离子注入的注入剂量均为10×e10-10×e20离子/平方厘米。
11.根据权利要求1所述的方法，其特征在于，所述第一离子注入和所述第二离子注入的注入离子不同或者注入离子相同但注入剂量不同，以在所述栅极材料层中形成可变功函数区。
12.根据权利要求1所述的方法，其特征在于，在所述栅极材料层的中部注入掺杂离子包括以下步骤：以所述硬掩膜层两侧的侧壁为掩膜，去除所述硬掩膜层，并执行所述第二离子注入；去除所述侧壁和所述牺牲层间介质层。
13.根据权利要求1所述的方法，其特征在于，在所述栅极材料层的侧部注入掺杂离子包括以下步骤：去除所述硬掩膜层两侧的侧壁；执行所述第二离子注入；去除所述硬掩膜层、所述牺牲层间介质层和所述栅极结构两侧的侧壁。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210476462.1A CN103839809B (zh) | 2012-11-21 | 2012-11-21 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210476462.1A CN103839809B (zh) | 2012-11-21 | 2012-11-21 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839809A CN103839809A (zh) | 2014-06-04 |
| CN103839809B true CN103839809B (zh) | 2016-09-21 |
Family
ID=50803196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210476462.1A Active CN103839809B (zh) | 2012-11-21 | 2012-11-21 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839809B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790640A (zh) * | 2004-12-16 | 2006-06-21 | 三星电子株式会社 | 擦除效率改善的非易失存储器及其制备方法 |
| CN102169901A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 |
| CN102349133A (zh) * | 2009-01-12 | 2012-02-08 | 台湾积体电路制造股份有限公司 | 半导体器件及半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343431B1 (ko) * | 2000-09-04 | 2002-07-11 | 윤덕용 | 극소채널 ｍｏｓ 트랜지스터 제조방법 |
| US20090053883A1 (en) * | 2007-08-24 | 2009-02-26 | Texas Instruments Incorporated | Method of setting a work function of a fully silicided semiconductor device, and related device |
-
2012
- 2012-11-21 CN CN201210476462.1A patent/CN103839809B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790640A (zh) * | 2004-12-16 | 2006-06-21 | 三星电子株式会社 | 擦除效率改善的非易失存储器及其制备方法 |
| CN102349133A (zh) * | 2009-01-12 | 2012-02-08 | 台湾积体电路制造股份有限公司 | 半导体器件及半导体器件的制造方法 |
| CN102169901A (zh) * | 2011-03-01 | 2011-08-31 | 清华大学 | 具有异质栅极功函数的隧穿场效应晶体管及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103839809A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470135B (zh) | 半导体器件制造方法 | |
| TWI383490B (zh) | 半導體裝置之製造方法 | |
| TWI327777B (en) | Strained silicon mos device with box layer between the source and drain regions | |
| CN105097556B (zh) | FinFET及其制造方法 | |
| TWI483399B (zh) | 具有無尖端磊晶源極／汲極區域之半導體裝置 | |
| TWI484567B (zh) | 半導體結構與其製造方法 | |
| CN105470133B (zh) | 半导体器件制造方法 | |
| US7459382B2 (en) | Field effect device with reduced thickness gate | |
| JP2009081163A (ja) | 半導体装置およびその製造方法 | |
| CN109390399A (zh) | 一种ldmos器件及其制造方法和电子装置 | |
| CN105470256B (zh) | Cmos器件及其制造方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN109427670A (zh) | 周围包裹的外延结构和方法 | |
| TW200524156A (en) | Devices with high-k gate dielectric | |
| CN106298934B (zh) | 一种鞘层沟道结构的垂直纳米线器件及其制备方法 | |
| CN108091574A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| JP2022500879A (ja) | トランジスタの製造方法及びゲートオールアラウンドデバイス構造 | |
| US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
| CN103681333B (zh) | 一种半导体器件的制造方法 | |
| CN103681340B (zh) | 一种半导体器件及其制造方法 | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN103839809B (zh) | 一种半导体器件的制造方法 | |
| CN106981424A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| TW201114035A (en) | Improved trench termination structure | |
| CN103632971B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |