CN1628388A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN1628388A
CN1628388A CNA018144721A CN01814472A CN1628388A CN 1628388 A CN1628388 A CN 1628388A CN A018144721 A CNA018144721 A CN A018144721A CN 01814472 A CN01814472 A CN 01814472A CN 1628388 A CN1628388 A CN 1628388A
Authority
CN
China
Prior art keywords
current
carrying part
semiconductor device
area
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018144721A
Other languages
English (en)
Inventor
斯里坎斯·B.·萨马佛弗达姆
飞利浦·J.·托斌
小威廉·J.·泰勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1628388A publication Critical patent/CN1628388A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件(10)具有覆盖绝缘层(14)的导体，并且具有第一导电部分(20)、第二导电部分(30)以及第三导电部分(40)。第二导电部分(30)位于第一(20)和第三导电部分(40)之间。第一导电部分(20)具有第一元素，并且第三导电部分(40)包括一种金属和硅，而没有大量的第一元素。该导体可以是一个栅极或电容电极。

Description

半导体器件及其形成方法
技术领域
本发明一般涉及半导体器件及其方法的领域。更加具体来说，它涉及半导体器件，以及用于形成包含具有变化成份的导体的半导体器件的方法。
背景技术
多晶硅锗合金(SiGe)栅极有助于减小在N-和P-MOSFET中的多损耗效应(poly depletion effect)。但是，硅锗合金一般与特定的硅化物聚合体不相容。具体来说，SiGe与例如硅化钴或硅化钛这样的金属硅化物不相容。在这些情况中，钴与下层的锗或钛形成高电阻相，例如形成锗化钴(CoGe)、二锗化钴(CoGe2)、锗化钛(TiGe)或者二锗化钛(TiGe2)。
例如，锗倾向于在硅化物/聚合物界面上分离。这种分离可能导致锗从栅绝缘界面上脱离的缺点。反过来，这可能对器件的功函数具有不良的影响，具体来说，功函数可能增加。
为了克服这种问题，硅层可以形成在硅锗合金上，以提供用于硅化的硅层。在硅化处理过程中，可能消耗一些硅层。尽管该技术产生一定的效果，但是仍然存在问题。具体来说，在每次形成一个器件时执行的温度循环过程中，锗容易扩散到硅层中。这消耗该硅锗层，使其接近于绝缘体，并且从硅锗栅极所获得的一些好处(减小多损耗效应)可能丧失。即使在存在有额外的硅层的情况下，在硅层中扩散的锗可能形成CoGe2、CoGe、TiGe和/或TiGe2，并且对栅极硅化物薄膜电阻具有不利影响。具体来说，由于这些锗的组合物的存在，薄膜电阻可能增加。
在一个参考文献中，薄的氮化硅膜可能置于硅层的上方。氮化硅膜可能减小从门电平向上扩散的量；但是，由于氮化硅膜是一个绝缘层，因此由于较高的薄膜电阻可能导致对该器件的性能具有不利的影响。
上述列举的问题不是所有存在的问题，而是其中一些倾向于损害现有器件和技术的效果的问题。还存在其它值得注意的问题；但是上文所述的问题足以证明在现有技术中的方法不能够完全令人满意。特别地，现有技术不能够适当地处理和/或避免可能对器件的性能具有不利影响的特定元素向上扩散，并且不能够避免形成例如CoGe2、CoGe、TiGe和/或TiGe2这样的有损性能的组合物。
附图说明
本发明通过举例而说明并且不限于附图中所示，其中相同的参考标号表示相同的部件，其中：
图1包括示出包含绝缘区和栅绝缘体的半导体器件的一部分的截面示图；
图2包括在图1中形成第一导电部分之后的示意图；
图3包括在图2中形成第二导电部分之后的示意图；
图4包括在图3中形成第三导电部分之后的示意图；
图5包括在图4中形成侧壁衬垫及扩展以及源区/漏区注入之后的示意图；
图6包括在图5中淀积金属膜之后的示意图；
图7包括在图6中与金属膜发生反应以形成硅化物的示意图；以及
图8包括在图7中基本上完成半导体器件的形成之后的示意图。
本领域的技术人员应当知道在图中的部件是为了简单和清楚起见而示出的，并且不一定按照比例。例如，在该图中的一些元件的尺寸可能相对于其它元件被夸大，以有助于对本发明的实施例的理解。
具体实施方式
在一个实施例中，公开一种包括绝缘层和导电体的半导体器件，以及其形成方法。该绝缘层形成在半导体基片上，并且导电体形成在绝缘层上。导电体包括第一导电部分、第二导电部分以及第三导电部分。第二导电部分位于第一和第三导电部分之间。第一导电部分包括第一元素，以及第三导电部分包括一种金属和硅，而没有大量的第一元素。
在另一个实施例中，公开一种包括绝缘层和导电体的半导体器件。该绝缘层覆盖一个半导体基片，并且该导电体覆盖该绝缘层。该导电体是一个栅极或电容电极。该导电体包括第一导电部分、第二导电部分、第三导电部分和第四导电部分。第二导电部分位于第一和第三导电部分之间并且具有与第一、第三和第四导电部分不同的成份。第三导电部分位于和第二和第四导电部分之间，并且具有与第一和第四导电部分不同的成份。本发明由所附权利要求来限定，并且当结合在此所述的实施例来阅读该权利要求时可以得到更好的理解。
图1包括根据本发明一个实施例的半导体器件10。在该半导体器件中所包含的是一个半导体器件基片12、绝缘区13和栅绝缘体14。半导体器件基片12可以包括一个硅晶片、硅锗晶片、硅在绝缘体上的晶片、或者任何其它用于形成半导体器件的基片。绝缘区13可以包括热二氧化硅、淀积的二氧化硅、氧氮化硅、或者在本领域中已知的任何其它绝缘材料。绝缘区13可以通过热生长、化学气相淀积(CVD)、或者本领域所公知的任何其它方法而形成。作为绝缘层的栅绝缘体14可以包括二氧化硅、氧化锆、或者任何其它绝缘膜。栅绝缘膜14的厚度可以变化；但是，在一个实施例中，其厚度可以在大约0.2-12.0纳米的范围内。
下面转到图2，第一导电膜20形成在栅绝缘层14上。在一个实施例中，第一导电膜20可以包括一个栅极或电容电极。通常，第一导电膜20可以包括一个或多个IVA族元素(即，C，Si，Ge，Sn，Pb)。具体来说，该第一导电膜20可以包括硅锗。在一个实施例中，该第一导电膜20可以具有大约5-75原子百分比的锗。第一导电膜20还可以包括硅锗碳合金。但是本领域的普通技术人员认识到第一导电膜20的厚度可以具有较大的变化，在一个实施例中，可以使用在20-150纳米范围内的厚度。在一个特定的实施例中，该薄膜的厚度可能大约为120纳米。如本领域所公知，第一导电膜20可以通过许多不同的方法而淀积，例如CVD方法，但不限于此。如本领域所公知，第一导电膜20可以掺杂有一种或多种元素。在一个实施例中，在淀积图3-8中所示的后续形成的薄膜之前，第一导电膜20可能经过一个或多个掺杂步骤。这种注入可以被称为预掺杂处理。
转到图3，第二导电部分30形成在第一导电膜20上(也被称为第一导电部分)。在一个实施例中，该第二导电部分30可以是一个阻挡膜(或者阻挡层)。具体来说，该阻挡膜可以包括一种金属或具有例如氮、氧和碳这样的元素的金属化合物，例如金属氮化物、金属碳化物、金属氧氮化物和/或金属氧氮碳化物。在一个实施例中，该第二导电部分可以被用于减小或避免一种或多种元素从第一导电膜20向上扩散。具体来说，在一个实施例中，第一导电膜20包括硅锗，第二导电部分30可以是防止锗向上扩散的阻挡膜。如在上文中所述，这种向上扩散的防止可能有助于减小或完全避免形成例如锗化钴这样的有害组合物。反过来，可能由于较低的薄膜电阻而导致更好的器件性能。
如本领域技术人员所知第二导电部分30可以具有各种厚度；但是，在一个实施例中，该厚度可以在大约3-50纳米的范围内。在一个实施例中，该范围可能大约为10-30纳米，并且在一个更加具体的实施例中，该厚度可能大约为15纳米。该薄膜可以用本领域所知的任何方法来淀积。例如，可以使用CVD或PVD方法。在一个实施例中，可以在预掺杂处理中，通过第二导电部分30对第一导电部分20进行注入。
下面转到图4，第三导电部分40形成在第二导电部分30上。在一个实施例中，该第三导电部分40可以是多晶硅。具体来说，该导电膜可以是一个有助于硅化处理的顶膜。尽管其厚度可以具有较大的变化，但是在一个实施例中，其厚度可以在大约20-200纳米的范围内。在一个实施例中，其厚度可以在大约30-100纳米的范围内。在一个更加具体的实施例中，该厚度可以大约为50纳米。该薄膜可以通过任何本领域所公知的方法来淀积，例如CVD方法，但不限于此。如本领域所公知，该薄膜可以被注入一种或多种导电性增强掺杂剂，以增加其导电性。
图4中还示出一种可选的防反射涂层(ARC)42。在一个实施例中，ARC42可以是氮化硅膜。该氮化硅膜可以具有在大约10-50纳米范围内的厚度。应当知道，可以包含该薄膜，以提高在光刻过程中的分辨率。ARC42可以通过在本领域中所公知的任何方法来淀积。
接着转到图5，接着形成侧壁衬垫50、衬垫绝缘体52、轻微掺杂的源极和漏极55和54、以及重度掺杂的源极和漏极57和56。为了获得在图5中所示的器件，图4的器件可以用本领域所公知的方法来构图。侧壁衬垫50可以是本领域中所通用的任何衬垫。在一个实施例中，侧壁衬垫50可以是通过CVD来淀积的氮化硅。衬垫绝缘体52可以用TEOS方法来淀积。其厚度可以具有较大变化。在一个实施例中，其厚度可以在大约5-25纳米的范围内。区域54和55是掺杂区域，其通过本领域中所公知的离子注入方法而形成。区域56和57类似地通过本领域所公知的离子注入方法而形成。用于区域54和55的剂量可以在大约2×1014至大约1×1015离子每平方厘米之间。区域56和57可以具有在大约2×1015至大约6×1015离子每平方厘米之间的剂量。本领域的技术人员将认识到不同剂量和材料可以用于这种掺杂。
现在转到图6，淀积一个薄膜60。尽管如本领域所公知可以使用任何金属作为这一薄膜，但是在一个实施例中，金属膜60可以包括钴、钛和/或镍。尽管其厚度可改变，但是在一个实施例中其厚度可以在大约5-25纳米的范围内。在一个实施例中，其厚度可以在10-20纳米的范围内。并且在一个更加具体的实施例中，其厚度可以为大约10纳米。该薄膜可以通过本领域中已知的任何方法来淀积，包括但不限于CVD或PVD方法。
下面转到图7，通过使淀积的金属膜60与暴露的硅进行反应而形成硅化物膜70和72。通过仔细观察图7可以看出，至少一部分硅在形成硅化物膜70和72中消耗。尽管所消耗的硅的量可能具有较大的变化，但是在一个实施例中可能消耗大约30纳米的硅。
最后转到图8，形成一个绝缘膜80、导电插塞83、互连导电膜82和钝化膜84。绝缘膜80可以包括各种不同的材料，包括但不限于TEOS或BPSG。互连插塞83可以包括钨，或者任何其它本领域所知的导电金属。互连导电膜82可以包括铝、铜或任何其它本领域所知的导电材料。钝化膜84可以包括氧氮化硅、由氮化硅所覆盖的PSG等等。如本领域所知，在薄膜80、83、82和84中的成份的厚度都可以变化。
参见图1-8，可以看出本发明的优点。具体来说，参见图5，第二导电膜30可以提供显著的优点。特别地，在侧壁衬垫50的形成过程中，半导体器件10可以受到超过700℃的温度的作用。在这些温度范围内，在第一导电区域20中的一种或多种元素可能向着第三导电区域40向上扩散。如果没有分离第一导电区域20和第三导电区域40的第二导电区域30，则可能发生该向上扩散，从而一种或多种元素可能变为第三导电区域40的一部分，这可能在整个器件上产生有害的影响。特别地，向上扩散可能增加薄膜电阻。更加具体来说，如果第一导电区域20包括硅锗，则锗向上扩散到第三导电区域40中可能导致在图6和7中所示的反应步骤过程中形成锗化硅、二锗化硅、锗化钛和/或二锗化钛。
另外，从第一导电层的锗的损耗将增加该层面的功函数。但是，随着第二导电膜30的出现，可以减小或完全消除向上扩散。另外，由于第二导电膜30是导电的，因此由膜20、30和40所示的叠层的垂直电阻不会受到不良的影响。
参见图5，在源极和漏极掺杂剂激活退火步骤过程中，半导体器件10还受到高温处理。在这些步骤过程中，该器件可能受到高达约1050℃的温度的作用。如上文所述，这种高温可能导致在第一导电膜20中的特定元素的向上扩散。由于薄膜电阻的增加和不同的功函数，该向上扩散可能再次对器件的性能造成不良影响。第二导电膜30的存在防止出现向上扩散的情况，同时不会对该叠层的垂直电阻造成不良影响。
类似地，参见图7，该器件10可能在硅化反应步骤过程中受到高温的作用。具体来说，在该步骤过程中的温度可能超过800℃。如上文所述，这种高温可能造成可以用第二导电膜30减小或消除的向上扩散。
参见图2-3，可以看出本发明的另一个优点。在第一导电膜20的淀积之后，薄膜20可以被注入，使得一种或多种元素的浓度分布可以被分级。具体来说，在第一导电膜20中使用锗的实施例中，可以执行掺杂，使得在第一导电膜20的上表面附近的锗的浓度大大小于在栅氧化物14附近的锗的浓度。如本领域所公知，在锗浓度中的不同可能具有较大变化。在一个实施例中，锗浓度的不同可能相对于第一导电膜20的上表面和栅绝缘体14的上表面具有一个或多个量级的变化。上述浓度的分级可能有例地减小或消除一种或多种元素的向上扩散，从而防止由于形成例如CoGe2、CoGe、TiGe和/或TiGe2这样的不希望出现的高电阻组合物而导致性能下降。
总而言之，导电阻挡膜可以用于两个导电部分之间(直接在它们之间或者由一个或多个插入膜或层面所分离)，从而避免或甚至消除在这些导电部分之间的一种或多种元素的扩散。在一个实施例中，这种薄的导电阻挡膜可能包括金属、金属氮化物、金属碳化物、金属氧化物和/或金属氧氮化物和/或金属氧氮碳化物(例如TiCNO)。这种薄膜可以用于防止例如锗这样的特定元素向上扩散到相邻的薄膜，例如硅顶膜。在一个实施例中，硅锗膜可以在阻挡膜形成之前被注入以保证在接近于绝缘体/硅锗界面附近的硅锗膜中的高掺杂浓度。上硅膜可以在阻挡膜形成之后被注入，以保证与例如硅化钴这样的硅化物的低电阻接触。在硅锗膜中的锗浓度可以在阻挡膜/硅锗界面附近减小，以减小用于锗向上扩散的驱动力。如本领域所公知，在上述步骤中的各个薄膜的厚度可以被调节，以获得最佳结构。
在上述说明书中，已经参照具体的实施例描述本发明。但是，本领域的普通技术人员显然可以看出，可以作出各种改变和变化而不脱离在下文的权利要求中所述的本发明的范围。相应地，该说明书和附图被认为是说明性而非限制性的，并且所有这种变型被认为是包含在本发明的范围内。
上文已经参照具体的实施例描述效果、其它优点和对问题的解决方案。但是，该效果、优点、对问题的解决方案以及可能使任何效果、优点或解决方案变得更加显著的任何要素不是任何或所有权利要求的关键、必要或本质的特征或要素。如在此所用，术语“包括”、“包含”或者任何其它变型是非排它性的包含，即，包含一系列要素的处理、方法、设备或装置并非仅仅包含这些要素，而是可以包含其它没有明确列出或者这种处理、方法、设备或装置所固有的要素。

Claims (31)

1.一种半导体器件，其中包括：
覆盖基片的绝缘层；以及
覆盖该绝缘层的导体，其中：
该导体包括第一导电部分、第二导电部分和第三导电部分；
第二导电部分位于第一和第三导电部分之间；
第一导电部分包括第一元素；以及
第三导电部分包括一种金属和硅，而没有大量的第一元素。
2.根据权利要求1所述的半导体器件，其中第二导电部分包括一个阻挡层。
3.根据权利要求1所述的半导体器件，其中该导体进一步包括在第二导电部分和第三导电部分之间的含硅层。
4.根据权利要求1所述的半导体器件，其中：
第三导电部分包括金属硅化物；以及
第二导电部分包括一个阻挡层。
5.根据权利要求1所述的半导体器件，其中：
第一元素是IVA族元素；
第一导电部分进一步包括一种不同的IVA族元素；以及
第三导电部分包括该不同的IVA族元素。
6.根据权利要求1所述的半导体器件，其中：
该导体是一个栅极；
第一导电部分包括硅；
第一元素是锗；
第二导电部分包括一个阻挡层；
该阻挡层包括一种金属以及选自氮、氧和碳的第二元素；以及
第三导电部分包括金属硅化物。
7.根据权利要求1所述的半导体器件，其中：
第一元素是锗；以及
第一导电部分包括硅并且具有大约5-75原子百分比的锗。
8.根据权利要求1所述的半导体器件，其中：
第一导电部分具有第一区域和第二区域，第一区域比第二区域更加接近于该基片，第二区域比第一区域更加接近于第二导电部分；以及
第一区域具有比第二区域更高的第一元素的浓度。
9.根据权利要求1所述的半导体器件，其中第一导电部分进一步包括一种导电性增强掺杂剂。
10.根据权利要求1所述的半导体器件，其中该半导体器件进一步包括一个包含导电性增强掺杂剂的硅膜。
11.一种半导体器件，其中包括：
覆盖一个基片的绝缘层；以及
覆盖该绝缘层的导体，其中：
该导体选自栅极和电容电极；
该导体包括第一导电部分、第二导电部分、第三导电部分和第四导电部分；
第二导电部分位于第一和第三导电部分之间，并且具有与第
一、第三和第四导电部分不同的成分；以及
第三导电部分位于第二和第四导电部分之间，并且具有与第一和第四导电部分不同的成份。
12.根据权利要求11所述的半导体器件，其中该第二导电部分包括一个阻挡层。
13.根据权利要求11所述的半导体器件，其中该第三导电部分包括硅。
14.根据权利要求11所述的半导体器件，其中：
第四导电部分包括金属硅化物；以及
以及第二导电部分包括一个阻挡层。
15.根据权利要求11所述的半导体器件，其中：
第一元素是IVA族元素；
第一导电部分进一步包括一种不同的IVA族元素；以及
第三导电部分包括该不同的IVA族元素。
16.根据权利要求11所述的半导体器件，其中：
该导体是一个栅极；
第一导电部分包括硅和锗；
第二导电部分包括一个阻挡层；
该阻挡层包括一种金属以及选自氮、氧和碳的第二元素；以及
第三导电部分包括硅；以及
第四导电部分包括金属硅化物。
17.根据权利要求11所述的半导体器件，其中第一导电部分具有大约5-75原子百分比的锗。
18.根据权利要求11所述的半导体器件，其中：
第一导电部分具有第一区域和第二区域，第一区域比第二区域更加接近于该基片，第二区域比第一区域更加接近于第二导电部分；以及
第一区域具有比第二区域更高的锗浓度。
19.根据权利要求11所述的半导体器件，其中第一导电部分进一步包括一种导电性增强掺杂剂。
20.根据权利要求11所述的半导体器件，其中该第三导电部分进一步包括一种导电性增强掺杂剂。
21.一种用于形成半导体器件的方法，其中包括：
形成覆盖基片的绝缘层；以及
形成覆盖该绝缘层的导体，其中：
该导体包括第一导电部分、第二导电部分和第三导电部分；
第二导电部分位于第一和第三导电部分之间；
第一导电部分包括第一元素；以及
第三导电部分包括一种金属和硅，而没有大量的第一元素。
22.根据权利要求21所述的方法，其中第二导电部分包括一个阻挡层。
23.根据权利要求21所述的方法，其中形成该导体的步骤包括：
在第二导电部分上形成一个硅层；
在该硅层上形成一个金属层；以及
使该硅层和金属层发生反应以形成金属硅化物，其中第二导电部分基本上防止第一元素与该金属层发生反应。
24.根据权利要求21所述的方法，其中：
第三导电部分包括金属硅化物；以及
第二导电部分基本上防止第一元素扩散到第三导电部分中。
25.根据权利要求21所述的方法，其中：
第一元素是IVA族元素；
第一导电部分进一步包括一种不同的IVA族元素；以及
第三导电部分包括该不同的IVA族元素。
26.根据权利要求21所述的方法，其中：
该导体是一个栅极；
第一导电部分包括硅；
第一元素是锗；
第二导电部分包括一个阻挡层；
该阻挡层包括一种金属以及选自氮、氧和碳的第二元素；以及
第三导电部分包括金属硅化物。
27.根据权利要求21所述的方法，其中：
形成该导体的步骤包括：
形成第一导电部分；以及
在形成第一导电部分之后形成第二导电部分；以及
该方法进一步包括使第一和第二导电部分暴露在至少大约600℃的温度下。
28.根据权利要求21所述的方法，其中：
第一元素是锗；以及
第一导电部分包括硅并且具有大约5-75原子百分比的锗。
29.根据权利要求21所述的方法，其中：
第一导电部分具有第一区域和第二区域，第一区域比第二区域更加接近于该基片，第二区域比第一区域更加接近于第二导电部分；以及
第一区域具有比第二区域更高的第一元素的浓度。
30.根据权利要求21所述的方法，其中形成导体的步骤包括：
形成第一导电部分；
对该第一导电部分的至少一部分进行掺杂；以及
在对该第一导电部分的至少一部分进行掺杂之后形成第二导电部分，其中第二导电部分包括一个阻挡层。
31.根据权利要求21所述的方法，其中该方法进一步包括：
在第二导电部分上形成一个硅层；
对该基片和该硅层的部分进行掺杂；以及
从该硅层的至少一部分形成第三导电部分。
CNA018144721A 2000-07-21 2001-07-18 半导体器件及其形成方法 Pending CN1628388A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/621,804 US6423632B1 (en) 2000-07-21 2000-07-21 Semiconductor device and a process for forming the same
US09/621,804 2000-07-21

Publications (1)

Publication Number Publication Date
CN1628388A true CN1628388A (zh) 2005-06-15

Family

ID=24491704

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA018144721A Pending CN1628388A (zh) 2000-07-21 2001-07-18 半导体器件及其形成方法

Country Status (8)

Country Link
US (1) US6423632B1 (zh)
EP (1) EP1305831A2 (zh)
JP (1) JP2004515908A (zh)
KR (1) KR20030018057A (zh)
CN (1) CN1628388A (zh)
AU (1) AU2001276981A1 (zh)
TW (1) TW526596B (zh)
WO (1) WO2002009178A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252146B (zh) * 2007-02-21 2010-06-23 国际商业机器公司 半导体结构及其制造方法
CN103681340A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503844B2 (en) * 2001-06-06 2003-01-07 Infineon Technologies, Ag Notched gate configuration for high performance integrated circuits
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US20030211701A1 (en) * 2002-05-07 2003-11-13 Agere Systems Inc. Semiconductor device including an isolation trench having a dopant barrier layer formed on a sidewall thereof and a method of manufacture therefor
US6828618B2 (en) * 2002-10-30 2004-12-07 Freescale Semiconductor, Inc. Split-gate thin-film storage NVM cell
US6927454B2 (en) * 2003-10-07 2005-08-09 International Business Machines Corporation Split poly-SiGe/poly-Si alloy gate stack
US20050136633A1 (en) * 2003-12-18 2005-06-23 Taylor William J.Jr. Blocking layer for silicide uniformity in a semiconductor transistor
KR100593444B1 (ko) * 2004-02-12 2006-06-28 삼성전자주식회사 모오스 바렉터를 갖는 반도체소자 및 그것을 제조하는 방법
US20050199872A1 (en) * 2004-03-10 2005-09-15 Tokyo Electron Limited Of Tbs Broadcast Center Silicon-germanium thin layer semiconductor structure with variable silicon-germanium composition and method of fabrication
US7220650B2 (en) * 2004-04-09 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer for semiconductor device and fabrication method thereof
JP2005353831A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体装置
WO2006021907A1 (en) * 2004-08-24 2006-03-02 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing such a semiconductor device
US7109079B2 (en) * 2005-01-26 2006-09-19 Freescale Semiconductor, Inc. Metal gate transistor CMOS process and method for making
FR2886763B1 (fr) * 2005-06-06 2007-08-03 Commissariat Energie Atomique Procede de realisation d'un composant comportant au moins un element a base de germanium et composant ainsi obtenu
JP2006344017A (ja) * 2005-06-09 2006-12-21 Hitachi Ltd センサネットワークシステム及びセンサネットワークのデータ処理方法
KR100652426B1 (ko) 2005-08-16 2006-12-01 삼성전자주식회사 도펀트 침투를 방지한 반도체 소자의 커패시터 및 그제조방법
US8124515B2 (en) * 2009-05-20 2012-02-28 Globalfoundries Inc. Gate etch optimization through silicon dopant profile change
US11081562B2 (en) * 2020-01-06 2021-08-03 Nanya Technology Corporation Semiconductor device with a programmable contact and method for fabricating the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407855A (en) 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5364803A (en) * 1993-06-24 1994-11-15 United Microelectronics Corporation Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure
KR0179677B1 (ko) * 1993-12-28 1999-04-15 사토 후미오 반도체장치 및 그 제조방법
JP2692590B2 (ja) 1994-06-29 1997-12-17 日本電気株式会社 半導体装置およびその製造方法
US5585300A (en) 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5504041A (en) 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
WO1998013880A1 (en) * 1996-09-25 1998-04-02 Advanced Micro Devices, Inc. POLY-Si/POLY-SiGe GATE FOR CMOS DEVICES
US5780350A (en) * 1997-01-30 1998-07-14 Lsi Logic Corporation MOSFET device with improved LDD region and method of making same
FR2765394B1 (fr) 1997-06-25 1999-09-24 France Telecom Procede d'obtention d'un transistor a grille en silicium-germanium
FR2775119B1 (fr) 1998-02-19 2000-04-07 France Telecom Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grille composite si/si 1-x ge x, o inferieur a x inferieur ou egal a 1.
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
TW495980B (en) * 1999-06-11 2002-07-21 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US6787805B1 (en) * 1999-06-23 2004-09-07 Seiko Epson Corporation Semiconductor device and manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252146B (zh) * 2007-02-21 2010-06-23 国际商业机器公司 半导体结构及其制造方法
CN103681340A (zh) * 2012-09-20 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN103681340B (zh) * 2012-09-20 2017-04-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
EP1305831A2 (en) 2003-05-02
US6423632B1 (en) 2002-07-23
KR20030018057A (ko) 2003-03-04
TW526596B (en) 2003-04-01
JP2004515908A (ja) 2004-05-27
WO2002009178A2 (en) 2002-01-31
AU2001276981A1 (en) 2002-02-05
WO2002009178A3 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
CN1628388A (zh) 半导体器件及其形成方法
CN100340004C (zh) 半导体装置
CN1139973C (zh) 能减小寄生电容的半导体器件的制造方法
US6351013B1 (en) Low-K sub spacer pocket formation for gate capacitance reduction
KR100297173B1 (ko) 반도체장치및그제조방법
CN1134060C (zh) 超薄单相金属导体扩散阻挡层
KR890004463B1 (ko) 금속 전극 배선막을 가진 반도체 장치
US6614082B1 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
US20020037615A1 (en) Semiconductor device and method of fabricating the same
CN1335648A (zh) 用于降低源漏极间电阻的mos场效应管及其制造方法
CN1507057A (zh) 多重栅极结构及其制造方法
CN1790740A (zh) 半导体器件及用于形成栅极结构的方法
KR100748377B1 (ko) 반도체 디바이스 및 도전성 구조를 형성하기 위한 공정
CN1213845A (zh) 用于减少栅极结构中掺杂剂向外扩散的方法和装置
KR100669141B1 (ko) 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
CN101038879A (zh) 半导体器件及其制造方法
CN2731721Y (zh) 集成电路元件
CN1110084C (zh) 半导体基片中的小型接头及其制作方法
CN101032017A (zh) 双栅极cmos的制造
CN1610096A (zh) 利用自行对准金属硅化物制程形成多晶硅电容器的方法
KR20040010035A (ko) 반도체 장치 및 그 제조 방법
CN1236484C (zh) 半导体器件的金属接触结构及其形成方法
US6232208B1 (en) Semiconductor device and method of manufacturing a semiconductor device having an improved gate electrode profile
GB2371676A (en) Modification of dielectric constant of insulating layer by ion implantation
CN1127765C (zh) 互补型金属氧化物晶体管半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication