CN1213845A - 用于减少栅极结构中掺杂剂向外扩散的方法和装置 - Google Patents

用于减少栅极结构中掺杂剂向外扩散的方法和装置 Download PDF

Info

Publication number
CN1213845A
CN1213845A CN98118734A CN98118734A CN1213845A CN 1213845 A CN1213845 A CN 1213845A CN 98118734 A CN98118734 A CN 98118734A CN 98118734 A CN98118734 A CN 98118734A CN 1213845 A CN1213845 A CN 1213845A
Authority
CN
China
Prior art keywords
layer
silicon
silicon layer
grid structure
bedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98118734A
Other languages
English (en)
Other versions
CN1155056C (zh
Inventor
斯蒂芬·K·洛
克里斯廷·德姆
克里斯托弗·C·帕克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of CN1213845A publication Critical patent/CN1213845A/zh
Application granted granted Critical
Publication of CN1155056C publication Critical patent/CN1155056C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种用于减少集成电路中掺杂剂向外扩散的方法,该方法包括:形成一基底;在基底上形成一栅极氧化物层;在栅极氧化物层上形成一层状硅结构,该层状硅结构设置成用于阻止掺杂剂扩散,和在层状硅结构上形成一硅化物层。还公开了可以减少掺杂剂扩散的栅极结构。

Description

用于减少栅极结构中 掺杂剂向外扩散 的方法和装置
本发明涉及制造集成电路用栅极的方法和装置。更具体地说，本发明涉及用于在处理栅极结构时使栅极结构中掺杂剂向外扩散减小为最少的方法和装置。本发明还涉及可减少掺杂剂向外扩散的栅极结构。
随着对集成电路(如动态随机存取存储器DRAM集成电路)的需求，有效生产集成电路的需要不断增加。生产集成电路时在整个过程中必须保持集成工艺的集成度，这样可以增加集成电路的整体产量。
当形成栅极结构(如一栅极层互连)时，栅极结构的硅层中的掺杂剂在约800℃的高温下进行的退火处理时可以垂直扩散到栅极结构的硅化物层中。退火工艺可以用来驱使掺杂剂利用栅极结构产生一源极或一漏极，本领域的技术人员应明白这一点。
图1是一简图，示出了集成电路中传统的栅极结构所包含的各个层。典型地，一栅极结构104是集成电路(如DRAM集成电路)的一部分。栅极结构104包括一基底106。基底106一般是由硅形成，并包括与带有栅极结构的集成电路的形成有关的其它各层。例如，基底106可以包括各种绝缘层和导电层。
一栅极氧化物层108覆盖在基底106上，一掺杂硅层110形成于栅极氧化物层108之上，掺杂硅层110(典型地是多晶硅层)是用硼、磷、或砷之类的掺杂剂来掺杂的。一硅化物层116覆盖在掺杂硅层110上。一般地，硅化物层116电阻相对较低，通常由硅化物(如，钛硅化物或钨硅化物)形成。
在掺杂硅层110中存在的掺杂剂，在退火工艺中(如在约高于800℃的温度下)，可能会垂直扩散或迁移到硅化物层116中。据发现在退火过程中扩散到硅化物层116中的掺杂剂是约大于硅化物层116中掺杂剂的整个含量的50％，例如在50-70％范围内。
当掺杂剂扩散到硅化物层116中时，使硅化物层的电阻相对较低，到达硅化物层116的掺杂剂容易通过硅化层116侧向扩散。因为硅化物层一般覆盖在邻近、独特的掺杂区域，例如，在双重功能栅极(dual workfunction gate)之上，它们掺杂有不同的掺杂剂，所以，掺杂剂通过硅化物层侧向扩散会污染其它的区域。同样，掺杂剂在硅层110内的侧向扩散也会污染不同掺杂的区域。掺杂区域的污染一般会影响已含掺杂区域的器件的性能。所以，退火通常被限制，以减少在硅层110中的掺杂剂沿垂直方向和侧向扩散到硅化物层116中的扩散量。也就是，必须限制集成电路制造工艺的热预算，以减少污染。
虽然减少集成电路制造工艺的热预算一般会有效地减少掺杂区域的污染，但这并不是理想的办法。例如，当热预算被减少时，高温步骤，也就是在高于900℃的温度下进行的步骤，在整个集成电路中会被缩短。这种步骤用来例如恢复位错、使电介质重流动、激活掺杂结等。而且，对于DRAM，减少可恢复的位错量，由于增加了器件泄漏，它明显地损坏(减少)DRAM的保持时间。保持时间是DRAM单元保持其存储电荷的时间，它受存储电荷的泄漏率的限制。
所以，所需要的是用于减少在栅极结构中掺杂剂扩散的方法和装置，而不会影响包含栅极结构的集成电路的集成度和性能。
本发明提供了一种制造集成电路中包括阻档层的栅极结构的方法和装置。根据本发明的一个方面，一种用于集成电路中掺杂剂扩散减至最少的方法包括：形成一基底：在基底上形成一栅极氧化物层；在栅极氧化物层上形成一层状硅结构。一硅化物形成于层状硅结构之上。在一个实施例中，形成层状硅结构包括：在栅极氧化物层上沉积一掺杂硅层；在第一硅层上形成一第一氧化物层；氮化第一氧化物层；和蚀刻氮化的第一氧化物层，以暴露第一硅层的晶界处的氮化物。然后，一第二硅层或一硅化物层可以沉积在第一硅层的晶界处暴露的氮化物之上。在这一实施例中，氮化第一氧化物层使氮至少扩散到第一掺杂硅层的一部分中。
在另一实施例中，该方法包括：在栅极氧化物层上沉积一第一掺杂硅层；和执行一化学气相沉积，以在第一掺杂硅层上形成氧氮化物膜。一旦氧氮化物膜已形成，氧氮化物膜被蚀刻，以暴露第一硅层晶界上的氮化物。氧氮化物膜被蚀刻以后，在第一硅层晶界上被暴露的氮化物上沉积一第二硅层或一硅化物层。
根据本发明的另一方面，集成电路芯片上的一栅极结构包括：一基底，它包括一结区域；和一栅极氧化物层，该栅极氧化物层覆盖基底结区域的至少一部分。栅极结构还包括一形成于栅极氧化物层之上的层状硅结构形成于层状硅结构之上的硅化物层。在一个实施例中，层状硅结构包括至少一第一掺杂硅层和一第二掺杂硅层。在这一实施例中，层状硅结构可以包括一阻挡膜，它夹在第一硅层和第二硅层之间。在另一实施例中，硅结构包括一带有阻挡膜的单硅层，阻挡膜夹在硅层和硅化物层之间。
在另一实施例中，层状硅结构包括一第一掺杂多晶硅层和一第二多晶硅层。在又一实施例中，层状硅结构的厚度约在1000埃至2000埃之间。
根据本发明的又一方面，一种集成电路芯片上的栅极结构包括：一基底；一栅极氧化物层，它至少部分形成于基底之上；和一层状硅结构，它包括一第一掺杂硅层和一第一阻挡层，后者用于控制从第一掺杂硅层的掺杂剂扩散量。层状硅结构形成于栅极氧化物层之上，一硅化物层形成于层状硅结构之上。在一个实施例中，层状硅结构包括：一第二硅层；一第三硅层；一第二阻挡膜；和一第三阻挡膜。
在下面对本发明的详细说明以及附图中可以看出本发明的这些和其它特征以及优点。
联系附图，通过下面的介绍，就能更好地理解本发明及其优点，其中：
图1是一简图，示出了集成电路中传统的栅极结构的各层；
图2A是一简图，示出了集成电路中一第一栅极结构，它带有本发明一实施例的一阻挡层；
图2B是一简图，示出了集成电路中一第二栅极结构，它带有本发明一实施例的多个阻挡层；
图2C是一简图，示出了本发明一实施例中双重功能栅极的一部分；
图3是一流程图，示出了制造本发明一实施例中集成电路内带有一阻挡层的栅极结构的方法的有关步骤；
图4A是一简图，示出了本发明一实施例中的一第一硅层形成之前的栅极结构；
图4B是一简图，示出了图4A所示栅极结构在本发明一实施例中的一第一硅层形成之后的栅极情况；
图4C是一简图，示出了图4B所示栅极结构在本发明一实施例中一氧化物层沉积在第一硅层上以后的情况；
图4D是一简图，示出了图4C所示栅极结构在本发明一实施例中氧化物层被氮化并蚀刻以后的情况；
图4E是一简图，示出了图4D所示栅极结构在本发明一实施例中一硅化物层沉积在第一硅层上以后的情况；
图5是一流程图，示出了制造本发明一第二实施例中集成电路内带有一阻挡层的栅极结构的方法的有关步骤。
下面将参考附图中的几个说明性实施例，详细介绍本发明。在下面的描述中，为了提供对本发明透彻的了解，提出了许多具体的细节。然而，对于熟悉该技术的人很明显，在没有某些或所有这些细节时也可以实施本发明。在其它方面，为了简明，对一些熟知的结构和步骤没有进行描述。
为了减少在退火过程中掺杂剂向外扩散到栅极结构(如，一栅极互连结构)中硅化物层内的量，根据本发明的一个方面，在栅极结构中，形成一阻挡层，以阻止掺杂剂的扩散。图2A是一简图，示出了集成电路中的一第一栅极结构，它带有本发明一实施例的一阻挡层。必须知道的是，它仅作为说明性的实例，栅极的有些特征图形被扩大、而其它的又没有示出。
如图所示，栅极结构204是集成电路的一部分。这种集成电路是随机存取存储器(RAM,random access memory)，动态随机存取存储器(DRAM,dynamic random access memory)、同步动态随机存取存储器(SDRAM,synchronous dynamic random access memory)和只读存储器(ROM,read onlymemory)。其它集成电路，如专用集成电路(ASIC,application specificintegrated circuit)，归并动态随机存取存储器逻辑电路(嵌入式DRAM)或任何其它逻辑电路，也可以采用。
典型地，多个集成电路并列地形成于晶片上，当处理结束以后，切割晶片，将集成电路分成单个芯片，芯片组装起来，形成用于消费性产品(如计算机系统、单元式电话、个人数字助手或其它电器)中的最终产品。
栅极结构形成于一基底206上(如硅晶片)。其它基底(如砷化镓，锗，绝缘体上的硅或其它半导体材料)也可采用。基底可以或多或少地掺杂有具有预定电导率的掺杂剂，以取得理想的电特性。基底206可以包括许多其它与栅极204的形成有关的层，最普通的，栅极结构204的集成电路就是其一部分。如，基底206可以包括绝缘层、导电层和各种结区域，熟悉该技术的人都会知道这一点。
一栅极氧化物层208覆盖在基底206上。栅极氧化物层208一般可用于任何合适的材料形成，如热生长氧化物或氮化的氧化物。一硅层210形成于栅极氧化物层208。硅层210，它可以是多晶硅层，如掺杂有掺杂剂(如硼，磷，砷)的多晶硅层。一阻挡层212位于硅层210上面，在上述实施例中，它是氮化物，它位于硅层210的晶界内，如在硅层210内并特别接近硅层210的上表面。
在与用栅极结构204形成一源极或一漏极有关的退火过程中，阻挡层212起着减少掺杂剂从硅层210垂直地和侧向向外扩散的量的作用。必须知道的是阻挡层212在退火时控制掺杂剂扩散，同时还保持一低的接触电阻。在退火过程中高温处理时(约高于900℃的处理温度)，阻挡层212基本保持其完整性。
在阻挡层212上设置有一硅化物层214。一般地，硅化物层214的电阻低，在一个实施例中，硅化物层214可以由钛的硅化物(TiSix)。其它的硅化物，如钨的硅化物(WSix)，钼的硅化物(MoSix)，钽的硅化物(TaSix)，钴的硅化物(CoSix)，或其它的硅化物，也可以采用。
阻挡层212减小掺杂剂从硅层210垂直向硅化物层214扩散的量，硅层210,214和阻挡层212一起形成一层状硅结构220，层状硅结构220可以包括基本任意数量的硅层和阻挡层。后面将参考图2B介绍带有硅结构且包括多个硅层和阻挡层的栅极结构。
如图所示，栅极结构204可以还包括一介电层218，它形成于硅化物层214之上。一般地，介电层218可以用来隔离栅极结构的不同层和包括有栅极结构204的集成电路的其它层。介电层对后续工艺可以起着蚀刻停止层的作用，如形成一无边接触。
栅极结构204的尺寸(如厚度)一般变化很大。栅极结构204中每层的厚度取决于栅极结构204所应用的场合。如，0.175微米DRAM代的各层厚度可以小于0.25微米DRAM代的各层厚度。在一个实施例中，栅极氧化物层208的厚度在约30埃至约100埃，如在约60埃至约65埃之间。在这一实施例中，层状硅结构的厚度在约1000埃至约2000埃之间，而硅化物层214的厚度在约500埃至约2000埃之间。
下面参考图2B，根据本发明的实施例，介绍带有多个阻挡层的一第二栅极结构的结构。一栅极结构234，类似于图2A所示的栅极结构204，可以是集成电路(如一DRAM)的一部分。栅极结构234包括一基底236。一栅极氧化物层238覆盖在基底236之上。在上述实施例中。在栅极氧化物层238上形成了一多层硅结构220。
多层硅结构包括多个硅层240,244,248以及多个阻挡层242,246,250。每个硅层240,244,248可以由合适的硅(如多晶硅)形成。一般地，硅层240，它基本上直接覆盖在栅极氧化物层238之上，掺杂有掺杂剂(如硼、磷、或砷)。每个硅层244,248可以掺杂也可以不掺杂。如果硅层244,248中任何一个被掺杂，在上述实施例中，硅层244,248的掺杂与硅层240不同，如，用不同的掺杂剂来掺杂。然而，必须知道的，在另一实施例中，所有硅层240,244,248用基本相同的掺杂剂来掺杂。
阻挡层242,246一般位于硅层240,244,248之间，具体地说，如图所示，阻挡层242位于硅层240,244之间，阻挡层246位于硅层244,248之间。一阻挡层，如位于硅层240之上的阻挡层242，可以是一氮化物膜，它位于硅层240顶部附近的晶界内。在一个实施例中，阻挡层是用氮化处理来形成的，后面将参考图3详细介绍这一点。
阻挡层242是用来减少在退火处理时从硅层240垂直向外扩散的掺杂剂量。多阻挡层242,246,250基本在层状硅结构220上产生阻挡层矩阵，以更好地控制从硅结构扩散出去的掺杂剂量。换句话说，通过在硅结构220中提供多个阻挡层242,246,250，可以更好地控制栅极结构234中掺杂剂的垂直和侧向扩散。
一硅化物层256，它可以由包括(但不局限于)钛硅化物或钨硅化物在内的硅化物形成。如上所述，硅结构220中的阻挡层242,246,250减少了掺杂剂从硅层240扩散到硅化物层256中的量。在一个实施例中，栅极结构234可以包括一介电层258，它形成于硅化物层256之上。介电层258一般可以用于将栅极结构234的不同层和包含栅极结构234的集成电路的其它层隔离开。
使用阻挡层来控制掺杂剂扩散的栅极结构可以用于各种不同场合。因为阻挡层可以减少向硅化物层的垂直扩散和通过硅化物层的侧向扩散，在双重功能的栅极中带有阻挡层的栅极结构的使用尤其有用。图2C是一简图，它示出本发明一实施例中一双重功能的栅极的一部分。为了便于显示，双重功能的栅极的一些特征被夸大，而其它特征却没有显示出来。
一双重功能栅极270包括一结区域272，它可以是半导体晶片基底(未显示)的一部分。结区域272包括掺杂区272a,272b。掺杂区域272a包括具有一第一电导率的掺杂剂，掺杂区域272b包括具有一第二电导率的掺杂剂。在上述实施例中，区域272a可以是p-掺杂，而区域272b可以是n-掺杂。一非掺杂区域272c位于区域272a,272b之间，基本用于防止区域272a中的掺杂剂和区域272a中的掺杂剂混合。
如图所示，一栅极氧化层276直接形成于结区域272之上。一第一掺杂硅层280位于栅极氧化物层276之上。一般地，掺杂区域280a,280b彼此各不相同。间接覆盖在区域272a之上的区域280a的掺杂和区域272a相同，如，区域272a和区域280a都是p-掺杂，而区域280b和区域272b(区域280b间接覆盖在区域272b之上)都是n-掺杂。
一第一阻挡层膜284覆盖在掺杂硅层280之上。阻挡层由一种材料构成，其厚度足以防止掺杂硅层280中的掺杂剂从侧向和垂直方向扩散。换句话说，第一阻挡膜284，阻碍在退火处理时掺杂剂在垂直方向和侧向的扩散。在一个实施例中，阻挡膜包括在掺杂硅层280的晶界处的氮化物。
一第二硅层288，它可以是掺杂的也可以是未掺杂的，覆盖在第一阻挡膜284之上。在一实施例中，如图所示，一第二阻挡膜290覆盖在第二硅层288之上，以控制垂直方向上掺杂剂的扩散。硅层280,288和阻挡膜284,290一起形成一层状硅结构，如上所述。
一硅化物层296覆盖在硅层之上。通过使用阻挡膜284,290基本上减少了向硅化物层296中的掺杂剂扩散。如果掺杂剂允许垂直扩散到硅化物层296中，那么，硅化物层296中的侧向掺杂剂扩散就会发生。然而，由于包括有阻挡膜284和290，垂直方向扩散到硅化物层296中的掺杂剂量，以及通过硅化物层296的侧向掺杂剂扩散量都会减少。结果，在双重功能栅极270中可以保持有不同区域298a,298b。
在没有阻挡层的栅极结构中，在高于800℃的温度下进行的退火处理过程中，扩散或迁移到一硅化物层中的掺杂剂量据观察约大于掺杂硅层中掺杂剂总量的50％，如约在50％-70％之内。由于有了阻挡层，扩散到硅化物层中的掺杂剂量据观察约小于掺杂硅层中掺杂剂总量的20％，如在约4％-约15％之内。
图3是一流程图，示出了与一种可以用于制造一本发明一实施例中的集成电路中的栅极结构(如图2A所示栅极结构204，该栅极结构包含一阻挡层)有关的各步骤。工艺302从提供一基底(如一半导体晶片基底)的步骤304开始。基底基本上由硅形成，它还可以包括与集成电路的整体形成有关的各层。这种层可以包括(但不局限于)金属化层和氧化物层。
在步骤306中，一栅极氧化物层沉积在基底上。一旦栅极氧化物被沉积，然后工艺转向步骤308，在基底上形成一硅层，更具体地说，在栅极氧化物层之上形成此硅层。一般地，如上所述，硅层可以由任何合适的硅(例如，多晶硅)来形成。被掺杂的硅层可以用任何合适的掺杂方法来掺杂，如即时(in-situ)掺杂或掺杂剂注入以后紧接着进行退火处理，熟悉该技术的人员会理解这一点。尽管用于掺杂硅层的掺杂剂可以是各种各样的，但是在一个实施例中，掺杂剂包括磷、硼和砷。
在步骤310中，接着在多晶硅层上形成一阻挡层。阻挡层包括一氧化物层。氧化物层可以是一硅的二氧化物(SiO2)层，它可以用任何合适的方法在硅层表面上生长。典型地，氧化物层可以用在约900℃至约1100℃(如约925℃)的氧气中的快速热氧化(RTO,rapid thermal oxidation)的方法来生长，例如约在60秒内。虽然氧化物层的厚度可以有很大变化，但是在一个实施例中，氧化物层的厚度在约40埃至约50埃之间。
在步骤310中，一旦已生长氧化物层，工艺转向步骤312，其中，在氧化物层上进行氮化处理。换句话说，氧化物被氮化。氧化物一般可以用任何合适的的方法来氮化，如使用氨气(NH3)(或其它合适的含氮气体)的快速热氮化(RTN,rapidthermal nitridization)，其温度范围是约900℃-约1100℃(约1050℃)，持续时间为约20秒-约120秒，如约30秒。
当氧化物层被氮化时，氮化物(如硅的氮化物)(SiNx)形成于硅层之上的硅层的晶界上。也就是，在氧化物层和下面的硅层的晶界之间形成一SiNx界面。一般地，氮化物沿硅层的晶界扩散。在一些实施例中，如，当硅层的厚度相当薄时，当氧化物被氮化时，氮化物可以基本穿透整个硅层。当氮化物基本穿透整个硅层时，垂直掺杂剂扩散和侧向掺杂剂扩散明显减少，如在双重功能栅极中，如上面参考图2C所叙述的。
在步骤314中，对氧化层的氮化结束以后，氮化的氧化物层被剥离或蚀刻，以暴露硅层晶界内的氮化物。晶界内的被暴露的氮化物形成阻挡层。它可以阻止硅层下面和硅层上面之间沿垂直方向的掺杂剂扩散。可以理解，阻挡层还可以减少侧向掺杂剂扩散量。
在步骤318中，判定是否在新的硅层上形成另外的硅层。如果判定是要形成另外的硅层，这表明需要在栅极结构之中形成一较厚的整体硅层。一般地，整体硅层是一层状结构，因为整体硅层包括至少两个单个硅层，各硅层之间形成有阻挡层。在一实施例中，一厚的整体硅层可以用来在栅极结构中提供多个阻挡层，以进一步减小在栅极结构中的垂直和侧向扩散量。在另一实施例中，一硅层包括一单个硅层，它上面形成有一阻挡膜，可以用来减少垂直和侧向扩散。
如果在步骤318中的判断是在现有的硅层上要形成至少一个另外的硅层，接着工艺返回步骤308，在基底上(或者更具体地说，在阻挡层上)形成一新硅层。另外，当判断是不要形成另外的硅层，接着工艺转至步骤320，在硅层上形成一硅化物层。然后，在步骤322中，执行另外的处理来完成对栅极结构的处理。一般地，另外的处理可以包括(但不局限于)沉积一绝缘层。如在硅化物层上沉积一介电层，光刻图案，干蚀刻，侧壁间隔物形成；和结掺杂。一旦另外处理完成之后，制造栅极结构的工艺就完成了。
下面参考图4A-4E，将根据本发明一实施例介绍使用上面参考图3所叙述的步骤来制造栅极结构。必须知道的是它们仅是作为示例，栅极结构的一些特征，具体地说，是阻挡层的尺寸，被夸大了，而其它图形却未显示出来。栅极结构402的制造从基底404的形成开始。在基底上形成一栅极氧化物层408。
在栅极氧化物层408上形成一掺杂氮化物层412。一氧化物层416沉积在掺杂硅层412之上，以促进阻挡层的形成。在氧化物层416的氮化过程中，如参考图3所叙述的，氮化物基本被移植到掺杂硅层412的晶界414内。在氧化物层416被剥离以后，一形成在掺杂层412的晶界414之内的阻挡层414′(它可以是一膜)被暴露。一硅化物层422沉积在阻挡层414′之上。一般地，各种其它层可以与栅极结构402有关，包括一介电层(未显示)，它通常沉积在硅化物层422之上。
参考图5，下面将根据本发明一实施例介绍可以用来制造一包括阻挡层的栅极结构的一第二工艺。工艺502从步骤504(形成一基底)开始。基底可以包括各种与集成电路(栅极结构是其一部分)的整体形成有关的层。
基底形成以后，在步骤506中，一栅极氧化物层沉积在基底之上。在步骤508中，一硅层沉积在基底之上，或者更具体地说是沉积在栅极氧化物层之上。一般地，硅层是一被掺杂的硅层，它可以是(但不局限于)掺杂的多晶硅层。
一旦沉积硅层以后，在步骤510中，使用化学气相沉积工艺在硅层上沉积一氧氮化物膜。正如本领域的技术人员所知道的那样，可以利用多种不同的化学气相沉积工艺，包括低压化学气相沉积(LPCVD,low pressure chemicalvapor deposition)和等离子体增强化学气相沉积(PECVD,plasma enhancedchemical vapor deposition)，来沉积氧氮化物膜。
在步骤512中，氧氮化物层被剥离或蚀刻，以暴露硅层晶界区内的氮化物。晶界上被暴露的氮化物形成一阻挡层，它可以防止在下面的硅层下面的硅层和后面在晶界上沉积的各层之间的垂直方向掺杂剂扩散。应当理解，阻挡层也可以减少侧向掺杂剂的扩散。
在步骤516中，要作出一个判断，判断是否要在阻挡层上形成另外的硅层。如果步骤516中的判断是要在现有硅层上至少形成一个另外的硅层，接着，工艺转向步骤508，在基底上(或者，更具体地说，在阻挡层上)形成一新硅层。另外，当判断是不要形成另外硅层，然后，工艺转向步骤518，在阻挡层上沉积一硅化物层。最后，在步骤520中，执行另外的处理来完成栅极结构的处理。一般地，另外的处理可以包括(但不局限于)沉积一绝缘层，如在硅化物层上沉积一介电层，光刻，蚀刻和结掺杂。一旦另外处理已完成，制造一栅极结构的第二工艺就完成了。
尽管仅介绍了本发明的几个实施例，应当理解，在不背离本发明的精神和范畴的前提下，本发明还可以用其它具体形式来实施。例如，一包括阻挡层的栅极结构可以适合用于包含在集成电路(如一动态随机存取存储器)(DRAM)中的双重功能栅极的制造。然而，一般地，包括阻挡层的栅极结构可以适合于多种应用。
如上所述，阻挡层要么用一氧化物层(氮化后蚀刻)来形成，要么用一氧氮化物层(用CVD工艺沉积，然后蚀刻)来完成。然而，可以理解，在不背离本发明的精神范畴的前提下，可以用任何合适的方法来在层状硅结构中形成一阻挡层。
如上所述，栅极互连结构(如双重功能栅极中的栅极互连结构)中的硅层可以由任何合适的硅来形成。例如，在一个实施例中，硅层可以是多晶硅层。同样，阻挡层可以用基本上任何可以控制从掺杂硅层的掺杂剂扩散的材料来形成。
一般地，一层状硅结构可以包括任意多个不同硅层。硅结构中的的硅层数目基本上取决于硅结构的整体理想厚度，以及各层和阻挡层的厚度。如上所述，硅结构的厚度可以在很大范围变化。例如，厚度可以在约1000埃至约2000埃之间。同样，硅层和阻挡层的厚度变化范围也很大。在一个实施例中，每个硅层的厚度约在100埃至500埃之间，而每个阻挡层的厚度在约50埃至约80埃之间。
虽然，基本上直接覆盖在一栅极氧化物层上的硅层一般是掺杂的，但后续硅层并不必须掺杂。当一些后续硅层被掺杂时，这些硅层的掺杂通常和基本与栅极氧化物层接触的硅层不同。
另外，层状硅结构的最上层称作硅结构的上层，也就是说，硅化物直接沉积的层，然而，可以理解，在不离开本发明的精神和范畴的前提下最上层也可以夹在硅层之间。所以，本实施例仅作为说明性的，而不是局限性的，本发明并不局限于这里所给出的细节，在所附权利要求的范畴内以及其等同物的整个范畴内，对本发明可进行修改。

Claims (20)

1．一种用于减少集成电路中掺杂剂向外扩散的方法，该方法包括：
形成一基底；
在基底上形成一栅极氧化物层；
在栅极氧化物层上形成一层状硅结构，该层状硅结构设置成用于阻止掺杂剂扩散，和
在层状硅结构上形成一硅化物层。
2．如权利要求1所述的方法，其中，形成一层状硅结构包括：
在栅极氧化物层上沉积一第一掺杂硅层；
在第一硅层上形成一第一氧化物层；
氮化第一氧化物层；和
蚀刻氮化的第一氧化物层，其中，蚀刻氮化的第一氧化物层暴露第一硅层晶界处的氮化物。
3．如权利要求2所述的方法，其中，氮化第一氧化物层向第一掺杂硅层扩散氮。
4．如权利要求3所述的方法，其中：
在第一硅层上形成第一氧化物层包括在约900℃-约1000℃的一第一工艺温度下生长第一氧化物层；以及
氮化氧化物层包括在约900℃-约1100℃的一第二工艺温度下氮化氧化物层。
5．如权利要求2所述的方法，包括：
在第一硅层边界处暴露的氮化物上沉积一第二硅层；
在第二硅层上形成一第二氧化物层；
氮化第二氧化物层；和
蚀刻氮化的第二氧化物层，其中，蚀刻氮化的第二氧化物层暴露第二硅层的晶界处的氮化物。
6．如权利要求1所述的方法，其中，形成一层状硅结构包括：
在栅极氧化物层上沉积一第一掺杂硅层；
执行化学气相沉积以在第一掺杂硅层上形成一氧氮化物膜；和
蚀刻氧氮化物膜，其中，蚀刻氧氮化物膜暴露第一硅层的晶界处的氮化物。
7．一种集成电路芯片上的栅极结构，包括：
一基底，其中，基底包括一结区域；
一栅极氧化物层，它至少部分形成于基底的结区域之上；
一层状结构，形成于栅极氧化物层之上，其中层状结构设置成用来减少栅极结构的扩散；和
在层状硅结构之上形成的一硅化物层。
8．如权利要求7所述的栅极结构，其中，层状硅结构包括至少一第一掺杂硅层。
9．如权利要求8所述的栅极结构，其中，层状硅结构还包括一阻挡膜，它位于第一硅层和硅化物层之间。
10．如权利要求9所述的栅极结构，其中，阻挡膜的厚度在约50埃至约80埃之间。
11．如权利要求9所述的栅极结构，其中，阻挡膜包括硅的氧氮化物。
12．如权利要求9所述的栅极结构，其中，栅极结构是双重功能栅极，集成电路是一随机存取存储器集成电路。
13．如权利要求8所述的栅极结构，其中，第一硅层是用从由硼、磷、砷构成的掺杂剂组中选择出的掺杂剂来掺杂。
14．如权利要求9所述的栅极结构，其中，层状硅结构还包括：
一第二硅层，位于阻挡膜和硅化物层之间；和
一第二阻挡膜，位于第二硅层和硅化物之间。
15．如权利要求14所述的栅极结构，其中，层状硅结构包括一第一掺杂多晶硅层和一第二多晶硅层。
16．如权利要求7所述的的栅极结构，其中，层状硅结构的厚度在约1000埃～约1500埃之间。
17．一种集成电路芯片上的栅极结构，包括：
一基底；
一栅极氧化物层，它至少部分形成于基底之上；
一层状硅结构，形成于栅极氧化物层之上，其中，层状硅结构包括一第一掺杂硅层和一第一阻挡膜，第一阻挡膜设置成用来防止第一掺杂硅层向外扩散；和
一硅化物层，其形成于层状硅结构之上。
18．如权利要求17所述的栅极结构，其中，层状硅结构包括一第二硅层。
19．如权利要求18所述的栅极结构，其中，层状硅结构还包括一第二阻挡膜，它位于第二硅层之上。
20．如权利要求19所述的栅极结构，其中，集成电路是一数字随机存取存储器集成电路。
CNB98118734XA 1997-09-29 1998-08-26 用于减少掺杂剂向外扩散的栅极结构和方法 Expired - Fee Related CN1155056C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93920997A 1997-09-29 1997-09-29
US939209 1997-09-29

Publications (2)

Publication Number Publication Date
CN1213845A true CN1213845A (zh) 1999-04-14
CN1155056C CN1155056C (zh) 2004-06-23

Family

ID=25472745

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB98118734XA Expired - Fee Related CN1155056C (zh) 1997-09-29 1998-08-26 用于减少掺杂剂向外扩散的栅极结构和方法

Country Status (7)

Country Link
US (1) US5998253A (zh)
EP (1) EP0905751B1 (zh)
JP (1) JPH11163160A (zh)
KR (1) KR19990030078A (zh)
CN (1) CN1155056C (zh)
DE (1) DE69836607T2 (zh)
TW (1) TW402747B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578998A (zh) * 2012-07-30 2014-02-12 上海华虹Nec电子有限公司 防止pmos器件工艺中栅极多晶硅耗尽的方法
CN103681341A (zh) * 2012-09-21 2014-03-26 上海华虹宏力半导体制造有限公司 抑制pmos器件阈值电压漂移的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier
US6767794B2 (en) * 1998-01-05 2004-07-27 Advanced Micro Devices, Inc. Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET
EP0986095A3 (de) * 1998-09-08 2005-08-17 Infineon Technologies AG Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben
US6309924B1 (en) 2000-06-02 2001-10-30 International Business Machines Corporation Method of forming self-limiting polysilicon LOCOS for DRAM cell
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6649543B1 (en) 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6383943B1 (en) * 2000-10-16 2002-05-07 Taiwan Semiconductor Manufacturing Company Process for improving copper fill integrity
US6495475B2 (en) 2001-03-28 2002-12-17 Atmel Corporation Method for fabrication of a high capacitance interpoly dielectric
US6653678B2 (en) 2001-07-13 2003-11-25 International Business Machines Corporation Reduction of polysilicon stress in trench capacitors
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
TW566366U (en) * 2002-09-27 2003-12-11 Wus Tech Co Ltd Labor-saving portable battery equipment for power-driven walking assisted scooter
US6979851B2 (en) * 2002-10-04 2005-12-27 International Business Machines Corporation Structure and method of vertical transistor DRAM cell having a low leakage buried strap
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
US7898014B2 (en) * 2006-03-30 2011-03-01 International Business Machines Corporation Semiconductor device structures with self-aligned doped regions and methods for forming such semiconductor device structures
US20080048186A1 (en) * 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
US9240354B2 (en) * 2012-11-14 2016-01-19 Globalfoundries Inc. Semiconductor device having diffusion barrier to reduce back channel leakage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673375B2 (ja) * 1984-03-19 1994-09-14 富士通株式会社 半導体装置の製造方法
US5103276A (en) * 1988-06-01 1992-04-07 Texas Instruments Incorporated High performance composed pillar dram cell
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
US5218218A (en) * 1990-02-01 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
KR940006679B1 (ko) * 1991-09-26 1994-07-25 현대전자산업 주식회사 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
KR970009276B1 (ko) * 1993-10-28 1997-06-09 금성일렉트론 주식회사 반도체장치의 mosfet 및 그의 제조방법
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
JP2817645B2 (ja) * 1995-01-25 1998-10-30 日本電気株式会社 半導体装置の製造方法
FR2742924B1 (fr) * 1995-12-22 1998-03-20 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
US6057220A (en) * 1997-09-23 2000-05-02 International Business Machines Corporation Titanium polycide stabilization with a porous barrier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578998A (zh) * 2012-07-30 2014-02-12 上海华虹Nec电子有限公司 防止pmos器件工艺中栅极多晶硅耗尽的方法
CN103578998B (zh) * 2012-07-30 2016-06-08 上海华虹宏力半导体制造有限公司 防止pmos器件工艺中栅极多晶硅耗尽的方法
CN103681341A (zh) * 2012-09-21 2014-03-26 上海华虹宏力半导体制造有限公司 抑制pmos器件阈值电压漂移的方法
CN103681341B (zh) * 2012-09-21 2016-04-13 上海华虹宏力半导体制造有限公司 抑制pmos器件阈值电压漂移的方法

Also Published As

Publication number Publication date
US5998253A (en) 1999-12-07
TW402747B (en) 2000-08-21
EP0905751A2 (en) 1999-03-31
DE69836607D1 (de) 2007-01-25
EP0905751B1 (en) 2006-12-13
EP0905751A3 (en) 1999-08-11
JPH11163160A (ja) 1999-06-18
KR19990030078A (ko) 1999-04-26
CN1155056C (zh) 2004-06-23
DE69836607T2 (de) 2007-10-11

Similar Documents

Publication Publication Date Title
CN1155056C (zh) 用于减少掺杂剂向外扩散的栅极结构和方法
CN1139973C (zh) 能减小寄生电容的半导体器件的制造方法
US6566281B1 (en) Nitrogen-rich barrier layer and structures formed
US4873205A (en) Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
CN1095196C (zh) 具有超浅端区的晶体管及其制造方法
US6908803B2 (en) Methods for forming wordlines, transistor gates, and conductive interconnects, and wordline, transistor gate, and conductive interconnect structures
CN1812076A (zh) 制造半导体器件的方法
CN1230780A (zh) 改进的多晶硅－硅化物
CN1081832C (zh) 制造金属氧化物半导体场效应晶体管的方法
US4355454A (en) Coating device with As2 -O3 -SiO2
CN1820355A (zh) 高k介电膜,及其形成方法和相关的半导体器件
CN1122311C (zh) 具有金属硅化物薄膜的半导体器件及制造方法
CN1120523C (zh) 制造栅极导体的方法
US5395780A (en) Process for fabricating MOS transistor
JPH11261031A (ja) 集積回路内における拡散放出を減少する方法及びコンデンサ装置
US6756268B2 (en) Modified source/drain re-oxidation method and system
KR980005667A (ko) 반도체 소자의 폴리사이드층 형성 방법
CN1127765C (zh) 互补型金属氧化物晶体管半导体器件及其制造方法
CN1612325A (zh) 半导体器件的制造方法
US6440829B1 (en) N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure
US6940123B2 (en) Memory cell array
US7186633B2 (en) Method and structure for tungsten gate metal surface treatment while preventing oxidation
KR950002173B1 (ko) 반도체 장치의 폴리실리콘 증착방법
KR19980016818A (ko) 반도체 장치 제조방법
CN1222754A (zh) 在硅化物膜上进行化学汽相淀积的方法和设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040623

Termination date: 20160826