CN1222754A

CN1222754A - 在硅化物膜上进行化学汽相淀积的方法和设备

Info

Publication number: CN1222754A
Application number: CN 98125560
Authority: CN
Inventors: 克里斯廷·德姆; 雷德希卡·斯里瓦尼桑; 斯蒂芬·K·罗
Original assignee: Siemens AG; International Business Machines Corp
Current assignee: Siemens AG; International Business Machines Corp
Priority date: 1997-12-19
Filing date: 1998-12-16
Publication date: 1999-07-14

Abstract

一种对在集成电路的栅极平面互连上化学汽相淀积硅化物进行改善的方法和设备,以便减少硅化物的异常氧化和成核。根据本发明的一个方案,在集成电路中形成栅极平面互连的方法,包括形成衬底,在衬底上淀积栅氧化层,在栅氧化层上淀积多晶硅层。在第一淀积温度下采用第一化学汽相淀积工艺,在多晶硅层上形成第一硅化物层,在第二淀积温度下采用第二化学汽相淀积工艺,在第一硅化物层上形成第二硅化物层。在一个实施例中,第二硅化物层直接形成在第一硅化物层上。

Description

在硅化物膜上进行化学汽相淀积的方法和设备

本发明一般涉及在集成电路中制备栅极的方法和设备。更具体地讲，本发明涉及在高温处理过程中防止栅极上硅化物膜的异常氧化以及控制硅化物膜中氟的掺入的方法和设备。

随着对集成电路、例如动态随机存取存储器(DRAM)集成电路的需求的增加，有效地制造集成电路的需求也日益增长。按对集成工艺的集成度的保护可以贯穿于制造工艺的方式制造集成电路提高了集成电路的整体生产率。

图1是传统的栅极结构的示意图。栅极结构104通常作为集成电路例如DRAM集成电路的一部分而被包括，并包括衬底108。衬底108一般由硅制成，还可以包括与栅极结构104是其一部分的集成电路的形成相关的各种其它层。这些层常常包括氧化层和导电层。

栅介电层112形成于衬底108上，一般是位于衬底108和多晶硅层116之间的氧化膜。通常掺杂的多晶硅层116形成于栅氧化层112上，用做硅化物膜120和栅氧化层112之间的导电阻挡层。掺杂时，通常采用例如硼、磷或砷的掺杂剂对多晶硅层116掺杂。

硅化物膜120电阻通常较低，可以由硅化钨(WSi_x)硅化钴(CoSi_x)或硅化钛(TiSi_x)形成。硅化物膜120通常由硅化钨形成，这是因为其低电阻和热稳定性。此外，硅化钨还具有低的污染程度和良好的台阶覆盖。

可以采用以硅烷作为源气体和六氯化钨作为反应气体的化学汽相淀积(CVD)、或者以二氯硅烷作为源气体和六氟化钨作为反应气体的CVD，来淀积硅化钨膜120。也可以采用溅射(PVD)淀积硅化钨膜120。当采用以二氯硅烷作为源气体和六氟化钨作为反应气体的CVD淀积硅化物膜120时，硅化物膜120的氟含量相对较低，例如低于约每立方厘米10¹⁸个原子。由于在多晶硅层116上的硅化物成核较差，所以这种硅化物膜120的组成呈现非均匀性，用磷或砷掺杂时尤其如此。组成的非均匀性从而导致在硅化物膜120和多晶硅层116之间的界面形成富钨成核层122。富钨成核层122会在栅极结构104中引起高应力值和粘附问题。

采用低压CVD(LPCVD)淀积的氮化物层126位于硅化物层120之上。氮化物层126通常用于使硅化物层120与其它结构部分绝缘。在高于约700℃的温度进行LPCVD氮化物淀积时，靠近氮化物层126和硅化物膜120之间的界面会形成异常氧化的硅化物膜130。特别是当富钨硅化物暴露于温度高于约700℃的氧化环境时，导致形成二氧化硅和可能易挥发的氧化钨。通常，在高于约700℃的温度进行的所有后续处理工序中硅化物层120或部分硅化物层120被暴露，也会发生异常氧化。这种后续工序包括叠栅构图之后的栅极侧壁隔离，以下将参考图2A和2B进行说明。

图2A是根据已有技术的图1的传统栅极结构已经确定了叠栅和已经增加了侧壁氧化物之后的示意图。在栅极结构104中腐蚀了开孔232，确定叠栅236。通常，开孔232向下腐蚀至栅氧化层112。淀积使叠栅336绝缘的侧壁栅氧化层238，以使侧壁栅氧化层238与叠栅236和衬底108一致，如图所示。

在些情况下，在硅化物膜120和侧壁栅氧化层238之间的界面形成异常氧化的面积。图2B是根据已有技术的图2A的传统栅极结构在导致异常氧化的栅极侧壁氧化处理之后的示意图。当硅化物膜120中的硅化钨暴露于温度高于约900℃的氧化环境时，形成异常氧化面积242。异常氧化面积242在后续处理工序中会引起电短路，正如本领域技术人员可以理解的那样。

如上所述，不采用以二氯硅烷作为源气体和六氟化钨作为反应气体的CVD，而是采用以硅烷作为源气体和六氯化钨作为反应气体的化学汽相淀积(CVD)，可以淀积硅化物膜。通常，使用硅烷作为源气体淀积的硅化物具有的处理窗口宽于使用二氯硅烷作为源气体淀积硅化物。亦即，使用硅烷作为源气体淀积的硅化物具有更有效的成核、更均匀的组成以及异常氧化倾向较少。因此，使用硅烷作为源气体淀积的硅化物，在发生异常氧化之前，能够承受更高的温度，例如高达约1100℃的温度。但是，使用硅烷作为源气体淀积硅化物具有高的氟含量，例如大于每立方厘米约10²⁰个原子的氟浓度，相反使用二氯硅烷作为源气体淀积硅化物具有低的氟浓度，例如小于每立方厘米约10¹⁸个原子的氟浓度。在高温处理过程中高浓度的氟扩散进入栅氧化底层时，会发生栅氧化层的劣化。由于悬挂键的钝化以及抗辐射和热电子能力的提高，低的氟浓度是有利的，例如在约10¹⁸～10²⁰cm^-3的范围。

因此，期望提供一种在栅极结构上形成硅化物膜的方法和设备，而明显不会有助于栅极结构内的异常氧化或劣化。

本发明公开了一种对在集成电路中的栅极平面互连上化学汽相淀积硅化物进行改善的方法和设备，以便减少异常氧化、富钨成核、和硅化物的成核。根据本发明的一个方案，在集成电路中形成栅极平面互连的方法，包括形成衬底，在衬底上淀积栅氧化层，在栅氧化层上淀积多晶硅层。采用第一化学汽相淀积工艺，在多晶硅层上形成第一硅化物层，以及采用第二化学汽相淀积工艺，在第一硅化物层上形成第二硅化物层。在一个实施例中，对多晶硅层掺杂。

在另一实施例中，第二硅化物层直接形成在第一硅化物层上。在此实施例中，形成栅极平面互连可以包括通过提供硅烷作为第一源气体和提供六氟化钨作为第一反应气体来形成第一硅化物层。使用二氯硅烷作为第二源气体和六氟化钨作为第二反应气体形成第二硅化物层。在另一实施例中，第一淀积温度在约350℃～约550℃的范围内，第二淀积温度在约500℃～约700℃的范围内。

根据本发明的另一方案，集成电路中的栅极平面互连包括衬底、和形成于衬底上的栅氧化层。多晶硅层位于栅氧化层上。第一硅化物层位于多晶硅层上，第二硅化物层位于第一硅化物层上。第一和第二硅化物层是截然不同的，通过使用不同工艺形成的。在一个实施例中，第二硅化物层直接设置在第一硅化物层上。在此实施例中，第一硅化物层和第二硅化物层是硅化钨层。在另一实施例中，多晶硅层是掺杂的多晶硅层。

根据本发明的又一方案，集成电路包括衬底，设置在衬底上的栅氧化层，和设置在栅氧化层上的多晶硅层。包括多层硅化物的层状硅化物结构设置在多晶硅层上。多层硅化物中采用第一淀积工艺在第一淀积温度形成的第一硅化物层直接设置在多晶硅层上。还包括在多层硅化物中的第二硅化物层设置在第一硅化物层上。采用第二淀积工艺在第二淀积温度形成第二硅化物层。在一个实施例中，集成电路是动态随机存取存储器芯片。

通过阅读以下具体说明和研究各附图，将可以了解本发明的这些和其它优点。

结合附图并参考以下说明，可以更好地了解本发明及其其它优点。

图1是根据已有技术的具有硅化钨作为栅极平面互连层的传统栅极结构的示意图。

图2A是根据已有技术确定了叠栅和增加了侧壁氧化物之后图1的传统栅极结构示意图。

图2B是根据已有技术在栅极侧壁氧化处理之后图2A的传统栅极结构的示意图。

图3A是根据本发明实施例的其上淀积有第一硅化物层的栅极结构的示意图。

图3B是根据本发明实施例的其上淀积有第二硅化物层的图3A的栅极结构的示意图。

图3C是根据本发明实施例的采用低压化学汽相淀积工艺在图3B的栅极结构上淀积了氮化物层的示意图。

图3D是根据本发明实施例在栅极侧壁氧化工艺之后具有确定的叠栅的图3C的栅极结构示意图。

图4是根据本发明实施例的工艺流程图，展示了与形成栅极平面互连结构相关的各工序。

以下将结合附图参考几个实施例具体说明本发明。在以下说明中，为了对本发明有彻底的了解，采用了大量具体细节。但是，本领域的技术人员应该知道，本发明的实施无需依赖这些具体细节中的某几个或全部。在其它情形，为了避免对本发明产生不必要的模糊，没有具体说明一些惯用的工艺工序和/或结构。

根据本发明的一个方案，为了减轻在栅极结构中掺杂的多晶硅层和整个硅化物WSix层之间的界面形成富钨成核层所相关的问题，以及减少在整个WSi_x层中的异常氧化，可以采用两种分离的工艺淀积整个WSi_x层。亦即，采用一种化学汽相淀积(CVD)工艺淀积整个WSi_x层的第一层，采用第二种CVD工艺淀积整个WSi_x层的第二层。WSi_x的第一层、即整个WSi_x层与掺杂的多晶硅层面接的部分，采用促进在掺杂的多晶硅层上的成核的CVD工艺来淀积，防止富钨成核层，从而改善稳定性和粘附性。采用减少WSi_x的第二层中的氟含量的CVD工艺来淀积WSi_x的第二层。

图3A是根据本发明实施例的其上淀积有第一硅化物层的栅极结构的示意图。栅极结构304包括其上形成有栅氧化层312或膜的衬底308。衬底308可以是集成电路芯片，例如动态随机存取存储器(DRAM)芯片。通常，衬底308由硅制成，还可以包括各种层，例如导体层和氧化层。衬底308一般还包括各种结区。多晶硅层316淀积在栅氧化层312之上。通常，用掺杂剂例如硼、磷或砷对多晶硅层316掺杂。

第一WSi_x层320淀积在多晶硅层316之上。在所述实施例中，采用温度范围在约350℃～约550℃之间的CVD工艺形成第一WSi_x层320。该CVD工艺可以使用硅烷(SiH₄)作为源气体和六氟化钨(WF₆)作为反应气体。这种CVD工艺在多晶硅层316上成核相当有效，对栅氧化层312和多晶硅层316之间的界面的饱和悬挂键引入低含量的氟，从而改善了栅极结构304抗辐射和热电子的能力，而不会引起栅氧化层312增厚。例如约10¹⁸～约10²⁰cm^-3程度的低氟含量改善了栅极结构304的生产率和可靠性，而不会使器件参数漂移及栅氧化层312劣化。通常，通过控制WSi_x层320的厚度可以控制第一WSi_x层320中的氟含量。

栅极结构304中的各层厚度一般可以根据多个不同因素而宽范围变化。这种因素包括对栅极结构304采用的特定技术，但并不限于此。例如，对于0.175微米级DRAM其层厚度一般小于0.25微米级DRAM。在一个实施例中，栅氧化层312可以具有约40埃～约100埃范围内的厚度，例如60埃～65埃。在此实施例中，多晶硅层316可以具有约500埃～约1000埃范围内的厚度，而第一WSi_x层320具有约100埃～约200埃范围内的厚度。

参见图3B，根据本发明的实施例将说明其上淀积有WSi_x的第二层的图3A的栅极结构304。在WSi_x的第一层320上淀积或生长WSi_x的第二层324。在所述实施例中，采用以二氯硅烷(DCS)作为硅源和以六氟化钨作为反应气体进行的CVD工艺，淀积WSi_x的第二层324，以下将参考图4进行说明。

正如第一WSi_x层320的厚度的情况，第二WSi_x层324的厚度可以取决于不同因素的变化。利用所得电阻可以确定第二WSi_x层324的厚度，亦即WSi_x的整个厚度。例如，第一WSi_x层320和第二WSi_x层324的整体组合厚度可以在约500埃～约1000埃的范围。因此，如果第一WSi_x层320具有的厚度在约100埃～约200埃的范围，则第二WSi_x层324可以具有在约400埃～约800埃范围内的相应厚度。

如图3C所示，在第二WSi_x层324上淀积氮化物层328。在一个实施例中，可以采用低压化学汽相淀积(LPCVD)氮化物淀积工艺来淀积氮化物层328。氮化物层328基本上形成位于第二WSi_x层324上的盖层，经常用于绝缘栅极结构304中的栅极。此外，可以对氮化物层328进行构图，或者其它掩盖，从而确定各个栅极。

如以上针对图3B所述，在采用以DCS作为硅源和以六氟化钨作为反应气体而进行的CVD工艺淀积的第二WSi_x层324上，淀积氮化物层328时，第二WSi_x层324不会氧化。亦即，减少了二氧化硅(SiO₂)和氧化钨例如WSi_xO_y或WO₃的产生。

图3D是根据本发明实施例在栅极侧壁氧化工艺之后具有确定的叠栅的图3C的栅极结构304的示意图。在栅极结构304中腐蚀开孔332，确定叠栅336。通常，开孔332向下腐蚀至靠近栅氧化层312。淀积侧壁栅氧化层338，以使侧壁栅氧化层338与叠栅336和衬底308一致，如图所示。正如本领域技术人员所能理解的，侧壁栅氧化层338的作用是防止叠栅336中的漏电流。栅氧化层338是绝缘体，用于保护第二WSi_x层324、第一WSi_x层320和多晶硅层316，免受其它结构部分的影响。

接着参见图4，根据本发明将说明栅极平面互连结构的形成工艺的一个实施例。如上所述，栅极平面互连通常可以形成在几乎任何集成电路器件中，例如亚微米存储器如DRAM。形成栅极平面互连402的步骤开始于其中形成了衬底的工序404。衬底可以包括任何数量的不同层，包括硅层和导体层，但并不限于此。一旦形成衬底，则在步骤406中于衬底上淀积栅氧化层。

在步骤406中淀积栅氧化层之后，工艺流程到达步骤408，其中在栅氧化层上淀积多晶硅层。虽然大家知道可以采用任何合适的掺杂剂对多晶硅层掺杂，但是，通常采用磷或砷对多晶硅层掺杂。

在步骤410中于多晶硅层上淀积第一CVD WSi_x层。在所述实施例中，采用硅烷作为源气体和六氟化钨作为反应气体，在约350℃～550℃的处理温度范围内，淀积第一CVD WSix层。更具体地讲，可以在约400℃～450℃的温度范围内淀积第一CVD WSix层。

采用硅烷作为源气体和六氟化钨作为反应气体，在掺杂的多晶硅层上淀积的CVD WSix层，通常其成核比采用其它化学物质、例如涉及使用二氯硅烷作为源气体淀积的CVD WSix层更有效。在一个实施例中，第一CVD WSix层中的氟浓度在约10¹⁹～约10²¹cm^-3的范围。

在步骤412中，采用DCS作为源气体和六氟化钨作为反应气体，在第一WSix层上直接淀积第二CVD WSix层。通常，与淀积第二CVD WSix层相关的处理温度高于与淀积第一CVD WSix层相关的处理温度。通常在高于约600℃的温度淀积第二CVD WSix层。例如，与淀积第二第二CVD WSix层相关的处理温度可以在约500℃～600℃的范围内。

在采用硅烷和六氟化钨淀积的WSix的粘附性、台阶覆盖、应力和氟浓度的基础上，通过采用DCS和六氟化钨淀积第二第二CVD WSix层，改善了Wsi_x的粘附性、台阶覆盖、应力和氟浓度。改善WSix的这些特性起到提高包含栅极平面互连结构的集成电路的整体性能的作用。

在步骤414中于第二WSix层上淀积氮化物层。一般，采用在约700℃～约800℃范围的处理温度发生的低压化学汽相淀积(LPCVD)淀积氮化物层。此氮化物层基本上形成氮化物盖层，可以用于掩模或者在步骤416中确定栅导体叠层。换言之，在步骤416对栅导体叠层构图。一旦栅导体叠层被构图而且在步骤418中完成了侧壁绝缘处理，则就完成了形成栅极平面互连结构的工艺。应该知道在生产了栅极平面互连结构之后，通常可以进行各种其它处理工序例如腐蚀步骤，以便实际生产栅导体叠层的，如上所述。

虽然仅说明了本发明的几个实施例，但是应该知道，在不脱离本发明的精髓或范围的条件下，可以按许多其它特定方式实施本发明。例如，本发明已经说明了采用CVD在衬底上淀积WSix层。但是，本发明通常也可以使用包含硅化钛层的其它硅化物层来实施，但并不限于此。经常采用WSix层代替硅化钛层，因为一般认为WSix比硅化钛更耐用，硅化钛存在高温下成团的问题。

虽然在栅极平面互连结构的实施方面，对采用不同CVD工艺形成的硅化物的“邻接”层的使用做了说明，但是硅化物的邻接层的使用也可以用于各种其它结构。换言之，分离的各硅化物层、例如一层直接位于另一层的多层，可以应用于基本上任何包含具有硅化物部分的集成电路，均在本发明的精髓或范围之内。

而且，虽然针对包括两层分离的硅化物说明了栅极平面互连结构中的层状硅化物结构，但是硅化物结构一般可以包括采用分别的工艺、例如分别的CVD工艺形成的多层硅化物。这些CVD工艺可以使用任何适当的化学物质和处理温度。因此，本发明的实施例应该被认为是示例性的，并非限制性的，本发明并不限于这里给出的细节，而是可以在权利要求书的范围内变化。

Claims

1．一种在集成电路中形成栅极平面互连的方法，包括：

形成衬底；

在衬底上淀积栅氧化层；

在栅氧化层上淀积多晶硅层；

在第一淀积温度下，采用第一化学汽相淀积工艺，在多晶硅层上形成第一硅化物层；

在第二淀积温度下，采用第二化学汽相淀积工艺，在第一硅化物层上形成第二硅化物层。

2．根据权利要求1的形成栅极平面互连的方法，其中，第二硅化物层直接形成在第一硅化物层上。

3．根据权利要求2的形成栅极平面互连的方法，其中，

形成第一硅化物层包括提供硅烷作为第一源气体和提供六氟化钨作为第一反应气体；

形成第二硅化物层包括提供二氯硅烷作为第二源气体和提供六氟化钨作为第二反应气体。

4．根据权利要求3的形成栅极平面互连的方法，其中，第一和第二硅化物层是钨基的，第一和第二反应气体包括六氟化钨。

5．根据权利要求1的形成栅极平面互连的方法，其中，淀积第一硅化物层的第一淀积温度在约350℃～约550℃的范围内。

6．根据权利要求5的形成栅极平面互连的方法，其中，淀积第二硅化物层的第二淀积温度至少高于第一淀积温度。

7．根据权利要求6的形成栅极平面互连的方法，其中，淀积第二硅化物层的第二淀积温度在约500℃～约700℃的范围内。

8．根据权利要求1的形成栅极平面互连的方法，还包括对多晶硅层掺杂。

9．根据权利要求1的形成栅极平面互连的方法，其中，栅极平面互连形成在动态随机存取存储器中。

10．一种集成电路中的栅极平面互连，包括：

衬底；

设置在衬底上的栅氧化层；

设置在栅氧化层上的多晶硅层；

设置在多晶硅层上的第一硅化物层；

设置在第一硅化物层上的第二硅化物层，其中，第一硅化物层和第二硅化物层是截然不同的，第一硅化物层和第二硅化物层是使用不同工艺形成的。

11．根据权利要求10的栅极平面互连，其中，第二硅化物层直接设置在第一硅化物层上。

12．根据权利要求11的栅极平面互连，其中，第一硅化物层和第二硅化物层是钨基的。

13．根据权利要求10的栅极平面互连，其中，还包括多晶硅层是掺杂的多晶硅层。

14．根据权利要求10的栅极平面互连，其中，栅极平面互连形成在动态随机存取存储器集成电路中。

15．一种集成电路，包括：

衬底；

设置在衬底上的栅氧化层；

设置在栅氧化层上的多晶硅层；

包括多层硅化物的层状硅化物结构，多层硅化物包含设置在多晶硅层上的第一硅化物层，其中，采用第一淀积工艺在第一淀积温度下形成第一硅化物层，多层硅化物层还包括设置在第一硅化物层上的第二硅化物层，采用第二淀积工艺在第二淀积温度下形成第二硅化物层。

16．根据权利要求15的集成电路，其中，第二硅化物层直接设置在第一硅化物层上。

17．根据权利要求15的集成电路，其中，多晶硅层是掺杂的。

18．根据权利要求15的集成电路，其中，第一硅化物层和第二硅化物层是硅化钨层。

19．根据权利要求15的集成电路，其中，集成电路是动态随机存取存储器。

20．一种控制栅极平面互连中的整体氟浓度的方法，所述栅极平面互连包含在集成电路中，所述方法包括：

形成衬底；

在衬底上淀积栅氧化层；

在栅氧化层上淀积多晶硅层；

采用第一化学汽相淀积工艺，在多晶硅层上形成第一硅化物层，第一硅化物层具有第一氟浓度；

采用第二化学汽相淀积工艺，在第一硅化物层上形成第二硅化物层，第二硅化物层具有第二氟浓度，其中，第一硅化物层和第二硅化物层共同控制栅极平面互连中的氟浓度整体水平。