CN1049765C - 在集成电路上互连的接触及其制造方法 - Google Patents

Abstract

一种位于制定多晶硅化层之间、接触电阻很低的介层接触的制造方法，先沉积一层第一多晶硅层，并加以掺杂，其上有第一硅化钨层。随即制定第一多晶硅/硅化物层图案，形成第一多晶硅化物互连导电层。该层上沉积一层绝缘层，在绝缘层内以电浆蚀刻挖出接触窗。在以氢氟酸蚀刻后，接着沉积第二掺杂多晶硅层，然后制定图案形成覆盖在接触窗上的第二导电互连层。在接触窗内所形成的第二多晶硅对第一多晶硅介面，接触电阻很稳定，也很低。

Description

在集成电路上互连的接触及其制造方法

本发明涉及一种在半导体集成电路上制造多层互连的多晶硅对多晶硅接触的方法，更详细地说，涉及一种在互连的多晶硅化物层之间，形成低电阻的接触的方法与结构。

随着高解析度光刻技术与各向异性等离子体蚀刻等半导体制造过程技术的不断发展，半导体元件的特征尺寸也持续地缩小。特征尺寸的缩小，使得接触窗也随之缩小，结果引至更高的接触电阻。例如，目前通用的接触窗特征尺寸一般都小于0.5微米(μ)。这种与场效应晶体管(FET)一类的电路元件串连的寄生电容增高了以后，会降低电路的功效，这是非常不好的现象。另一个问题是接触电极(Rc)的分布很广，这也是非常不好的现象。

在半导体产业界中，通常会用许多层制定过的浓掺杂多晶硅/硅化物(一般称为多晶硅化物层)，来作为半导体元件的互连，然后再以金属层形成集成电路。在基板上各种多晶硅化物层和金属层之间，则用介层绝缘层(ILD)加以电性隔绝。这些介层绝缘层在多晶硅化物层之间具有一些接触窗(通孔)，以下将简称为绝缘层。超大型集成电路(ULSI)中，接触的数目远远超过一百万个，所以很重要的是各个接触都需要有很低的接触电阻(Rc)，而且彼此很一致。

已知技术中，使铝金属层次之间的接触有一致的低接触电阻的方法，是在物理气相沉积下一层次的铝金属之前，以同步溅镀的方式清洗接触窗，这样可以避免暴露在氛围时立刻形成氧化铝。但是，这样作需要在沉积工具上加装溅镀系统，不但妨碍了工具的效率，也使制造过程更为复杂。

硅化物/多晶硅(多晶硅化物)的双层结构，常用来制作动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、和微处理器等类的集成电路，在这些电路上作为FET栅极、字线、位线等半导体元件的一部份。但是硅化物/多晶硅(多晶硅化物)与硅化物/多晶硅(多晶硅化物)两层之间仍然会有高接触电阻的问题。图1中，说明了两层硅化物/多晶硅(多晶硅化物)制定层之间、一个传统典型的接触。图中的接触结构，是制作在上有绝缘层12的一面半导体基板10上。图中有第一多晶硅层，包括了第一多晶硅层14和第一硅化物层16，这两层另外也形成FET的栅极。然后沉积一层绝缘层20，用以电性隔绝第一多晶硅化物层，举例来说，可以利用化学气相沉积法(CVD)所沉积的氧化物。接着利用传统的光刻技术与各向异性等离子体，在绝缘层20内形成接触窗4，直到第一硅化物层16的表面。同样在图1中，在绝缘层20上和接触窗内沉积一层未经掺杂的第二多晶硅层21，作为通往第一多晶硅化物层16顶面的接触。在未经掺杂的第二多晶硅层21上，沉积一层掺杂的多晶硅层24。如果接触是制作在FET源/漏极区之类的细胞元接触区(N^-)上方时，未经掺杂的多晶硅层21可以避免多晶硅层24内的杂质扩散进入基板10而形成很深的接面。接着再沉积第二硅化物层26，就完成了第二层次的互连绕线层。最后利用传统的光刻与等离子体蚀刻，制定26、24、21等膜层的图案，形成了第二层制定的导电层。

但是，图1中的接触窗4在蚀刻时所残留的高分子很难清除，随后所用的光刻接触光掩膜也很难除去，使得像图1中的接触，很难维持一致的低接触电阻。例如，最小特征尺寸为0.5μ或更小的接触，接触电阻可以从低至100欧姆，高至超过2000欧姆。而且，以CH₄和O₂混合气体的等离子体蚀刻来处理硅化钨表面等类的介面处理，即使除去硅化物层16部份顶面以后，都不见得有效。另一方面，对接触窗内的硅化钨层16进行杂质注入，也无法使接触电阻很一致、很低。

因此，在半导体产业界中仍然殷切地需要更理想的方法，可以为这些互连的绕线层形成接触电阻很低的接触，又毋需为着降低电阻增加制造过程步骤，才能使制造过程更符合成本效益。

因此，本发明的主要目的是提出一种方法与结构，可以在多晶硅化物层之间形成电阻很稳定、很低的电性接触。

本发明的另一个目的是在提出上述的结构的同时，降低制造过程的复杂程度，使得制造过程更符合成本效益。

根据以上的目的，本发明的第一个实施例说明了一个方法和所作成的结构，为集成电路上的互连，在制定后的多晶硅化物层之间，形成具有低接触电阻(Rc)的电性接触。这个方法开始时，先要预备一面半导体基片，可以是单晶硅晶圆，在元件区周围并有场氧化物(FOX)区作为电性隔绝。最常用的FOX是用硅的局部氧化(Local Oxidation of Silicon)方法形成的，氧化时，利用一层制定后的氮化硅层遮住元件区。在场氧化物区域中露出的硅基片经热氧化的结果，形成了相当厚的氧化硅(SiO₂)。随即在元件区形成一层薄薄的栅极氧化层，然后在基板上沉积一层第一多晶硅层，并使多晶硅层接受N⁺掺杂，成为导电层。这时，在第一多晶硅层上沉积硅化钨一类的第一硅化物层，所形成的多晶硅化物层可以进一步提高导电性。现在利用一道光掩膜和各向异性蚀刻，制定多晶硅化物(多晶硅/硅化物)层的图案，其结果，举例来说，可以在元件区上形成FET栅极，并同时在场氧化物区上形成多晶硅化物的互连层。虽然这个方法所描述的是如何制作一个接触，通往作为FET栅极的第一多晶硅化物层，但熟悉本技术的人应可了解，这个方法一样可以用来制作基片上两层多晶硅化物之间的低电阻接触。一般说来，在形成栅极之后，还需要其他的制造过程步骤才能完成FET。例如，以离子注入形成淡掺杂漏极(LDD)、在栅极上沉积一层氧化硅(CVD氧化物)并以各向异性的回蚀刻形成绝缘的侧壁间隔、然后形成浓掺杂的FET源/漏极接触区。这些制造过程步骤都是产业界常用的，所以不会加以详细说明，以简化本发明的讨论。

继续回到本发明。在制定后的第一多晶硅化物层上，沉积一层绝缘层，使第一多晶硅化物层与下一层次的互连彼此隔绝。一般说来，在已知技术中，接触窗都是从绝缘层开始蚀刻，直到底下已制定的多晶硅化物层上硅化物层的表面，这常常使得接触电阻很高，电阻值的差异很大。本发明的方法在蚀刻接触窗时，是利用一道光掩膜和各向异性的蚀刻，从绝缘层开始、蚀穿第一硅化物层，直到第一多晶硅层。一直到已经蚀去部份的第一多晶硅层时，才中止电浆蚀刻。形成这些接触窗后，本发明的方法继续在绝缘层上与接触窗内，沉积第二多晶硅层，形成通往第一多晶硅层的接触。接着掺杂第二多晶硅层，可以注入P³¹离子，以形成第一多晶硅/第二多晶硅的介面，大大地改善了接触的特性，使接触电阻(Rc)更低，阻值的分布更窄。本发明免除了额外的制造过程，也降低了复杂程度。举例来说，同步溅镀清洗很困难，实施的成本也高。此外，CH₄和O₂混合气体的等离子体蚀刻、或对硅化钨层进行杂质注入等类的介面处理，都不是很有效，也很难控制。

在第二多晶硅层上沉积第二硅化物层后，就形成第二多晶硅化物层。利用传统的光刻技术与各向异性等离子蚀刻制定第二多晶硅化物层后，完成了第二层次的互连，而且与第一多晶硅化物互连层之间具有特性更为理想的接触。

根据同样的精神，本发明另外提出第二个实施例，与第一个实施例很类似。在第二个实施例中，蚀刻接触窗时，是利用一道窗口对准场氧化物区的光掩膜。然后蚀刻接触窗，先蚀刻绝缘层，然后蚀穿制定后的第一硅化物与多晶硅层，直到底下的场氧化物(FOX)区。场氧化物区可作为蚀刻中止层，使得形成接触窗时，有更大的制造过程自由。这个方法继续在绝缘层上和接触窗内沉积第二多晶硅层，接触到第一多晶硅层的侧壁。这样所得的接触，接触电阻低，阻值的分布也很窄。在第二多晶硅层上沉积第二硅化物层后，完成了具有改良的接触的多层多晶硅化物，最后利用传统的光刻技术和各向异性电浆蚀刻制定这两层的图案，定义出第二层次的互连绕线层。

在所述实施例中多晶硅化物层数虽为两层，但不局限于两层，亦可作成两层以上。

以下参照附图，结合具体的实施例，详细说明本发明的目的与其他效益，所附的附图包括：

图1是已知技术中两层多晶硅化物之间形成的接触的横剖面图，其中上层(第二)多晶硅化物层的多晶硅接触到底下多晶硅化物层的硅化物。

图2至图4是第一实施例的方法与结构的横剖面图，所形成的两层多晶硅化物互连中，上层(第二)多晶硅化物层的多晶硅接触到底下多晶硅化物层在接触窗内的多晶硅。

图5至图7是第二实施例的方法与结构的横剖面图，所形成的两层多晶硅化物互连中，接触窗一直蚀刻至底下场氧化物(FOX)区的表面。

图8是以欧姆为单位的接触电阻(Rc)对测试晶圆测量位置作图的结果，在图中比较了已知技术与本发明的测量结果。

具体实施例的详细说明如下。

图2至图4中，说明了本发明的第一实施例，制作两层多晶硅化物层之间的低电阻接触。这些多晶硅化物层都是用来作为集成电路上的电性互连。形成这种低电阻接触的一系列步骤开始时，先要预备一面半导体基片10，从图2可知，这面基片上已经有部份完成的元件。基片最好是单晶硅，结晶方向<100>。对本发明来说，不论是P型或N型掺杂的基片都可适用，另一方面基片上也可具有形成硅局部氧化型集成电路所需的P型或N型井区。但是，为了简化说明，在图2中只画出制作N通道FET所需的P^-基片。本发明方法制作的低电阻接触所通往的第一多晶硅化物层，也可作为N通道FET的栅极。

同样在图2中，场氧化物12(FOX)用来隔绝元件区，但只画出两个元件区之间的部份FOX。一个形成FOX的传统方法是硅局部氧化法。这种方法先在元件区上沉积一层制定的氮化硅(Si₃N₄)，作为氧化的障蔽。然后对基片进行热氧化，使露出来的场氧化物区形成了相当厚的氧化硅(SiO₂)，厚约4000至5000埃。

同样在图2中，除去元件区的氮化硅后，接着在元件区上以热成长的方式形成一层薄薄的氧化层8，作为FET的栅极氧化层。一般说来，栅极氧化层厚约60至200埃。然后在整个基板上全面沉积第一多晶硅层14，覆盖在栅极氧化层8与场氧化物12上。第一多晶硅层最好厚约500至1500埃。第一多晶硅层14是以低压化学气相沉积法(LPCVD)沉积的。第一多晶硅层14随即以磷(P³¹)或砷(As⁷⁵)的离子注入加以掺杂。杂质浓度最好在1.0×10¹⁹至1.0×10²¹离子/立方公分，注入能量在30至50keV之间。

继续回到图2，接着就在全面沉积的第一多晶硅层14上沉积第一硅化物层16，形成了第一多晶硅化物层，可以进一步改善导电性。硅化物层最好是硅化钨(WSi₂)，而且厚约500至2000埃。举例来说，形成硅化物层的一个最好的方法，是用六氟化钨(WF₆)和硅烷(SiH₄)的化学气相沉积法(CVD)。硅化钨层是用来改善第一多晶硅化物层的导电性。

现在就可利用光刻技术与各向异性等离子体蚀刻来制定第一多晶硅化物层的图案，而此第一多晶硅化物是由第一多晶硅层14与第一硅化物层16所组成的。多晶硅化物层的横剖面是沿着制定部位的长度，所以从图2看并不明显。这层制定好的的第一多晶硅化物层通常是用来在元件区中的栅极氧化层8上形成FET的栅极，图2只画出了一部份。这层制定好的第一多晶硅化物层同时也延伸到场氧化物区上，因此也作为第一层次的互连绕线。虽然本发明的方法所描述的是如何制作一个低电阻接触，通往作为FET栅极的第一多晶硅化物层，但熟悉本技术的人应可了解，这个方法一样可以用来制作基片上任何两层多晶硅化物之间的低电阻接触。一般来说，形成FET还需要其他的制造过程步骤，但并非本发明的主要部份，所以不会加以详细说明，以简化讨论，只是略加描述以说明本发明的制造过程连续性。例如，由第一多晶硅化物层形成栅极之后，就以离子注入在栅极两边形成淡掺杂漏极(LDD)。然后在栅极上沉积一层氧化硅(CVD氧化层)，再全面回蚀刻CVD氧化层，而形成了绝缘的侧壁间隔。在侧壁间隔两旁注入杂质，然后形成浓掺杂的FET源/漏极接触区，作为良好的FET接触，这样一来就完成FET。图2的横剖面图并没有画出这些制造过程步骤。

继续回到本发明，图2中，在制定好的第一多晶硅化物层上沉积一层绝缘层20，使第一多晶硅化物层与下一层次的互连彼此隔绝。绝缘层20最好是氧化硅(SiO₂)，并在反应器中利用LPCVD法分解四乙基硅氧烷(TEOS)沉积而成。绝缘层20最好厚约500至2000埃。虽然图中所画的绝缘层是保形的(conformal)，本方法一样适用于平坦化的绝缘层。现在在绝缘层20上涂布一层光刻层22，并如图2，在即将作为接触窗的位置形成开孔。

在已知技术中，接触窗都是从绝缘层20开始蚀刻，直到底下已制定的多晶硅化物层上的硅化物层16表面。这样作常常使得接触电阻很高，电阻值的差异很大。这种接触电压高和差异很大的现像，一般说来是因为硅化钨(WSi₂)上的高分子和其他残留物很难除去。而且，CH₄和O₂混合气体的等离子体蚀刻、或对硅化钨层进行杂质注入等类的介面处理，都不是很有效，也使制造过程增加额外的成本。

图3中本发明的方法，是利用光掩膜22和各向异性的蚀刻，在绝缘层内开始蚀刻接触窗3。等离子蚀刻会在同一个蚀刻机台上一直持续到完全除去第一硅化物层16，并蚀去底下第一多晶硅层14的一部份。最好是在反应离子蚀刻机(RIE)中进行蚀刻，以便进行各向异性的蚀刻，所用的蚀刻气体可以是四氟化碳(CF₄)和氧气(O₂)的混合气体。蚀刻至第一多晶硅层，可以免除任何额外清洗接触的介面处理，也毋需另外对接触注入杂质。举例来说，本发明所作成的接触，当直径只有0.4微米(μ)时，电阻约只有200至500欧姆，相对已知技术中阻值高达2000欧姆、彼此差异又很大的接触，这是非常显著的改善。

露出来的接触随即经过一道短暂的氢氟酸(HF)蚀刻，然后再沉积第二多晶硅层。

图4中，本发明的方法接下来使接触窗中露出的多晶硅层16经过一道短暂的HF蚀刻，然后除去光刻层22。在绝缘层20上与接触窗3内，沉积第二多晶硅层24，形成通往第一多晶硅层14的接触。所形成第一多晶硅对第二多晶硅的介面，接触电阻很低。沉积第二多晶硅层24时，最好和沉积第一多晶硅层14类似，利用LPCVD法，并且厚度在500至3000埃之间。接着掺杂第二多晶硅层，可以注入P³¹离子，或者在多晶硅的LPCVD沉积过程中在硅烷(SiH₄)中加入(PH₃)一类的杂质气体同步掺杂。第二多晶硅层内的杂质浓度最好在1.0×10¹⁹至1.0×10²¹离子/立方公分。

图4中，继续在第二多晶硅层24上沉积第二硅化物层26，形成了第二多晶硅化物层。沉积第二硅化物层26时，与第一硅化物层16类似，举例来说，可用六氟化钨和硅烷的LPCVD。硅化物层26并不需要形成低接触电阻的接触，但在半导体产业界中却常用来进一步降低线电阻。层26最好厚约500至2000埃。利用传统的光刻技术与各向异性等离子蚀刻制定层24与26所组成的第二多晶硅化物层后，就完成了第二层次的互连。这样一来，就完成了具有接触电阻更低的接触的两层多晶硅化物互连。

现在请参考图5至图7，其中所说明的第二实施例，是在制定好的多晶硅化物层之间，形成低电阻的接触的方法与结构。这个方法中，除了蚀刻接触窗的方法以外，都与第一实施例类似。因此所有的标号都与第一实施例相同，而且图5在蚀刻接触窗之前都与第一实施例的图2相同。在这个实施例中，接触窗只形成在场氧化物区之类的绝缘层上，而且在绝缘层20内蚀刻接触窗之后，接触窗内层14与16所组成的第一多晶硅化物层也完全除去，直到场氧化物区。

图5中，与图2一样，由掺杂的多晶硅层14与硅化物层16所组成的多晶硅化物层，沉积在基板10上，覆盖住场氧化物区12与FET栅极氧化层8(在图5中只画出部分)。制定多晶硅化物层并完成形成FET的步骤(LDD、侧壁间隔、和源/漏极，未画出)之后，就沉积一层绝缘层20。在层20上涂布一层光刻层，并用传统的光刻技术形成蚀刻光掩膜22，其开孔5正对准FOX。

现在开始以各向异性蚀刻，在绝缘层20内蚀刻接触窗。蚀刻会持续到完全除去硅化物层16和多晶硅层14，直到FOX12的表面。(在所形成的许多接触中，附图只画出一个接触窗5。)从图6可知，这道各向异性蚀刻在多晶硅化物层中形成了垂直的侧壁，并露出接触窗5内掺杂的多晶硅层14的侧壁7。

沉积第二硅化物层24、加以掺杂，并形成WSi₂一类的多晶硅化物层26以后，就完成了两层的多晶硅化物互连。这两层利用传统的光刻技术和各向异性等离子蚀刻制定以后，形成了第二层次的多晶硅化物互连。因为在掺杂的第二多晶硅层26与掺杂的第一多晶硅层的侧壁之间，形成了电阻很低的多晶硅对多晶硅欧姆介面，所以可以形成接触电阻(Rc)很低、分布很窄的接触。场氧化物区作为蚀刻中止层。像这样，在接触窗5内蚀刻多晶硅层14直到FOX12的表面，可以容忍相当程度的过度蚀刻，所以成为容易制作的制造过程。

图8的例子里，说明了第一实施例的测试结构与已知技术所制作的控制结构。图8是接触电阻(Rc)以欧姆为单位，对70个测量点作图的结果。测试结构中，场氧化物厚4000埃，第一多晶硅层厚约1000埃，第一硅化物层厚约1000埃，绝缘层厚约1000埃。本发明的第一实施例在蚀刻接触窗时，是由绝缘层起，蚀穿第一硅化物层，一直到多晶硅层的表面。控制晶圆的接触则蚀刻到第一硅化物层的表面。接着，在测试晶圆与控制晶圆上的接触窗都接受一道氢氟酸(HF)/水(1∶100)的蚀刻，然后才除去挖开接触窗所用的光刻光掩膜。接着用Rc回路测试来测量接触电阻(Rc)。图8中的每一个测量点都代表晶圆上的一点，而每一个测量点都包括了2000个串连的接触。接触电阻(Rc)是一个接触的平均电阻。由图8中标为30的资料点可以看出，一个直径0.4μ的接触，接触电阻可以从约2500欧姆到高达4900欧姆，而标为32的资料点，即已知技术所制作一个直径0.5μ的接触，接触电阻可以从约1300欧姆到约4300欧姆。

图8的图表中也显示出本发明的方法所得到的接触电阻(Rc)。由标为40的资料点可以看出，直径0.4μ的接触，接触电阻约从250欧姆到约700欧姆，而直径0.5μ的接触，由标为42的资料点可以看出，其接触电阻约为200欧姆，而且阻值差异很小。很明显地，本发明的方法确实能在多晶硅化物之间制作更为改良的接触。

虽然本发明是以最佳实施例加以说明，但熟悉该技术的人士都能了解，本发明尚有许多细节上不同的变化，并不致偏离本发明的精神。

Claims (18)

1.一种集成电路上互连的接触的制造方法，其特征在于，该方法的步骤包括：

预备一面半导体基片，在元件区周围具有场氧化物区作为电性隔绝；

在该场氧化物区与元件区上，沉积第一多晶硅层；

掺杂该第一多晶硅层，使成为导电层；

在该第一多晶硅层上沉积第一硅化物层；

利用光掩膜并对该第一硅化物层与第一多晶硅层进行非均向性蚀刻，形成制定好的第一多晶硅化物层；

在该制定好的第一多晶硅化物层上，沉积一层绝缘层，电性隔绝该制定好的第一多晶硅化物层；

利用光掩膜和各向异性等离子体蚀刻，在该绝缘层内蚀刻接触窗，并继续该等离子体蚀刻，选择性地除去该接触窗内的第一硅化物层，并蚀去部份的该第一多晶硅层，使得除去该第一硅化物层之后，得到一个表面可供制作电阻很低、很一致的接触；

沉积第二多晶硅层，并加以掺杂成为导电层，该第二多晶硅层会与该接触窗内的第一多晶硅层有电性接触；

在该第二多晶硅层上沉积第二硅化物层，形成第二多晶硅化物层；

利用光掩膜与各向异性等离子体蚀刻，制定该第二多晶硅化物层，完成该具有改良电性接触的制定好的多晶硅化物多层结构。

2.根据权利要求1所述的方法，其特征在于，所述第一多晶硅层厚500至1500埃，并以N⁺杂质掺杂，杂质浓度在1.0×10¹⁹至1.0×10²¹离子/立方公分之间。

3.根据权利要求1所述的方法，其特征在于，所述第一硅化物层是由硅化钨作成，厚500至2000埃。

4.根据权利要求1所述的方法，其特征在于，所述的绝缘层是由化学气相沉积所沉积的氧化硅，厚500至2000埃。

5.根据权利要求1所述的方法，其特征在于，所述各向异性蚀刻是在反应离子蚀刻机中，以四氟化碳和氧气的混合气体进行的。

6.根据权利要求1所述的方法，其特征在于，所述第二多晶硅层厚500至3000埃，并以N⁺杂质掺杂，杂质浓度在1.0×10¹⁹至1.0×10²¹离子/立方公分之间。

7.根据权利要求1所述的方法，其特征在于，所述第二硅化物层是由硅化钨作成，厚500至2000埃。

8.根据权利要求1所述的方法，其特征在于，所述制定好的第一多晶硅化物层有一部份形成了场效应晶体管的栅极与第一层次的电性互连。

9.一种集成电路上互连的接触的制造方法，其特征在于，该方法的步骤包括：

预备一面半导体基片，在元件区周围具有场氧化物区作为电性隔绝；

在该场氧化物区域与元件区上，沉积第一多晶硅层；

掺杂该第一多晶硅层，使成为导电层；

在该第一多晶硅层上沉积第一硅化物层；

利用光掩膜并对该第一硅化物层与第一多晶硅层进行各向异性蚀刻，形成制定好的第一多晶硅化物层；

在该制定好的第一多晶硅化物层上，沉积一层绝缘层，电性隔绝该制定好的第一多晶硅化物层；

利用光掩膜和各向异性等离子体蚀刻，在该绝缘层内对准该场氧化物区的位置蚀刻接触窗，并继续该等离子体蚀刻，选择性地除去该接触窗内的第一硅化物层和该第一多晶硅层，直到该接触窗内的场氧化物区，得到一个表面可供制作电阻很低、很一致的接触；

沉积第二多晶硅层，并加以掺杂成为导电层，该第二多晶硅层会与该接触窗内的第一多晶硅层有电性接触；

在该第二多晶硅层上沉积第二硅化物层，形成第二多晶硅化物层；

利用光掩膜与非均向性等离子体蚀刻，制定该第二多晶硅化物层，完成制定好的多晶硅化物多层结构间的改良电性接触。

10.根据权利要求9所述的方法，其特征在于，所述第一多晶硅层厚500至1500埃，并以N⁺杂质掺杂，杂质浓度在1.0×10¹⁹至1.0×10²¹离子/立方公分之间。

11.根据权利要求9所述的方法，其特征在于，所述第一硅化物层是由硅化钨作成，厚500至2000埃。

12.根据权利要求9所述的方法，其特征在于，所述的绝缘层是由化学气相沉积所沉积的氧化硅，厚500至2000埃。

13.根据权利要求9所述的方法，其特征在于，所述的各向异性蚀刻是在反应离子蚀刻机中，以四氟化碳和氧气的混合气体进行的。

14.根据权利要求9所述的方法，其特征在于，所述第二多晶硅层厚500至3000埃，并以N⁺杂质掺杂，杂质浓度在1.0×10¹⁹至1.0×10²¹离子/立方公分之间。

15.根据权利要求9所述的方法，其特征在于，所述的制定好的第一多晶硅化物层有一部份形成了场效应晶体管的栅极与第一层次的电性互连。

16.一种集成电路上互连的接触，其特征在于，该接触包括：

一面半导体基片，在元件区周围具有场氧化物区作为电性隔绝；

一层掺杂的第一多晶硅层，位在该场氧化物区域与元件区上，在该第一多晶硅层上并有一层硅化物层，两者经制定后形成一层第一多晶硅化物互连；

一层绝缘层，位在该制定好的第一多晶体化物层上，可以电性隔绝该制定好的第一多晶硅化物层；

该绝缘层内具有接触窗，该接触窗延伸经过该第一硅化物层，直至该第一多晶硅层；

一层掺杂的第二多晶硅层，位在该绝缘层上，并在该接触窗内与该第

一多晶硅层接触，而形成该第一与第二多晶硅层之间的改良电性接触；

一层第二硅化物层，位在该第二多晶硅层上，该第二硅化物层与该第二多晶硅层制定图案之后，形成了第二多晶硅化物互连。

17.根据权利要求16所述的集成电路上互连的接触，其特征在于，所述的蚀刻到该第一多晶硅层的接触窗一直延伸到该场氧化物的表面。

18.根据权利要求16所述的集成电路上互连的接触，其特征在于，所述第一与第二硅化物层是由硅化钨作成。

Images