CN114093869A - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN114093869A
CN114093869A CN202010752651.1A CN202010752651A CN114093869A CN 114093869 A CN114093869 A CN 114093869A CN 202010752651 A CN202010752651 A CN 202010752651A CN 114093869 A CN114093869 A CN 114093869A
Authority
CN
China
Prior art keywords
side wall
data line
forming
layer
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010752651.1A
Other languages
English (en)
Inventor
安胜璟
杨涛
卢一泓
胡艳鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010752651.1A priority Critical patent/CN114093869A/zh
Publication of CN114093869A publication Critical patent/CN114093869A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及其制造方法，属于半导体技术领域，解决了现有工艺在形成数据线时，寄生电容对主单元驱动的影响逐渐扩大的问题。该半导体结构包括半导体衬底、位于半导体衬底上的数据线以及位于数据线两侧的侧墙结构，侧墙结构包括第一侧墙、第二侧墙和第三侧墙三层结构，第二侧墙为氧化物，其余两层中至少其中之一的材料为低介电常数材料，低介电常数材料为SiBN或SiCN。本发明能够减少数据线和有源接触件之间形成的寄生电容，抑制寄生电容的形成。

Description

一种半导体结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法。
背景技术
存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等，晶体管是制造这些RAM的关键部件之一。DRAM器件中的每个存储单元由1T1C(即1个晶体管和1个电容器)组成。晶体管的栅极与字线连接，晶体管的漏极与数据线(即，数据线)连接，以及晶体管的源极与电容器连接。
随着DRAM产品更加高集成化，数据线或字线的间距减少。因此，在制作DRAM单元，形成数据线或字线时，原本不成问题的寄生电容对主单元驱动的影响逐渐扩大。这种影响会导致在元件(device)的构成上最基本的晶体管(transistor)特性或可靠性(reliability)低下。
寄生电容(capacitance)的值C和电容结构的面积(capacitor area)A的值成正比，和介电层厚度(dielectric thick)d成反比，且与介电层的介电常数(dielectricconstant)成正比。
发明内容
鉴于上述的分析，本发明旨在提供一种半导体结构及其制造方法，用以解决现有工艺在形成数据线时，寄生电容对主单元驱动的影响逐渐扩大的问题。
本发明的目的主要是通过以下技术方案实现的：
一方面，本发明提供了一种半导体结构，包括半导体衬底、位于半导体衬底上的数据线以及位于数据线两侧的侧墙结构，所述侧墙结构包括第一侧墙、第二侧墙和第三侧墙三层结构，所述第二侧墙为氧化物，其余两层中至少其中之一的材料为低介电常数材料。。
基于上述半导体结构的进一步改进，所述低介电常数材料为SiBN或SiCN。
基于上述半导体结构的进一步改进，所述第一侧墙的材料为低介电常数材料。
基于上述半导体结构的进一步改进，所述第三侧墙的材料为低介电常数材料。
基于上述半导体结构的进一步改进，所述数据线包括接触部、位于接触部上的数据线主体和位于数据线主体上的盖层，所述数据线主体包括阻挡层和导线层。
基于上述半导体结构的进一步改进，所述半导体衬底进一步包括有源区，所述接触部与所述有源区接触。
基于上述半导体结构的进一步改进，所述第一侧墙和所述第三侧墙延伸到所述数据线的顶部，所述第二侧墙的顶部低于所述数据线的顶部。
基于上述半导体结构的进一步改进，所述第一侧墙的下部侧壁与所述半导体衬底之间形成沟槽，所述沟槽中包括基部氧化物，所述基部氧化物的顶部与所述半导体衬底表面基本持平，所述第二侧墙和所述第三侧墙位于所述基部氧化物上。
基于上述半导体结构的进一步改进，第一侧墙、第二侧墙和第三侧墙的厚度分别为6-18nm、6-9nm和6-18nm。
另一方面，本发明还提供了一种半导体结构的制造方法，包括：
提供半导体衬底，所述半导体衬底上包括有源区；在所述有源区上形成数据线和位于数据线两侧的侧墙结构，其中所述侧墙结构包括第一侧墙、第二侧墙和第三侧墙三层结构，所述第二侧墙为氧化物，其余两层中至少其中之一的材料为低介电常数材料。
基于上述制造方法的进一步改进，所述在所述有源区上形成数据线和位于数据线两侧的侧墙结构包括：在所述有源区上形成接触部；在所述接触部上形成数据线主体层；在所述数据线主体层上形成盖层材料层；对所述盖层材料层、数据线主体层进行图案化形成数据线，至所述接触部两侧的有源区露出；在所述数据线两侧形成侧墙结构。
基于上述制造方法的进一步改进，所述第一侧墙的材料为低介电常数材料。
基于上述制造方法的进一步改进，所述在所述数据线两侧形成侧墙结构包括：在所述数据线的侧壁和顶部上形成第一侧墙，其中，第一侧墙的材料为低介电常数材料；在所述第一侧墙的侧壁上形成氧化物层；在所述氧化物层的侧壁和顶部上形成第三侧墙。
基于上述制造方法的进一步改进，所述在所述数据线两侧形成侧墙结构包括：在所述数据线和所述有源区域上形成第一侧墙材料层，并通过各向异性刻蚀形成第一侧墙；在所述第一侧墙的侧壁上形成第一氧化物层；刻蚀所述第一氧化物层，以形成基部氧化物层，所述基部氧化物与所述半导体衬底表面基本持平；在所述基部氧化物层上形成第二氧化物层；刻蚀所述第二氧化物层以去除所述第二氧化物层的上部并露出所述第一侧墙的上部，从而形成第二侧墙；在所述第二侧墙和露出的所述第一侧墙层的上部上形成第三侧墙材料层，并通过各异性刻蚀形成位于所述第二侧墙侧壁和第一侧墙顶部的第三侧墙。
基于上述制造方法的进一步改进，所述低介电常数材料为SiBN或SiCN。
与现有技术相比，本发明至少可实现如下有益效果之一：
1.本发明通过将数据线侧墙的材料选为低介电(low k)常数材料(如SiBN或SiCN)，并通过将侧墙的结构选择为三层结构，使得数据线侧墙具有了SiBN(或SiCN)–氧化物(Oxide)-SiN三层构造，进而降低侧墙薄膜的常数，从而减少数据线和有源接触件(Active Contact)之间形成的寄生电容，抑制寄生电容的形成。
2.通过将三层构造中的SiN替换为SiBN或SiCN，使数据线侧墙具有了SiBN(或SiCN)–氧化物(Oxide)-SiBN(或SiCN)三层构造，进一步减少了数据线和有源接触件之间形成的寄生电容。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例半导体结构的截面图；
图2为本发明实施例在半导体衬底上形成数据线的截面图；
图3为本发明实施例半导体结构的制造方法中形成第一侧墙材料层的截面图；
图4为本发明实施例半导体结构的制造方法中在第一侧墙材料层上沉积第一氧化物层的截面图；
图5为本发明实施例半导体结构的制造方法中刻蚀第一氧化物层的截面图；
图6为本发明实施例半导体结构的制造方法中沉积第二氧化物层的截面图；
图7为本发明实施例半导体结构的制造方法中刻蚀第二氧化物层的截面图；
图8为本发明实施例半导体结构的制造方法中形成第三侧墙材料层的截面图。
附图标记：
101-数据线；102-有源接触件；103-第一侧墙；104-第二侧墙；105-第三侧墙；106-第一氧化物层；107-第二氧化物层；109-有源区；113-位线接触部；114-数据线主体；115-盖层；116-凹槽。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明的一个具体实施例，公开了一种半导体结构，该半导体结构包括半导体衬底、位于半导体衬底上的数据线和数据线两侧的侧墙结构。该侧墙结构包括第一侧墙、第二侧墙和第三侧墙三层结构，其中，第二侧墙为氧化物，其余两层中至少其中之一的材料为低介电常数材料。
为了更好地说明本发明实施例的应用，以下将以本发明的实施例应用于DRAM产品中为例，对本发明进行说明。
如图8所示，一种DRAM结构，包括位于半导体衬底上的数据线101和数据线两侧的侧墙结构。
半导体衬底的材料可以为单晶硅、多晶硅、半导体化合物、掺杂半导体、Ⅲ-Ⅴ半导体或化合物等。半导体衬底上可以包括有源区，有源区上可以形成有晶体管器件。在DRAM产品当中，晶体管器件一般为BCAT(掩埋沟道晶体管)，栅极埋入于衬底当中，能够控制有源区的一部分形成沟道。为了方便起见，附图没有具体标示出晶体管部分的结构。
如图2所示，数据线可以包括位线接触部113、位于位线接触部上的数据线主体114和位于数据线主体上的盖层115，数据线主体114包括阻挡层和导线层。位线接触部的材料可以为掺杂多晶硅，导线层的材料可以为氮化钛或钨，以及盖层115的材料可以为氮化硅。在图1所示的截面图中，半导体衬底上进一步包括有源区109，位线接触部113与有源区109接触。
具体而言，本发明实施例所选用的低介电常数材料的介电常数为4.0-8.0。优选地，该低介电常数材料为SiBN或SiCN。
根据下列公式：
Figure BDA0002610535290000071
式中，C为电容；ε为介电常数(dielectric constant)；A为电容器的面积(capacitor area)；d为介电厚度(dielectric thick)。
由上面的公式可见，在电容器的面积A和介电厚度d一定的情况下，介电常数ε越小，则电容C越小。因此，降低材料的介电常数ε，可以减少数据线和有源接触件之间形成的寄生电容。
一种可选的实施方式中，第一侧墙103的材料为SiBN，第三侧墙105的材料为SiN。
为了进一步减少数据线和有源接触件之间形成的寄生电容，另一种可选的实施方式中，第一侧墙103的材料为SiBN；第三侧墙105的材料也选择为低介电常数材料，如SiBN或SiCN，优选为SiBN。
通过将第一侧墙103和/或第三侧墙105的材料选择为低介电常数材料，如SiBN或SiCN，并通过将侧墙的结构选择为三层结构，使得数据线侧墙具有了SiBN(或SiCN)–氧化物(Oxide)-SiBN(或SiCN或SiN)三层构造，进而降低侧墙薄膜的常数，从而减少数据线和有源接触件之间形成的寄生电容，抑制寄生电容的形成。
具体而言，第一侧墙103和第三侧墙105延伸到数据线101的顶部，第二侧墙104的顶部低于数据线101的顶部，如图8所示。
在一种可能的实施方式中，第一侧墙103的下部侧壁与半导体衬底之间形成凹槽116，如图2所示。凹槽116中包括基部氧化物，基部氧化物的顶部与半导体衬底表面基本持平，第二侧墙104和第三侧墙105位于基部氧化物上，如图8所示。
在一种可能的实施方式中，第一侧墙103、第二侧墙104和第三侧墙105的厚度可以分别为6-18nm、6-9nm和6-18nm。
本发明的又一个具体实施例，公开了一种半导体结构的制造方法，尤其是一种DRAM的制造方法。下文将参照图1-8对DRAM的制造方法进行详细描述。
首先，如图1所示，提供半导体衬底。该半导体衬底可以为各种形式，例如，Si衬底、化合物半导体衬底等。
接着在半导体衬底上形成有源区109以及有源区之间的隔离，形成BCAT结构，都可以采用常规DRAM工艺进行。
接着，依次进行下列工艺：在有源区上形成位线接触部；在位线接触部上形成数据线主体层；在数据线主体层上形成盖层115的材料层；对盖层115的材料层、数据线主体层进行图案化形成数据线101。
具体位线接触部的形成方法可以包括：通过光刻形成凹入于衬底当中的接触部凹槽，露出有源区，然后在凹槽中填充接触材料，例如可以是掺杂多晶硅，掺杂硅锗等材料。接着在整个半导体衬底表面进一步形成数据线材料层，例如可以包括阻挡层、导线层和盖层，然后对这几层进行图案化处理，从而形成数据线主体层和盖层。数据线主体通过位线接触部与有源区进行接触。
然后，如图2所示，在数据线和有源区上形成第一侧墙材料层，并通过各向异性刻蚀形成第一侧墙103。为了减少数据线和有源接触件之间形成的寄生电容，本实施例第一侧墙103的材料为低介电常数材料。示例性地，该低介电常数材料可以为SiBN，也可以为SiCN。
本实施例采用沉积工艺形成第一侧墙材料层，所采用的沉积工艺可以采用本领域技术人员所熟悉的各种适宜的工艺技术，例如，金属氧化物化学气相沉积(MOCVD)法。
另外，第一侧墙103的厚度需要根据实际情况来确定，一般为6-18nm。
接下来参考图3，在第一侧墙103的侧壁上形成第一氧化物层106。其中，第一氧化物层的构成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)。
为了便于控制第一氧化物层106的厚度，采用沉积工艺形成该第一氧化物层106。
具体来说，沉积工艺的温度为400-500℃，TEOS(正硅酸乙酯)的流量为20-1000sccm，以及沉积时间为10-1000s。
之后，参考图4，采用湿法刻蚀第一氧化物层106，以形成基部氧化物层，基部氧化物层与半导体衬底表面基本持平。湿法刻蚀的腐蚀液可以为氢氟酸腐蚀液(DHF)或氟化铵腐蚀液(BOE)类化学液，温度为40℃-55℃。
接着，在基部氧化物层的顶面和第一侧墙103的外表面形成第二氧化物层107，如图5所示。第二氧化物层107的构成材料可以为硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)，也可以为本领域通常采用的其他能够作为氧化物层的材料。
接下来参考图6，形成第二氧化物层后，进行刻蚀工艺，以去除第二氧化物层的上部并露出第一侧墙103的上部，从而形成第二侧墙104。
在一种可能的实施方式中，可以采用等离子体干法刻蚀第二氧化物层107，即利用蚀刻气体在电场加速作用下形成的等离子体中的活性基，与被蚀刻材料发生化学反应，形成挥发性物质(如CO及CO2)并随气流带走。
最常用的蚀刻气体为氟碳化合物、氟化的碳氢化合物，如CF4、C3F8、C2F6、C4F6、C4F8、CHF3、CH3F、CH2F2、C5F8等。其中，CF4为最常用的气体，可以提供很高的蚀刻速率。另一常用的气体是CHF3，有很高的聚合物生成速率。本实施例采用的是CF4和CHF3的混合气体作为刻蚀气体。
另外，为了增加物理刻蚀的效果，本实施例在刻蚀气体中还加入了氩气。因为氩的原子量较大，在电场和磁场的作用下，氩可以轰击晶圆的表面，以增强物理溅射的效果，达到各向异性的刻蚀效果。刻蚀气体中加入氩气后可以比较容易的产生侧墙的蚀刻效果，即形成衬肩的形状。
考虑到刻蚀过程中可能有些区域不能被刻蚀干净，导致薄膜不均匀，因此，在刻蚀过程中采用过刻蚀。过刻蚀一方面可以提高刻蚀的选择比，另一方面能够保证所有区域都被刻蚀干净，提高薄膜的均匀性。C4F8是主要的刻蚀气体，含F量很高，F起主要的刻蚀作用，C的作用是生成C-H聚合物等，从而有利于提高刻蚀选择比。
如图7所示，通过沉积工艺在第二侧墙104和露出的第一侧墙层103的上部上形成第三侧墙材料层，并通过各向异性刻蚀形成位于第二侧墙104侧壁和第一侧墙103顶部的第三侧墙105。
需要说明的是，第三侧墙材料层的材料可以选用现有技术中通常采用的SiN。但考虑到SiN的介电常数较高，不利于减少数据线和有源接触件之间形成的寄生电容。因此，本实施例将第三侧墙材料层的材料也选择为低介电常数材料，如SiBN或SiCN。
接着，在形成第三侧墙105之后，在第三侧墙105上沉积绝缘材料(图中未示出)和半导体衬底进行等离子蚀刻，以形成露出有源区的凹槽；以及在凹槽中填充多晶硅以形成有源接触件102。形成该有源接触件102以用于与有源区部分接触和电连接，形成半导体结构，如图8所示。
与现有技术相比，本发明至少可实现如下有益效果之一：
1.本发明通过将数据线侧墙的材料选为低介电(low k)常数材料(如SiBN或SiCN)，并通过将侧墙的结构选择为三层结构，使得数据线侧墙具有了SiBN(或SiCN)–氧化物(Oxide)-SiN三层构造，进而降低侧墙薄膜的常数，从而减少数据线和有源接触件(Active Contact)之间形成的寄生电容。
2.通过将三层构造中的SIN替换为SiBN或SiCN，使数据线侧墙具有了SiBN(或SiCN)–氧化物(Oxide)-SiBN(或SiCN)三层构造，进一步减少了数据线和有源接触件之间形成的寄生电容。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (11)

1.一种半导体结构，其特征在于，包括半导体衬底、位于半导体衬底上的数据线以及位于数据线两侧的侧墙结构，所述侧墙结构包括第一侧墙、第二侧墙和第三侧墙三层结构，所述第二侧墙为氧化物，其余两层中至少其中之一的材料为低介电常数材料。
2.根据权利要求1所述的半导体结构，其特征在于，所述低介电常数材料为SiBN或SiCN。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一侧墙的材料为低介电常数材料或所述第三侧墙的材料为低介电常数材料。
4.根据权利要求1所述的半导体结构，其特征在于，所述数据线包括接触部、位于接触部上的数据线主体和位于数据线主体上的盖层，所述数据线主体包括阻挡层和导线层。
5.根据权利要求1所述的半导体结构，其特征在于，所述半导体衬底进一步包括有源区，所述接触部与所述有源区接触。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一侧墙和所述第三侧墙延伸到所述数据线的顶部，所述第二侧墙的顶部低于所述数据线的顶部。
7.根据权利要求1所述的半导体结构，其特征在于，所述第一侧墙的下部侧壁与所述半导体衬底之间形成沟槽，所述沟槽中包括基部氧化物，所述基部氧化物的顶部与所述半导体衬底表面基本持平，所述第二侧墙和所述第三侧墙位于所述基部氧化物上。
8.一种半导体结构的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上包括有源区；
在所述有源区上形成数据线和位于数据线两侧的侧墙结构，其中所述侧墙结构包括第一侧墙、第二侧墙和第三侧墙三层结构，所述第二侧墙为氧化物，其余两层中至少其中之一的材料为低介电常数材料。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，所述在所述有源区上形成数据线和位于数据线两侧的侧墙结构包括：
在所述有源区上形成接触部；
在所述接触部上形成数据线主体层；
在所述数据线主体层上形成盖层材料层；
对所述盖层材料层、数据线主体层进行图案化形成数据线；
在所述数据线两侧形成侧墙结构。
10.根据权利要求9所述的半导体结构的制造方法，其特征在于，所述在所述数据线两侧形成侧墙结构包括：
在所述数据线的侧壁和顶部上形成第一侧墙，其中，第一侧墙的材料为低介电常数材料；
在所述第一侧墙的侧壁上形成氧化物层；
在所述氧化物层的侧壁和顶部上形成第三侧墙。
11.根据权利要求9所述的半导体结构的制造方法，其特征在于，所述在所述数据线两侧形成侧墙结构包括：
在所述数据线和所述有源区域上形成第一侧墙材料层，并通过各向异性刻蚀形成第一侧墙；
在所述第一侧墙的侧壁上形成第一氧化物层；
刻蚀所述第一氧化物层，以形成基部氧化物层，所述基部氧化物层与所述半导体衬底表面持平；
在所述基部氧化物层上形成第二氧化物层；
刻蚀所述第二氧化物层以去除所述第二氧化物层的上部并露出所述第一侧墙的上部，从而形成第二侧墙；
在所述第二侧墙和露出的所述第一侧墙层的上部上形成第三侧墙材料层，并通过各异性刻蚀形成位于所述第二侧墙侧壁和第一侧墙顶部的第三侧墙。
CN202010752651.1A 2020-07-30 2020-07-30 一种半导体结构及其制造方法 Pending CN114093869A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010752651.1A CN114093869A (zh) 2020-07-30 2020-07-30 一种半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010752651.1A CN114093869A (zh) 2020-07-30 2020-07-30 一种半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN114093869A true CN114093869A (zh) 2022-02-25

Family

ID=80295031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010752651.1A Pending CN114093869A (zh) 2020-07-30 2020-07-30 一种半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114093869A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116568031A (zh) * 2023-07-12 2023-08-08 长鑫存储技术有限公司 半导体结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116568031A (zh) * 2023-07-12 2023-08-08 长鑫存储技术有限公司 半导体结构及其制备方法
CN116568031B (zh) * 2023-07-12 2023-11-17 长鑫存储技术有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
US7709320B2 (en) Method of fabricating trench capacitors and memory cells using trench capacitors
US6492245B1 (en) Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure
US7572711B2 (en) Method of manufacturing a semiconductor device
US8039347B2 (en) Semiconductor device having vertically aligned pillar structures that have flat side surfaces and method for manufacturing the same
KR100846099B1 (ko) 리세스 채널 트랜지스터를 포함하는 반도체 장치 제조 방법
US9263452B2 (en) Reservoir capacitor of semiconductor device
US6100137A (en) Etch stop layer used for the fabrication of an overlying crown shaped storage node structure
US9646976B2 (en) Ferroelectric random-access memory with pre-patterned oxygen barrier
US11737256B2 (en) DRAM with a hydrogen-supply layer and a high-capacitance embedded capacitor with a cylindrical storage node
US20060263971A1 (en) Semiconductor device and method thereof
CN114512446A (zh) 电容器及其制备方法
KR19980020386A (ko) 반도체소자의 캐패시터 형성방법
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
US11239111B1 (en) Method of fabricating semiconductor device
CN114093869A (zh) 一种半导体结构及其制造方法
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
US20100261345A1 (en) Method of manufacturing a semiconductor device
US7727850B2 (en) Method for forming capacitor of semiconductor device
US7037821B2 (en) Method for forming contact of semiconductor device
US20050142861A1 (en) Method of forming an interconnection line in a semiconductor device
CN116631939B (zh) 半导体结构的制备方法以及半导体结构
WO2024103588A1 (zh) 一种半导体结构的制造方法及半导体结构、存储器
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
US7622381B2 (en) Semiconductor structure and the forming method thereof
KR20220100383A (ko) 배선 구조물의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination