CN105336593B - 栅极的制作方法及存储器的制作方法 - Google Patents

Abstract

本申请提供了一种栅极的制作方法及存储器的制作方法。其中，栅极的制作方法包括：由衬底的表面沿远离衬底的方向依次形成第一多晶硅层、具有沟槽的介质层以及第二多晶硅层，第二多晶硅层部分填充在沟槽中，与第一多晶硅层相连；在形成第二多晶硅层的步骤之前，该制作方法还包括去除沟槽中第一多晶硅层裸露表面上氧化物层的步骤。该制作方法通过去除多晶硅层裸露表面上氧化物层，去除了多晶硅层之间的氧化物界面，克服了现有栅极的制作过程中存在的多晶硅界面之间电阻不均匀的问题。通过使用本申请提供的栅极制作方法，所得半导体器件的稳定性等得到提高。

Description

栅极的制作方法及存储器的制作方法

技术领域

本发明涉及半导体集成电路的制作技术领域，尤其涉及一种栅极的制作方法及存储器的制作方法。

背景技术

在集成电路芯片的制作过程中，栅极通常采用堆叠结构，即将多个栅极堆叠起来，堆叠栅极之间通过介质层进行隔离。采用堆叠栅极能够提高芯片上的空间利用率，从而提高芯片的集成度。在现有存储器的制作过程中，有源区上的晶体管也通常采用堆叠的栅极结构，即浮栅-栅极介质层-选择栅结构，且浮栅和选择栅之间通过介质层上的沟槽相连接。

在附图1a至附图1c中给出了一种现有堆叠栅极的制作方法，包括以下步骤：首先，由衬底10′表面向外依次沉积隧穿氧化层20′、第一多晶硅层30′、介质层40′及中间多晶硅层51′，形成如图1a所示的基体结构；然后，在中间多晶硅层51′上沉积抗反射涂层和光刻胶层，通过光刻工艺在光刻胶上形成图案，并以光刻胶为掩膜，刻蚀所述中间多晶硅层51′和介质层40′，形成使第一多晶硅层30′部分裸露的沟槽60′，且第一多晶硅层30′的裸露表面会被氧化形成氧化层71′，形成如图1b所示的基体结构；在中间多晶硅层51′上及沟槽60′内沉积第二多晶硅层53′，形成如图1c所示的基体结构。在上述制作方法中，第一多晶硅层30′即为浮栅，中间多晶硅层51′和第二多晶硅层53′构成选择栅50′。

在堆叠栅极的制作过程中，多晶硅的表面容易形成氧化层，使得第二多晶硅层和第一多晶硅层之间形成氧化物界面，该界面会显著增加多晶硅的电阻值。图2示出了现有堆叠栅极的制作方法制得的栅极的电阻率测试结果，从图中数据可以看出，栅极的电阻率高达713～743Ω·cm，且栅极不同部位的电阻率差别明显。目前，本领域的技术人员尝试减少沉积第二多晶硅层与第一多晶硅层之间的时间间隔，然而多晶硅界面之间仍然存在较大且不均匀的电阻，器件性能提升的效果非常有限。

发明内容

本申请旨在提供一种栅极的制作方法及存储器的制作方法，以解决现有栅极的制作过程中存在多晶硅层之间界面电阻不均匀的问题。

本申请一方面提供了一种栅极的制作方法。该制作方法包括：由衬底的表面沿远离衬底的方向依次形成第一多晶硅层、具有沟槽的介质层以及第二多晶硅层，第二多晶硅层部分填充在沟槽中，与第一多晶硅层相连；在形成第二多晶硅层的步骤之前，该制作方法还包括去除沟槽中第一多晶硅层裸露表面上的氧化物层的步骤。

进一步地，上述栅极的制作方法包括：由衬底的表面沿远离衬底的方向依次形成第一多晶硅层和介质层；刻蚀介质层以形成使第一多晶硅层部分裸露的沟槽；去除第一多晶硅层裸露表面上的氧化物层；在介质层表面上以及沟槽中形成第二多晶硅层。

进一步地，上述栅极的制作方法还包括在形成第二多晶硅层之前，在介质层上形成中间多晶硅层的步骤。

进一步地，上述栅极的制作方法包括：由衬底的表面沿远离衬底的方向依次形成第一多晶硅层、介质层以及至少一层中间多晶硅层；刻蚀中间多晶硅层和介质层，形成使第一多晶硅层部分裸露的沟槽；去除第一多晶硅层和各中间多晶硅层裸露表面上的氧化物层；在最外层中间多晶硅层表面上以及沟槽中形成第二多晶硅层。

进一步地，上述栅极的制作方法中，在刻蚀介质层或者刻蚀中间多晶硅层和介质层的步骤中，顺序向下刻蚀第一多晶硅层，使沟槽延伸至第一多晶硅层中。

进一步地，上述栅极的制作方法中，去除氧化物层的的工艺为湿法刻蚀工艺。进一步地，上述栅极的制作方法中，去除氧化物层的步骤后还包括刻蚀表面后处理步骤，刻蚀表面后处理步骤包括：在去除了氧化物层的刻蚀表面上形成牺牲氧化物层；以及去除牺牲氧化物层。

进一步地，上述栅极的制作方法中，刻蚀表面后处理步骤中，形成牺牲氧化物层的步骤采用氧化工艺，去除牺牲氧化物层的步骤采用湿法刻蚀工艺。

进一步地，上述栅极的制作方法中，氧化工艺包括氧等离子工艺或H₂O₂湿法工艺。

进一步地，上述栅极的制作方法中，牺牲氧化物层的厚度为

进一步地，上述栅极的制作方法中，在衬底的表面形成第一多晶硅层的步骤之前，还包括在衬底的表面上形成隧穿氧化层的步骤，优选隧穿氧化层为SiO₂。

进一步地，上述栅极的制作方法中，介质层包括由第一多晶硅层表面沿远离第一多晶硅层的方向依次形成的SiO₂、Si₃N₄和SiO₂组成。

本申请的另一方面在于提供了一种存储器的制作方法，包括在衬底上形成隔离沟槽，在相邻的隔离沟槽之间的衬底的表面上制作栅极，以及在栅极的两侧进行离子注入形成源漏极的步骤，其中所述栅极的制作方法为本申请提供的栅极的制作方法。

应用本申请技术方案，本申请通过去除多晶硅层裸露表面上氧化物层，去除了多晶硅层之间的氧化物界面，克服了现有栅极的制作过程中存在的多晶硅界面之间电阻不均与的问题。通过使用本申请提供的栅极制作方法，所得半导体器件的稳定性等得到提高。

除了上面所描述的目的、特征和优点之外，本申请还有其它的目的、特征和优点。下面将参照图，对本申请作进一步详细的说明。

附图说明

附图构成本说明书的一部分、用于进一步理解本申请，附图示出了本申请的优选实施例，并与说明书一起用来说明本申请的原理。图中：

图1a示出了现有栅极的制作方法中，由衬底表面向外依次沉积隧穿氧化层、第一多晶硅层、介质层及中间多晶硅层后的基体剖面结构示意图；

图1b示出了刻蚀图1a所示的中间多晶硅层和介质层，形成使第一多晶硅层部分裸露的沟槽后的基体剖面结构示意图；

图1c示出了在图1b所示的中间多晶硅层上及沟槽内沉积第二多晶硅层后的基体的剖面结构示意图；

图2示出了按照现有栅极的制作方法得到栅极的电阻率测试结果；

图3示出了本申请实施方式所提供的栅极的制作方法的流程示意图；

图4a示出了在本申请实施方式所提供的栅极的制作方法中，由衬底表面向外依次沉积隧穿氧化层、第一多晶硅层和介质层后的基体的剖面结构示意图；

图4b示出了刻蚀图4a所示的介质层，形成使第一多晶硅层部分裸露的沟槽后的基体的剖面结构示意图；

图4c示出了湿法刻蚀图4b所示的第一多晶硅层的裸露表面后的基体的剖面结构示意图；

图4d示出了在图4c所示的介质层上以及沟槽的内表面上形成牺牲氧化物层后的基体的剖面结构示意图；

图4e示出了去除图4d所示的牺牲氧化物层后形成的基体的剖面结构示意图；

图4f示出了在图4e所示的介质层上及沟槽内形成第二多晶硅层后的基体的剖面结构示意图。

图5a示出了在本申请另一实施方式所提供的栅极的制作方法中，由衬底表面向外依次沉积隧穿氧化层、第一多晶硅层、介质层及中间多晶硅层后的基体的剖面结构示意图；

图5b示出了刻蚀图5a所示的中间多晶硅层和介质层，形成使第一多晶硅层部分裸露的沟槽后的基体的剖面结构示意图；

图5c示出了湿法刻蚀图4b所示的第一多晶硅层的裸露表面后的基体的剖面结构示意图；

图5d示出了在图5c所示的中间多晶硅层以及沟槽的内表面上形成牺牲氧化物层后的基体的剖面结构示意图；

图5e示出了去除图5d所示的牺牲氧化物层后形成的基体的剖面结构示意图；

图5f示出了在图5e所示的中间多晶硅层上及沟槽内形成第二多晶硅层后的基体的剖面结构示意图。

具体实施方式

下面将结合本申请的具体实施方式，对本申请的技术方案进行详细的说明，但如下实施例仅是用以理解本申请，而不能限制本申请，本申请中的实施例及实施例中的特征可以相互组合，本申请可以由权利要求限定和覆盖的多种不同方式实施。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。

由背景技术可知，现有栅极的制作过程中存在多晶硅层之间界面电阻不均匀的问题，本申请的申请人针对上述问题进行研究，提供了一种栅极的制作方法。如图3所示，该制作方法包括：由衬底的表面沿远离衬底的方向依次形成第一多晶硅层、具有沟槽的介质层；去除沟槽中第一多晶硅层裸露表面上氧化物层；形成部分填充在沟槽中、与第一多晶硅层相连的第二多晶硅层。

在一种可选方案中，该第一多晶硅层在后续制备过程中可以形成浮栅，第二多晶硅在后续的制备过程中可以形成选择栅，且通过本发明所提供的栅极的制作方法，该浮栅与选择栅相连。

在上述制作方法中通过去除第一多晶硅层裸露表面上因自然氧化所形成的厚度不均匀的氧化物层，能够克服现有栅极的制作过程中存在的第一多晶硅层(浮栅)和第二多晶硅层(选择栅)之间的界面上因氧化物层不均匀导致的电阻不均匀的问题，进而提高所制备的半导体器件的操作稳定性。

下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

图4a至图4f示出了本申请实施方式所提供的栅极的制作方法中，经过每一步骤后形成基体的剖面结构示意图。下面将结合图4a至图4f进一步解释本申请实施例所提供的栅极的制作方法。

首先，由衬底10的表面向外依次形成第一多晶硅层30和介质层40。其中、衬底10优选包括但不限于采用Si衬底10，更优选包括N型Si衬底10、P型Si衬底10或未掺杂Si衬底10；介质层40可以是一层材料，但更为优选采用多层材料，特别优选采用由第一多晶硅层30表面向外依次形成的SiO₂、Si₃N₄和SiO₂组成的ONO层。

在一种优选方式中，在衬底10上形成第一多晶硅层30之前还包括在衬底10上形成隧穿氧化层20的步骤，然后再在隧穿氧化层20上形成介质层40，形成如图4a所示的基体结构。该隧穿氧化层20能够降低衬底10与第一多晶硅层30之间的接触电阻，其所选材料优选包括但不限于采用SiO₂。

在完成由衬底10的表面向外形成第一多晶硅层30、介质层40的步骤之后，刻蚀介质层40形成使第一多晶硅层30部分裸露的沟槽60；刻蚀上述介质层40和第一多晶硅层30的工艺优选包括但不限于采用干法刻蚀，更优选采用等离子刻蚀。在采用等离子工艺进行刻蚀时，一种可选的实施方式为：刻蚀气体为CF₄和CHF₃，溅射功率为400～1000瓦，刻蚀温度为300～650℃，刻蚀时间为30～360秒，刻蚀第一多晶硅层30的深度为

在一种优选方式中，刻蚀介质层40形成使第一多晶硅层30部分裸露的沟槽60的过程中，顺序向下刻蚀第一多晶硅层30，使沟槽60延伸至第一多晶硅层30中，形成如图4b所示的基体结构。使沟槽60延伸至第一多晶硅层30能够增加第一多晶硅层30与第二多晶硅层之间的接触面积，进而降低第一多晶硅层30与第二多晶硅层之间的接触电阻。

在完成刻蚀介质层40形成使第一多晶硅层30部分裸露的沟槽60后，去除第一多晶硅层30裸露表面上的氧化物层71。优选地，去除第一多晶硅层30裸露表面上的氧化物层71的步骤采用湿法刻蚀工艺。

在去除氧化物层71的步骤中，由于第一多晶硅层30裸露表面上的氧化物层71是在制备过程中自然氧化生产的，其厚度不均匀，这就容易导致在去除氧化物层71后暴露出的第一多晶硅层30的表面比较粗糙，这种表面的粗糙可能会使得第一多晶硅层30与第二多晶硅层之间的电阻率不均匀。为了改善这一问题，在本申请的一种优选实施方式中，先去除了氧化物层71后，还包括在去除了氧化物层71后的第一多晶硅层30上形成牺牲氧化物层73；并进一步去除牺牲氧化物层的步骤。在这种实施方式中，在去除了氧化物层71的第一多晶硅层30上形成牺牲氧化物层73，这种牺牲氧化物层73能够具有较为均匀的厚度，在后续去除牺牲氧化物层73的步骤后，不仅第一多晶硅层30裸露表面上的氧化物层71得以去除，而且第一多晶硅层30裸露表面变得十分平整，进而有利于与第二多晶硅层之间形成良好的界面接触，降低第一多晶硅层30与第二多晶硅层之间的接触电阻。

在一种优选实施方式中，采用湿法工艺刻蚀去除氧化物层71和牺牲氧化物层73，分别形成如图4c和图4e所示的基体结构。上述湿法工艺可采用浸泡法和旋转喷淋法。在采用浸泡法去除氧化物层71或牺牲氧化物层73时，一种优选的方式包括：将质量分数为30％～50％的HF溶液置于刻蚀槽中，控制刻蚀槽中清洗试剂的温度在25～50℃，然后包含氧化物层71或牺牲氧化物层73的硅片置于HF溶液中，使得氧化物层71或牺牲氧化物层73与HF溶液发生反应，反应时间为30～120秒。在采用旋转喷淋法去除氧化物层71或牺牲氧化物层73时，一种可选的方式包括：将质量分数为30％～50％的HF溶液喷涂到包含氧化物层71或牺牲氧化物层73的硅片上，并通过低速旋转(<500rpm)使HF溶液均匀分布在硅片表面上，在温度为25～50℃条件下，使得氧化物层71或牺牲氧化物层73与HF溶液发生反应，反应时间为30～120秒。

在一种优选实施方式中，采用氧化工艺在去除了氧化物层71的第一多晶硅层30上形成牺牲氧化物层73，形成如图4d所示的基体结构。上述氧化工艺优选包括但不限于氧等离子工艺或H₂O₂湿法工艺。当采用氧等离子工艺形成牺牲氧化物层73时，一种优选的实施方式包括：将包含去除了氧化物层71的第一多晶硅层30的芯片放在等离子腔体中，抽真空；然后将氧气以及氮气送入等离子腔体中，其中氧气的体积流量为2000～8000ml/min，氮气的体积流量为50～200ml/min；在感应功率为400～1600瓦的条件下生成氧等离子体，并使氧等离子体与去除了氧化物层71的第一多晶硅层30反应。其中，反应温度为250～600℃，反应时间为30～300秒，形成牺牲氧化物层73的厚度为当H₂O₂湿法工艺形成牺牲氧化物层73时，一种优选的实施方式包括：将质量分数为20％～40的H₂O₂溶液喷涂到包含去除了氧化物层71的第一多晶硅层30的芯片上，并通过低速旋转(<500rpm)使H₂O₂溶液均匀分布在芯片表面上，在温度为20～65℃条件下，进行湿法处理，处理的时间为120～600秒。

在完成去除第一多晶硅层30裸露表面上氧化物层71上的氧化物层71的步骤之后，在介质层40表面上以及沟槽60中形成第二多晶硅层，形成如图4f所示的基体结构。由于通过去除牺牲氧化物层73工艺使得第一多晶硅层30裸露表面变得十分平整，因此在形成第二多晶硅层后，第二多晶硅层和第一多晶硅层30之间形成良好的界面接触，从而克服了现有栅极的制作过程中存在的多晶硅界面之间电阻不均与的问题，提高了半导体器件的稳定性。

上述形成第二多晶硅层工艺优选包括但不限于化学气相沉积、溅射、蒸发。当采用化学气相沉积工艺时，一种优选的实施方式包括：以SiH₄为反应气体，磷或硼为掺杂物，在氩气氛围保护下反应生成硅原子；在反应腔室的温度为400～650℃的条件下，硅原子沉积在最外层中间多晶硅层51表面上以及沟槽60中。

同时，根据栅极功能的实际需要，在本申请的另一种优选实施方式中，上述栅极的制作方法中还包括中间多晶硅层51的制备。该中间多晶硅层51形成于介质层40上，且介质层40中的沟槽60向外延伸，穿透各中间多晶硅层51；在形成中间多晶硅层51的步骤之后，去除第一多晶硅层30裸露表面上氧化物层71以及中间多晶硅裸露表面上的氧化物层71；最后，在最外层中间多晶硅层51表面上以及沟槽60中形成第二多晶硅层53。此时，第一多晶硅层30在后续的制备过程中可以形成浮栅，中间多晶硅层51和第二多晶硅层53在后续的制备过程中可以组合形成选择栅，浮栅与选择栅相连。

在采用单独的第二多晶硅层形成选择栅时，为了满足选择栅的结构需要，通常第二多晶硅层厚度较大，此时，在沉积制备第二多晶硅时会在较厚的第二多晶硅层内部产生较大的应力，从而导致第二多晶硅层的内部产生缺陷，并很可能在最终会影响器件的稳定性能。在本申请的上述优选实施方式通过形成将选择栅分为包括多层中间多晶硅层51和第二多晶硅层的多层结构，降低了每一层多晶硅层的厚度，进而显著减少了沉积制备选择栅时产生的应力，从而减少选择栅内部产生的缺陷，并提高器件的稳定性。

图5a至图5f示出了本申请另一实施方式所提供的栅极的制作方法中，经过每一步骤后形成基体的剖面结构示意图。下面将结合图5a至图5f进一步解释本申请实施例所提供的栅极的制作方法。

首先，由衬底10的表面向外形成第一多晶硅层30、介质层40及至少一层中间多晶硅层51。上述衬底10优选包括但不限于采用Si衬底10，更优选包括N型Si衬底10、P型Si衬底10或未掺杂Si衬底10；介质层40可以是一层材料，但更为优选采用多层材料，特别优选由第一多晶硅层30表面向外依次形成的SiO₂、Si₃N₄和SiO₂组成的ONO层。

在本申请的一种优选方式中，在衬底10上形成第一多晶硅层30之前还包括在衬底10上形成隧穿氧化层20的步骤，然后再在隧穿氧化层20上形成介质层40，形成如图5a所示的基体结构。该隧穿氧化层20能够降低衬底10与第一多晶硅层30之间的接触电阻，其所选材料优选包括但不限于采用SiO₂。

在完成由衬底10的表面向外形成第一多晶硅层30、介质层40及至少一层中间多晶硅层51的步骤之后，刻蚀各中间多晶硅层51和介质层40，形成使第一多晶硅层30部分裸露的沟槽60；刻蚀各中间多晶硅层51、介质层40和第一多晶硅层30的工艺优选包括但不限于采用干法刻蚀，更优选采用等离子刻蚀。在采用等离子工艺进行刻蚀时，一种可选的实施方式为：刻蚀气体为CF₄和CHF₃，溅射功率为400～1000瓦，刻蚀温度为300～650℃，刻蚀时间为30～360秒，刻蚀第一多晶硅层30的深度为50～300A。

在本申请的一种优选方式中，刻蚀介质层40形成使第一多晶硅层30部分裸露的沟槽60的过程中，顺序向下刻蚀第一多晶硅层30，使沟槽60延伸至第一多晶硅层30中，形成如图5b所示的基体结构。使沟槽60延伸至第一多晶硅层30能够增加第一多晶硅层30与第二多晶硅层之间的接触面积，进而降低第一多晶硅层30与第二多晶硅层之间的接触电阻。

在完成刻蚀各中间多晶硅层51和介质层40，形成使第一多晶硅层30部分裸露的沟槽60后，刻蚀第一多晶硅层30和位于最外层的中间多晶硅层51的裸露表面，去除氧化物层71。优选地，刻蚀第一多晶硅层30和位于最外层的中间多晶硅层51的裸露表面去除氧化物层71的步骤采用湿法刻蚀工艺。

在去除氧化物层71的步骤中，由于第一多晶硅层30裸露表面上氧化物层71是在制备过程中自然氧化生产的，其厚度不均匀，这就容易导致在去除氧化物层71后暴露出的第一多晶硅层30的表面比较粗糙，这种表面的粗糙可能会使得第一多晶硅层30与第二多晶硅层之间的电阻率不均匀。为了改善这一问题，在本申请的一种优选实施方式中，在去除了氧化物层71后，还包括在去除了氧化物层71后的第一多晶硅层30和中间多晶硅层51上形成牺牲氧化物层73；并进一步去除牺牲氧化物层73的步骤。在这种实施方式中，在去除了氧化物层71的第一多晶硅层30和中间多晶硅层51上形成牺牲氧化物层73，这种牺牲氧化物层73能够具有较为均匀的厚度，在后续去除牺牲氧化物层73的步骤后，不仅第一多晶硅层3051和中间多晶硅层51裸露表面上的氧化物层得以去除，而且第一多晶硅层30的裸露表面以及中间多晶硅裸露表面变得更加平整，进而有利于与第二多晶硅层之间形成良好的界面接触，降低第一多晶硅层30与第二多晶硅层之间的接触电阻。

在一种优选实施方式中，采用湿法工艺刻蚀去除氧化物层71和牺牲氧化物层73，从而分别形成如图5c和图5e所示的结构。上述湿法工艺可采用浸泡法和旋转喷淋法，在采用浸泡法去除氧化物层71或牺牲氧化物层73时，一种优选的方式包括：将质量分数为30％～50％的HF溶液置于刻蚀槽中，控制刻蚀槽中清洗试剂的温度在25～50℃，然后包含氧化物层71或牺牲氧化物层73的硅片置于HF溶液中，使得氧化物层71或牺牲氧化物层73与HF溶液发生反应，反应时间为30～120秒。在采用旋转喷淋法去除氧化物层71或牺牲氧化物层73时，一种可选的方式包括：将质量分数为30％～50％的HF溶液喷涂到包含氧化物层71或牺牲氧化物层73的硅片上，并通过低速旋转(300～500rpm)使HF溶液均匀分布在硅片表面上，在温度为25～50℃条件下，使得氧化物层71或牺牲氧化物层73与HF溶液发生反应，反应时间为30～120秒。

在一种优选实施方式中，采用氧化工艺在去除了氧化物层71的第一多晶硅层30上形成牺牲氧化物层73，形成如图5d所示的结构。上述氧化工艺优选包括但不限于氧等离子工艺或H₂O₂湿法工艺。当采用氧等离子工艺形成牺牲氧化物层73时，一种优选的实施方式包括：将包含去除了氧化物层71的第一多晶硅层30的芯片放在等离子腔体中，抽真空；然后将氧气以及氮气送入等离子腔体中，其中氧气的体积流量为2000～8000ml/min，氮气的体积流量为50～200ml/min；在感应功率为400～1600瓦的条件下生成氧等离子体，并使氧等离子体与去除了氧化物层71的第一多晶硅层30反应。其中，反应温度为250～600℃，反应时间为30～300秒，形成牺牲氧化物层73的厚度为当H₂O₂湿法工艺形成牺牲氧化物层73时，一种优选的实施方式包括：将质量分数为20％～40的H₂O₂溶液喷涂到包含去除了氧化物层71的第一多晶硅层30的芯片上，并通过低速旋转(300～500rpm)使H₂O₂溶液均匀分布在芯片表面上，在温度为20～65℃条件下，进行湿法处理，处理的时间为120～600秒。

在完成去除第一多晶硅层30和位于最外层的中间多晶硅层51裸露表面上氧化物层71上的氧化物层71的步骤之后，在最外层中间多晶硅层51表面上以及沟槽60中形成第二多晶硅层50，形成如图5f所示的基体结构。由于通过去除牺牲氧化物层73工艺使得第一多晶硅层30裸露表面变得十分平整，因此在形成第二多晶硅层53后，第二多晶硅层53和第一多晶硅层30之间形成良好的界面接触，从而克服了现有栅极的制作过程中存在的多晶硅界面之间电阻不均与的问题，提高了半导体器件的稳定性。

上述形成第二多晶硅层53工艺优选包括但不限于化学气相沉积、溅射、蒸发。当采用化学气相沉积工艺时，一种优选的实施方式包括：以SiH₄为反应气体，磷或硼为掺杂物，在氩气氛围保护下反应生成硅原子；在反应腔室的温度为400～650℃的条件下，硅原子沉积在最外层中间多晶硅层51表面上以及沟槽60中。

同时，本申请还提供了一种存储器的制作方法。该制作方法包括在衬底上形成隔离沟槽，在相邻的隔离沟槽之间的衬底表面上制作栅极，以及在栅极的两侧进行离子注入形成源漏极的步骤，其中所述栅极的制作方法为本申请所提供的栅极制作方法。

以下将以具体实施例进一步说明本申请所提供的栅极的制作方法及闪速存储器的制作方法。

实施例1

本实施例提供了一种栅极的制作方法，包括以下步骤：

在Si衬底上由下往上依次沉积SiO₂层、第一多晶硅层、由SiO₂、Si₃N₄和SiO₂组成的ONO层及中间多晶硅层51；采用等离子工艺刻蚀中间多晶硅层51、介质层和第一多晶硅层，刻蚀的工艺条件为：刻蚀气体为CF₄和CHF₃，溅射功率为600瓦，刻蚀温度为450℃，刻蚀时间为120秒，刻蚀第一多晶硅层的深度为200A。

采用旋转喷淋法刻蚀去除氧化物层，其工艺条件为：HF溶液中HF的质量分数为35％，刻蚀温度为45℃条件下，刻蚀时间为100秒。

采用氧等离子工艺在去除了氧化物层的第一多晶硅层30上形成牺牲氧化物层，其工艺条件为：氧气的体积流量为7000ml/min，氮气的体积流量为160ml/min，感应功率为1600瓦，处理温度为300℃。经氧等离子工艺处理后，在去除了氧化物层的第一多晶硅层30上形成了厚度为20A的氧化物层。

采用旋转喷淋法刻蚀去除牺牲氧化物层，其工艺条件为：HF溶液中HF的质量分数为35％，刻蚀温度为50℃条件下，刻蚀时间为90秒。

通过化学气相沉积工艺在最外层中间多晶硅层51表面上以及沟槽60中形成第二多晶硅层，其工艺条件为：以SiH₄为反应气体，磷为掺杂物，在氩气氛围保护下生长第二多晶硅层，其中生长温度为680℃，磷的掺杂浓度为2.1×10¹⁷atom·cm^-3。

实施例2

在Si衬底上由下往上依次沉积SiO₂层、第一多晶硅层、由SiO₂、Si₃N₄和SiO₂组成的ONO层及中间多晶硅层51；采用等离子工艺刻蚀中间多晶硅层51、介质层和第一多晶硅层，刻蚀的工艺条件为：刻蚀气体为CF₄和CHF₃，溅射功率为600瓦，刻蚀温度为450℃，刻蚀时间为120秒，刻蚀第一多晶硅层的深度为200A。

采用旋转喷淋法刻蚀去除氧化物层，其工艺条件为：HF溶液中HF的质量分数为35％，刻蚀温度为45℃条件下，刻蚀时间为100秒。

采用H₂O₂湿法工艺在去除了氧化物层的第一多晶硅层上形成牺牲氧化物层，其工艺条件为：20％～40的H₂O₂溶液中H₂O₂的质量分数为30％，处理的温度为50℃条件下，处理的时间为480秒。

采用旋转喷淋法刻蚀去除牺牲氧化物层，其工艺条件为：HF溶液中HF的质量分数为35％，刻蚀温度为50℃条件下，刻蚀时间为90秒。

通过化学气相沉积工艺在最外层中间多晶硅层表面上以及沟槽中形成第二多晶硅层，其工艺条件为：以SiH₄为反应气体，磷为掺杂物，在氩气氛围保护下生长第二多晶硅层，其中生长温度为680℃，磷的掺杂浓度为2.1×10¹⁷atom·cm^-3。

对比例1

本对比例提供了一种栅极的制作方法，包括以下步骤：在Si衬底上由下往上依次沉积SiO₂层、第一多晶硅层、由SiO₂、Si₃N₄和SiO₂组成的ONO层及中间多晶硅层51；采用等离子工艺刻蚀中间多晶硅层51、介质层和第一多晶硅层，刻蚀的工艺条件为：刻蚀气体为CF₄和CHF₃，溅射功率为600瓦，刻蚀温度为450℃，刻蚀时间为120秒，刻蚀第一多晶硅层的深度为200A。

通过化学气相沉积工艺在最外层中间多晶硅层表面上以及沟槽中形成第二多晶硅层，其工艺条件为：以SiH₄为反应气体，磷为掺杂物，在氩气氛围保护下生长第二多晶硅层，其中生长温度为680℃，磷的掺杂浓度为2.1×10¹⁷atom·cm^-3。

测试：

在完成栅极的制作之后，测量实施例1至2、对比例1所制得的栅极上不同部位的电阻率。例如，在栅极上选取68个测量点，利用电阻率测试仪测量这68个测量点的电阻率。计算这68个测量点的平均电阻率和电阻率的标准差。测试结果请见表1。

表1

	平均电阻率Ω·cm	电阻率的标准差Ω·cm
			实施例1	675.4	3.8
实施例2	674.1	3.6
			对比例1	732.5	8.2

如表1所示，与对比例1相比，实施例1至2的平均电阻率下降了57.1～58.4Ω·cm，电阻率的标准差减小了54％～56％。从表1提供的数据可以看出，采用本申请实施例提供的方法制得的栅极不仅电阻率得到降低，而且电阻率的均匀性提高提高。

从以上实施例可以看出，本发明上述的实施方式实现了如下技术效果：

(1)在去除了氧化物层的第一多晶硅层上形成具有均匀的厚度的牺牲氧化物层，然后区除牺牲氧化物层，使得第一多晶硅层裸露表面以及中间多晶硅裸露表面变得十分平整。

(2)在最外层中间多晶硅层表面上以及沟槽中形成第二多晶硅层，使得第二多晶硅层和第一多晶硅层之间形成良好的界面接触，从而克服了现有栅极的制作过程中存在的多晶硅界面之间电阻不均与的问题，提高了半导体器件的稳定性。

以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种栅极的制作方法，包括由衬底的表面沿远离所述衬底的方向依次形成第一多晶硅层、具有沟槽的介质层以及第二多晶硅层，所述第二多晶硅层部分填充在所述沟槽中，与所述第一多晶硅层相连，其特征在于，在形成所述第二多晶硅层的步骤之前，所述制作方法还包括去除所述沟槽中第一多晶硅层裸露表面上的氧化物层的步骤；且去除所述氧化物层的步骤后还包括刻蚀表面后处理步骤，所述刻蚀表面后处理步骤包括：

在去除了所述氧化物层的刻蚀表面上形成牺牲氧化物层；以及

去除所述牺牲氧化物层。

2.根据权利要求1所述的制作方法，其特征在于，所述制作方法包括：

由所述衬底的表面沿远离所述衬底的方向依次形成所述第一多晶硅层和所述介质层；

刻蚀所述介质层以形成使所述第一多晶硅层部分裸露的沟槽；

去除所述第一多晶硅层裸露表面上的所述氧化物层；

在所述介质层表面上以及所述沟槽中形成所述第二多晶硅层。

3.根据权利要求1所述的制作方法，其特征在于，所述栅极的制作方法中还包括在形成所述第二多晶硅层之前，在所述介质层上形成中间多晶硅层的步骤。

4.根据权利要求3所述的制作方法，其特征在于，所述栅极的制作方法包括：

由所述衬底的表面沿远离所述衬底的方向依次形成所述第一多晶硅层、所述介质层以及至少一层所述中间多晶硅层；

刻蚀所述中间多晶硅层和所述介质层，形成使所述第一多晶硅层部分裸露的所述沟槽；

去除所述第一多晶硅层和各所述中间多晶硅层裸露表面上的所述氧化物层；

在最外层所述中间多晶硅层表面上以及所述沟槽中形成所述第二多晶硅层。

5.根据权利要求2或4所述的制作方法，其特征在于，刻蚀所述介质层或者刻蚀所述中间多晶硅层和所述介质层的步骤中，顺序向下刻蚀所述第一多晶硅层，使所述沟槽延伸至所述第一多晶硅层中。

6.根据权利要求1所述的制作方法，其特征在于，去除所述氧化物层的工艺为湿法刻蚀工艺。

7.根据权利要求1所述的制作方法，其特征在于，所述刻蚀表面后处理步骤中，形成所述牺牲氧化物层的步骤采用氧化工艺，去除所述牺牲氧化物层的步骤采用湿法刻蚀工艺。

8.根据权利要求7所述的制作方法，其特征在于，所述氧化工艺包括氧等离子工艺或H₂O₂湿法工艺。

9.根据权利要求7所述的制作方法，其特征在于，所述牺牲氧化物层的厚度为

10.根据权利要求1所述的制作方法，其特征在于，在所述衬底的表面形成所述第一多晶硅层的步骤之前，还包括在所述衬底的表面上形成隧穿氧化层的步骤。

11.根据权利要求10所述的制作方法，其特征在于，所述隧穿氧化层为SiO₂。

12.根据权利要求10或11所述的制作方法，其特征在于，所述介质层包括由所述第一多晶硅层表面沿远离所述第一多晶硅层的方向依次形成的SiO₂、Si₃N₄和SiO₂组成。

13.一种存储器的制作方法，包括在衬底上形成隔离沟槽，在相邻的所述隔离沟槽之间的衬底的表面上制作栅极，以及在所述栅极的两侧进行离子注入形成源漏极的步骤，其特征在于，所述栅极的制作方法为权利要求1至12中任一项所述的制作方法。