CN103594336B - 一种双重图形化方法 - Google Patents

一种双重图形化方法 Download PDF

Info

Publication number
CN103594336B
CN103594336B CN201210287344.6A CN201210287344A CN103594336B CN 103594336 B CN103594336 B CN 103594336B CN 201210287344 A CN201210287344 A CN 201210287344A CN 103594336 B CN103594336 B CN 103594336B
Authority
CN
China
Prior art keywords
mask layer
layer
mask
double
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210287344.6A
Other languages
English (en)
Other versions
CN103594336A (zh
Inventor
张海洋
何其旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210287344.6A priority Critical patent/CN103594336B/zh
Publication of CN103594336A publication Critical patent/CN103594336A/zh
Application granted granted Critical
Publication of CN103594336B publication Critical patent/CN103594336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Abstract

一种双重图形化方法，包括：提供衬底，衬底上依次形成有待刻蚀层、硬掩膜层、第一掩膜层；图形化第一掩膜层，形成第一凹槽；在第一凹槽的侧壁和底部形成第二掩膜层，第一凹槽内的第二掩膜层之间形成第二凹槽；在第二凹槽内填充满第三掩膜层，第三掩膜层的上表面与第二掩膜层上表面齐平；去除第三掩膜层、位于相邻的第二凹槽之间的第一掩膜层；以剩余的第一掩膜层和第二掩膜层为掩膜，刻蚀硬掩膜层形成图形化的硬掩膜层；以图形化的硬掩膜层为掩膜，刻蚀待刻蚀层，待刻蚀层材料与硬掩膜层材料的刻蚀选择比大于待刻蚀层材料与第一掩膜层材料的刻蚀选择比，以确保在待刻蚀层刻蚀完成后，硬掩膜层没有被消耗完。该方法能实现更好的图形转移效果。

Description

一种双重图形化方法
技术领域
本发明涉及半导体技术领域，特别涉及一种双重图形化方法。
背景技术
为了提高芯片上的器件密度，自对准双重图形化（self-aligneddoublepatterning）技术已经被应用在NAND闪存制造工艺中。如公开日为2009年8月27、公开号为US2009/0215272A1的美国专利申请公开了一种自对准双重图形化的方法。
图1~6为现有技术中双重图形化方法的中间结构示意图。现有技术中的双重图形化方法包括：
如图1所示，提供衬底10，在所述衬底上依次形成第一氮化硅层20、氧化物层30、第一多晶硅层40和第二氮化硅层50，其中所述第一氮化硅层20和氧化物层30为待刻蚀层；
如图2所示，以图形化的光刻胶为掩膜（图未示）刻蚀所述第一多晶硅层40和第二氮化硅层50，形成图形化的第一多晶硅层40a、图形化的第二氮化硅层50a和多个第一凹槽51；
如图3所示，在所述图形化的第二氮化硅层50a的上表面和所述第一凹槽51的底面和侧壁上形成第二多晶硅层60，所述第二多晶硅层60没有填满所述第一凹槽51，且每个所述第一凹槽51的相对的侧壁上的第二多晶硅层60之间形成有第二凹槽52；
如图4所示，在所述第二凹槽52中填充氮化硅材料70，所述氮化硅材料70将所述第二凹槽52填满；
如图5所示，平坦化所述第二多晶硅层60和所述氮化硅材料70，停止于所述图形化后的第二氮化硅层50a的上表面，形成平坦化后的第二多晶硅层60a和氮化硅材料70a；
如图5和图6所示，去除所述第二凹槽52中的氮化硅材料70a和图形化的第二氮化硅层50a，然后，以所述平坦化后的第二多晶硅层60a为掩膜刻蚀位于所述第二凹槽底部的第二多晶硅层60a、所述图形化后的第一多晶硅层40a、所述待刻蚀层。
然而，采用现有技术的上述方法，通常会发现在待刻蚀层中形成的图形质量不好，进而影响半导体器件的电学性能，尤其对于高深宽比刻蚀应用，这种现象更为突出。
因此，需要提出一种新的双重图形化方法，能够实现更好的图形转移效果。
发明内容
本发明解决的问题是提供一种新的双重图形化方法，能够避免图形转移过程中掩膜层的图形出现损伤。
为解决上述问题，本发明实施例提供了一种新的双重图形化方法，包括：
提供衬底，所述衬底上依次形成有待刻蚀层、硬掩膜层、第一掩膜层；
图形化所述第一掩膜层，形成第一凹槽；
在所述第一凹槽的侧壁和底部形成第二掩膜层，所述第一凹槽内的第二掩膜层之间形成第二凹槽；
在所述第二凹槽内填充满第三掩膜层，所述第三掩膜层的上表面与所述第二掩膜层上表面齐平；
去除所述第三掩膜层、位于相邻的第二凹槽之间的第一掩膜层；
以剩余的第一掩膜层和所述第二掩膜层为掩膜，刻蚀所述硬掩膜层形成图形化的硬掩膜层；以及
以所述图形化的硬掩膜层为掩膜，刻蚀所述待刻蚀层，其中，所述待刻蚀层材料与硬掩膜层材料的刻蚀选择比大于所述待刻蚀层材料与第一掩膜层材料的刻蚀选择比，以确保在所述待刻蚀层刻蚀完成后，所述硬掩膜层没有被消耗完。
可选地，所述第一掩膜层为双层结构，分别为底部掩膜层和顶部掩膜层，所述顶部掩膜层位于所述底部掩膜层上；在形成第二掩膜层时，所述第二掩膜层的厚度等于所述底部掩膜层的厚度；所述相邻的第二凹槽之间的第一掩膜层为所述顶部掩膜层，剩余的第一掩膜层为所述底部掩膜层。
可选地，所述底部掩膜层的材料与所述第二掩膜层的材料相同。
可选地，所述顶部掩膜层的材料与所述第三掩膜层的材料相同。
可选地，所述底部掩膜层的材料为氮化硅或多晶硅。
可选地，所述顶部掩膜层的材料为氧化硅或氮化硅。
可选地，在刻蚀所述待刻蚀层后，在所述待刻蚀层中形成的开口的深宽比为5:1至15:1。
可选地，所述硬掩膜层的材料为TiN、BN或Cu3N。
可选地，采用等离子体刻蚀工艺图形化所述硬掩膜层。
可选地，在所述第一凹槽的侧壁和底部形成第二掩膜层，在所述第二凹槽内填充满第三掩膜层的方法包括：
形成覆盖第一掩膜层上表面、所述第一凹槽的侧壁和底部的第二掩膜层；
在所述第二凹槽内填充满第三掩膜层；
平坦化所述第二掩膜层和第三掩膜层，停止于第一掩膜层。
可选地，平坦化所述第二掩膜层和第三掩膜层的工艺为化学机械研磨工艺或干法刻蚀工艺。
可选地，所述待刻蚀层为单层结构或多层结构。
可选地，当所述待刻蚀层为两层结构时，所述待刻蚀层包括依次形成于衬底上的氮化硅层和氧化硅层。
可选地，所述第一掩膜层材料与所述硬掩膜层材料的刻蚀选择比大于3:1。
与现有技术相比，本发明的实施例具有以下优点：
相对于现有技术，在本发明实施例中，在第一掩膜层和待刻蚀层之间形成硬掩膜层，在图形化待刻蚀层之前，先图形化硬掩膜层；然后以所述图形化的硬掩膜层为掩膜，刻蚀所述待刻蚀层，其中，所述待刻蚀层材料与硬掩膜层材料的刻蚀选择比大于所述待刻蚀层材料与第一掩膜层材料的刻蚀选择比，以确保在所述待刻蚀层刻蚀完成后，所述硬掩膜层没有被消耗完。通过这样的技术方案，相比现有技术中以没有硬掩膜层刻蚀所述待刻蚀层，即使在第一掩膜层被消耗完后，也可以以硬掩膜层为掩膜，防止在待刻蚀层还没有刻蚀完成时，第一掩膜层被消耗完而造成待刻蚀层刻蚀形貌不好的问题，可以获得更好的图形转移效果。采用本发明的方法，对于高深宽比的图形形貌的控制更加有效。
附图说明
图1至图6是现有技术中双重图形化方法的中间结构示意图；
图7是本发明一实施例的双重图形化方法的流程图；以及
图8至图15为本发明一实施例中双重图形化方法的中间结构示意图。
具体实施方式
如前所述，在现有的双重图形化技术中，通常获得的待刻蚀层图形质量不好，进而导致半导体器件成品率下降。发明人发现造成该现象的原因为：现有技术中，当以多晶硅材料（如图5所示第二多晶硅层60a）为掩膜进行刻蚀时，由于所述待刻蚀层中的氧化硅、氮化硅材料与所述多晶硅材料之间的刻蚀选择比不高，容易出现所述待刻蚀层还未刻蚀到预定深度，作为掩膜的多晶硅材料已经因刻蚀受损甚而被去除的情况，即，掩膜层图形受损，进而影响待刻蚀层的图形转移效果，这种现象对于采用双重图形化方法的高深宽比刻蚀应用尤为明显。
现有技术针对该问题，通过采用增加多晶硅材料的厚度，来避免多晶硅材料因刻蚀受损甚而被去除的情况，然而，多晶硅材料的厚度的增加，又导致了以光刻胶为掩膜刻蚀多晶硅层时（图2所示），多晶硅材料厚度太厚会导致图形转移效果不好控制。
针对上述问题，本发明的实施例提供了一种双重图形化方法。图7是本发明一实施例的双重图形化方法的流程图。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
下面具体结合图8至图15，对本发明实施例提供的技术方案进行详细的说明。
首先，请参考图8，执行步骤S1，提供衬底100，所述衬底上依次形成有待刻蚀层200、硬掩膜层300、第一掩膜层450。其中，所述硬掩膜层300位于所述待刻蚀层200之上，用于作为刻蚀所述待刻蚀层200的掩膜。所述第一掩膜层450位于所述硬掩膜层300上，用于进行双重图形化。
在本发明的实施例中，所述衬底100的材料可以为硅，或其他适合的半导体材料。
所述待刻蚀层200可以为单层结构或两层以及两层以上的多层结构，在本发明的实施例中，如图8所示，所述待刻蚀层200包括两层结构，分别为氮化硅层201和氧化硅层202，以下均以所述两层结构为例进行描述，但不限于此。
所述硬掩膜层300的材料可以为TiN、BN、Cu3N或其他金属硬掩膜材料，但不限于此，也可以是其他适合的材料，该适合的材料确保在所述待刻蚀层200刻蚀完成后，所述硬掩膜层300没有被消耗完，即，所述待刻蚀层材料与硬掩膜层材料的刻蚀选择比大于所述待刻蚀层材料与其他掩膜层材料（例如多晶硅）的刻蚀选择比。
所述第一掩膜层450可以为单层结构或双层结构，在本发明的实施例中，如图8所示，所述第一掩膜层450为双层结构，分别为底部掩膜层400和顶部掩膜层500，所述顶部掩膜层500位于所述底部掩膜层400上。
所述底部掩膜层400和顶部掩膜层500采用不同的材料。作为本发明的实施例，底部掩膜层材料采用多晶硅、顶部掩膜层材料采用氮化硅，或者，底部掩膜层材料采用氮化硅、顶部掩膜层材料采用氧化硅。
作为本发明的一个优选实施例，以下将以底部掩膜层材料采用氮化硅、顶部掩膜层材料采用氧化硅为例进行说明。
所述待刻蚀层200、硬掩膜层300、底部掩膜层400和顶部掩膜层500的形成工艺分别都可以采用常规的工艺进行，例如化学气相沉积工艺或物理气相沉积工艺。
接着，请参考图9，执行步骤S2，图形化所述第一掩膜层450，形成第一凹槽401。可以采用干法刻蚀工艺图形化所述第一掩膜层，暴露出硬掩膜层，形成基本间隔排列的图形化的第一掩膜层。
在本发明实施例中，如图8和图9所示，图形化所述底部掩膜层400和顶部掩膜层500，该方法可以包括：以图形化的光刻胶层（图未示）为掩膜，刻蚀所述底部掩膜层400和顶部掩膜层500，暴露出硬掩膜层300，形成图形化的底部掩膜层400、图形化的顶部掩膜层500和第一凹槽401，图形化的底部掩膜层400和图形化的顶部掩膜层500界定出第一凹槽401。其中，刻蚀所述底部掩膜层400和顶部掩膜层500的工艺为干法刻蚀工艺。
作为本发明的一个实施例，可以采用等离子体刻蚀工艺。当顶部掩膜层500为氧化硅时，等离子体刻蚀工艺刻蚀氧化硅时采用的气体可以为Cl2、HBr、CH3F、CH2F2、CHF3、C4F8、CF4中的一种或几种。当底部掩膜层400为氮化硅时，等离子体刻蚀工艺刻蚀氮化硅时采用的气体可以为CH3F或CH2F2。刻蚀底部掩膜层400和顶部掩膜层500的工艺可以在同一反应腔室中进行。上述刻蚀氧化硅和氮化硅的干法刻蚀工艺可以采用常规工艺进行，在此不予赘述。
在本发明的其他实施例中，也可以仅图形化部分第一掩膜层，例如，仅图形化所述顶部掩膜层500，以形成第一凹槽401。本领域技术人员应该了解的是，为使后续图形转移至硬掩膜层300的效果较好，优选的是图形化所述底部掩膜层400和顶部掩膜层500，暴露出硬掩膜层300，形成第一凹槽401。
接着，请参考图10至图12，执行步骤S3，在所述第一凹槽401的侧壁和底部形成第二掩膜层600，所述第一凹槽401内的第二掩膜层600之间形成第二凹槽501。以及执行步骤S4，在所述第二凹槽501内填充满第三掩膜层700，所述第三掩膜层700的上表面与所第二掩膜层600的上表面齐平。
作为本发明的一个实施例，参考图10，所述第二掩膜层600覆盖所述图形化的顶部掩膜层500的上表面、所述第一凹槽401的底部和侧壁，所述第二掩膜层600没有填满所述第一凹槽401，且所述第一凹槽401的相对侧壁上的第二掩膜层600之间形成第二凹槽501。其中，所述第二掩膜层600的形成工艺可以为化学气相沉积工艺。
所述第二掩膜层600采用与所述底部掩膜层400相同的材料（以下称为底部掩膜层材料）。当底部掩膜层材料采用多晶硅、顶部掩膜层材料采用氮化硅，所述第二掩膜层600采用多晶硅材料；当底部掩膜层材料采用氮化硅、顶部掩膜层材料采用氧化硅，所述第二掩膜层600采用氮化硅材料。作为本发明的一个优选实施例，所述第二掩膜层600采用氮化硅材料。
本领域技术人员应该了解的是，为使后续图形转移至硬掩膜层300的效果较好，优选的是在形成第二掩膜层600时，所述第二掩膜层600的厚度等于所述底部掩膜层400的厚度，即，形成在第一凹槽401底部的第二掩膜层600的厚度与底部掩膜层400的厚度一致。
接着，请参考图11，可以采用化学气相沉积工艺在所述第二凹槽501内形成所述第三掩膜层700。本领域技术人员应该了解的是，所形成的第三掩膜层700可以覆盖第二掩膜层600的上表面（图未示）。
所述第三掩膜层700采用与所述顶部掩膜层500相同的材料（以下称为顶部掩膜层材料）。当底部掩膜层材料、顶部掩膜层材料分别采用多晶硅、氮化硅时，所述第三掩膜层700采用氮化硅；当底部掩膜层材料、顶部掩膜层材料分别采用氮化硅、氧化硅时，所述第三掩膜层700采用氧化硅材料。作为本发明的一个优选实施例，所述第三掩膜层700采用氧化硅材料。
接着，请参考图12，平坦化所述第二掩膜层600和第三掩膜层700，停止于第一掩膜层450，在本发明实施例中，所述平坦化工艺停止于顶部掩膜层500。执行平坦化工艺之后，所述第三掩膜层700的上表面、所述第二掩膜层600与顶部掩膜层500的上表面齐平
在本发明实施例中，可以采用化学机械研磨工艺或干法刻蚀工艺平坦化所述第二掩膜层600和位于所述第二凹槽501中的第三掩膜层700。
接着，结合参考图12和图13，执行步骤S5，去除所述第三掩膜层700、位于相邻的第二凹槽501之间的第一掩膜层450。
在本发明实施中，请参考图13和图12，所述相邻的第二凹槽501之间的第一掩膜层450为所述顶部掩膜层500。如前所述，由于形成在第一凹槽底部的第二掩膜层600的厚度等于所述底部掩膜层400的厚度，因此，在去除所述第三掩膜层700、位于相邻的第二凹槽501之间的顶部掩膜层500之后，剩余的第一掩膜层（即底部掩膜层400）和所述第二掩膜层600开口的底部仍具有相同高度。
作为本发明的一个实施例，可以采用干法或湿法刻蚀工艺去除所述第三掩膜层700、位于相邻的第二凹槽501之间的第一掩膜层450（二者均采用氧化硅材料）。例如，可以采用氢氟酸溶液进行湿法刻蚀去除氧化硅。
本领域技术人员应该了解的是，为了在执行步骤S5刻蚀去除所述顶部掩膜层500、第三掩膜层700（与顶部掩膜层采用相同的材料，例如为氧化硅材料）时，第二掩膜层600（与底部掩膜层采用相同的材料，例如为氮化硅材料）所受刻蚀剂的影响较小，本发明实施例优选考虑顶部掩膜层材料相比所述底部掩膜层材料具有较大的刻蚀选择比，以确保在刻蚀顶部掩膜层材料时，底部掩膜层材料基本不受损伤，从而确保获得较好的图形形貌。基于以上原因，本发明实施例中，在选择顶部掩膜层和底部掩膜层的材料时，不限于具体实施例中列举的材料，只要满足“顶部掩膜层材料相比所述底部掩膜层材料具有较大的刻蚀选择比，以确保在刻蚀顶部掩膜层材料时，底部掩膜层材料基本不受损伤，从而确保获得较好的图形形貌”这样的条件均可以使用。此外，由于在硬掩膜层300之上还被间隔排列的底部掩膜层400和第二掩膜层600（二者采用相同的材料，例如为氮化硅材料）所覆盖，因此，在步骤S5刻蚀氧化硅材料时，可以保护硬掩膜层300（例如TiN）不受刻蚀损伤。
接着，请参考图13和图14，执行步骤S6，以剩余的第一掩膜层450和所述第二掩膜层600为掩膜，刻蚀所述硬掩膜层300形成图形化的硬掩膜层。
在本发明实施例中，所述剩余的第一掩膜层450为所述底部掩膜层400。以所述底部掩膜层400和第二掩膜层600为掩膜，图形化所述硬掩膜层300。即，将步骤S5所形成的图形转移至硬掩膜层300。
作为本发明的一个实施例，当所述硬掩膜层的材料为TiN时，可以采用等离子体刻蚀工艺，所述等离子体刻蚀采用的气体可以为Cl2、CH4、Ar或HBr中的一种或多种。作为本发明的一个实施例，刻蚀硬掩膜层TiN的工艺参数可以是：反应腔室内压力范围是5-100mTorr，功率范围是50-1000W，Cl2流量范围是50-500sccm，CH4流量范围是10-200sccm，Ar流量范围是50-500sccm，HBr流量范围是0-100sccm，反应时间大约是5秒至60秒。
最后，请参考图15，执行步骤S7，以所述图形化的硬掩膜层300为掩膜，刻蚀所述待刻蚀层200，形成开口301。其中，所述待刻蚀层材料与硬掩膜层材料的刻蚀选择比大于所述待刻蚀层材料与第一掩膜层材料的刻蚀选择比，以确保在所述待刻蚀层刻蚀完成后，所述硬掩膜层没有被消耗完。
对于在待刻蚀层中形成深宽比大约为5:1至15:1的开口301的刻蚀应用中，现有技术通常需要形成较厚的多晶硅材料，才可以在刻蚀待刻蚀层时，避免掩膜层图形受损，然而，厚度较厚的多晶硅层，对于利用光刻胶刻蚀多晶硅层进行双重图形化时又带来很大的挑战。
为了确保在所述待刻蚀层刻蚀完成后，所述硬掩膜层没有被消耗完，作为本发明的一个实施例，所述第一掩膜层材料与所述硬掩膜层材料的刻蚀选择比大于3:1。因此，相对于现有技术，所形成的硬掩膜层的厚度可以远小于第一掩膜层的厚度，因而无需形成足够厚度的第一掩膜层例如双层结构中的多晶硅层，也就不会出现刻蚀多晶硅层进行双重图形化时带来的挑战，因此既可以减薄第一掩膜层，并且在第一掩膜层厚度不增加的情况下可以获得较好的图形转移效果。
并且，由于硬掩膜层的厚度比较薄，因此，在将步骤S5中形成的图形转移至硬掩膜层300的刻蚀工艺中，相比较现有技术直接转移至待刻蚀层（待刻蚀层的厚度远远大于硬掩膜层），可以在硬掩膜层中获得较好的图形转移效果。
以上描述的本发明的具体实施例中，以双层结构的第一掩膜层为例进行了说明。在第一掩膜层为单层结构时，步骤基本与双层结构的相同，不同的是：在去除第二凹槽之间的第一掩膜层时，由于使用干法刻蚀或湿法刻蚀工艺去除，因此需要严格控制刻蚀的时间，避免将第一掩膜层全部去除。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (14)

1.一种双重图形化方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有待刻蚀层、硬掩膜层、第一掩膜层；
图形化所述第一掩膜层，形成第一凹槽；
在所述第一凹槽的侧壁和底部形成第二掩膜层，所述第一凹槽内的第二掩膜层之间形成第二凹槽；
在所述第二凹槽内填充满第三掩膜层，所述第三掩膜层的上表面与所述第二掩膜层上表面齐平；
去除所述第三掩膜层、位于相邻的第二凹槽之间的第一掩膜层；
以剩余的第一掩膜层和所述第二掩膜层为掩膜，刻蚀所述硬掩膜层形成图形化的硬掩膜层；以及
以所述图形化的硬掩膜层为掩膜，刻蚀所述待刻蚀层，其中，所述待刻蚀层材料与硬掩膜层材料的刻蚀选择比大于所述待刻蚀层材料与第一掩膜层材料的刻蚀选择比，以确保在所述待刻蚀层刻蚀完成后，所述硬掩膜层没有被消耗完。
2.如权利要求1所述的双重图形化方法，其特征在于，所述第一掩膜层为双层结构，分别为底部掩膜层和顶部掩膜层，所述顶部掩膜层位于所述底部掩膜层上；
在形成第二掩膜层时，所述第二掩膜层的厚度等于所述底部掩膜层的厚度；
所述相邻的第二凹槽之间的第一掩膜层为所述顶部掩膜层，剩余的第一掩膜层为所述底部掩膜层。
3.如权利要求2所述的双重图形化方法，其特征在于，所述底部掩膜层的材料与所述第二掩膜层的材料相同。
4.如权利要求2所述的双重图形化方法，其特征在于，所述顶部掩膜层的材料与所述第三掩膜层的材料相同。
5.如权利要求3所述的双重图形化方法，其特征在于，所述底部掩膜层的材料为氮化硅或多晶硅。
6.如权利要求3所述的双重图形化方法，其特征在于，所述顶部掩膜层的材料为氧化硅或氮化硅。
7.如权利要求1所述的双重图形化方法，其特征在于，在刻蚀所述待刻蚀层后，在所述待刻蚀层中形成的开口的深宽比为5:1至15:1。
8.如权利要求1所述的双重图形化方法，其特征在于，所述硬掩膜层的材料为TiN、BN或Cu3N。
9.如权利要求1所述的双重图形化方法，其特征在于，采用等离子体刻蚀工艺图形化所述硬掩膜层。
10.如权利要求1所述的双重图形化方法，其特征在于，在所述第一凹槽的侧壁和底部形成第二掩膜层，在所述第二凹槽内填充满第三掩膜层的方法包括：
形成覆盖第一掩膜层上表面、所述第一凹槽的侧壁和底部的第二掩膜层；
在所述第二凹槽内填充满第三掩膜层；
平坦化所述第二掩膜层和第三掩膜层，停止于第一掩膜层。
11.如权利要求10所述的双重图形化方法，其特征在于，平坦化所述第二掩膜层和第三掩膜层的工艺为化学机械研磨工艺或干法刻蚀工艺。
12.如权利要求1所述的双重图形化方法，其特征在于，所述待刻蚀层为单层结构或多层结构。
13.如权利要求12所述的双重图形化方法，其特征在于，当所述待刻蚀层为两层结构时，所述待刻蚀层包括依次形成于衬底上的氮化硅层和氧化硅层。
14.如权利要求1所述的双重图形化方法，其特征在于，所述第一掩膜层材料与所述硬掩膜层材料的刻蚀选择比大于3:1。
CN201210287344.6A 2012-08-13 2012-08-13 一种双重图形化方法 Active CN103594336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210287344.6A CN103594336B (zh) 2012-08-13 2012-08-13 一种双重图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210287344.6A CN103594336B (zh) 2012-08-13 2012-08-13 一种双重图形化方法

Publications (2)

Publication Number Publication Date
CN103594336A CN103594336A (zh) 2014-02-19
CN103594336B true CN103594336B (zh) 2016-05-25

Family

ID=50084429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210287344.6A Active CN103594336B (zh) 2012-08-13 2012-08-13 一种双重图形化方法

Country Status (1)

Country Link
CN (1) CN103594336B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900495B (zh) * 2014-03-04 2018-03-30 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN103943469A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
CN106276777A (zh) * 2015-05-13 2017-01-04 无锡华润上华半导体有限公司 Mems基片的加工方法
TWI555082B (zh) * 2015-05-15 2016-10-21 力晶科技股份有限公司 圖案化方法
CN105206512B (zh) * 2015-09-22 2018-11-13 上海华力微电子有限公司 改进多重图形化掩膜层的方法
CN108091553B (zh) * 2016-11-23 2020-10-09 中芯国际集成电路制造(北京)有限公司 掩模图形的形成方法
CN111640654B (zh) * 2019-03-01 2023-07-14 中芯国际集成电路制造(上海)有限公司 图形化方法及图形化结构
CN111640664B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111668099B (zh) * 2019-03-07 2023-07-18 中芯国际集成电路制造(上海)有限公司 图形化方法及其形成的半导体器件
CN112447603B (zh) * 2019-08-30 2023-12-19 长鑫存储技术有限公司 半导体存储器的形成方法
CN113363142B (zh) * 2020-03-05 2023-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113921384A (zh) * 2020-07-10 2022-01-11 长鑫存储技术有限公司 自对准双重图形的形成方法及半导体结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
KR100752674B1 (ko) * 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
CN103594336A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103594336B (zh) 一种双重图形化方法
CN103545193B (zh) 用双重间隔物图案化技术形成半导体器件精细图案的方法
TWI613761B (zh) 三維非揮發性記憶體及其製造方法
KR102171265B1 (ko) 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법
CN108933140B (zh) 半导体器件的制造方法
TW201924042A (zh) 半導體元件及其製造方法
CN110718460B (zh) 一种改善sadp中奇偶效应的工艺方法
CN103794475A (zh) 自对准三重图形化方法
CN112420716B (zh) 一种半导体器件及其制备方法
TWI440166B (zh) 動態隨機存取記憶體的電容器下電極的製造方法
TWI397974B (zh) 分離式字元線之製程
CN109904165B (zh) 三维存储器的制造方法及三维存储器
JP2021536136A (ja) 新規な３ｄ ｎａｎｄメモリデバイス及びその形成方法
CN103187258A (zh) 浮栅制造过程中氮化硅层的去除方法
CN103594337A (zh) 双重图形化方法
TWI506768B (zh) 非揮發性記憶體及其製造方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN112687695A (zh) 一种三维存储器的制造方法
CN104465728A (zh) 分离栅功率器件的栅极结构及工艺方法
CN111199875B (zh) 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法
CN107706145B (zh) 隔离沟槽薄膜填充结构、半导体存储器件及制备方法
TW201308418A (zh) 半導體裝置及其製造方法
CN112164696B (zh) 三维存储器及其制造方法
CN107591399B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant