CN105206512B - 改进多重图形化掩膜层的方法 - Google Patents

改进多重图形化掩膜层的方法 Download PDF

Info

Publication number
CN105206512B
CN105206512B CN201510608988.4A CN201510608988A CN105206512B CN 105206512 B CN105206512 B CN 105206512B CN 201510608988 A CN201510608988 A CN 201510608988A CN 105206512 B CN105206512 B CN 105206512B
Authority
CN
China
Prior art keywords
layer
sacrificial layer
sacrifice
side wall
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510608988.4A
Other languages
English (en)
Other versions
CN105206512A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510608988.4A priority Critical patent/CN105206512B/zh
Publication of CN105206512A publication Critical patent/CN105206512A/zh
Application granted granted Critical
Publication of CN105206512B publication Critical patent/CN105206512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及半导体领域，尤其涉及一种改进多重图形化掩膜层的方法。改进多重图形化掩膜层的方法，方法包括：提供一衬底，在衬底上沉积一层硬掩膜；在硬掩膜上沉积第一牺牲层与第二牺牲层，并使第一牺牲层、第二牺牲层图案化；沉积第三牺牲层，第三牺牲层的表面与第二牺牲层齐平；移除第二牺牲层，并通过刻蚀工艺形成侧墙。

Description

改进多重图形化掩膜层的方法
技术领域
本发明涉及半导体领域，尤其涉及一种改进多重图形化掩膜层的方法。
背景技术
为了提高半导体器件的集成度，多重图形化工艺已经被广泛应用，但是利用双重图形作为掩膜对刻蚀材料进行刻蚀后，侧墙底部形成的半导体图形会因为两侧侧壁的形貌不同而有所差异，这会影响后续形成的半导体器件的性能。
为了减小侧壁的形貌差异，目前主要采用如下方法，在牺牲栅极两侧的侧壁形成侧墙后，然后去除部分厚度的所述牺牲栅极，形成凹槽，接着去除凹槽暴露的上部分侧墙的一部分，使得剩余的上部分侧墙的侧壁沿凹槽的底部向凹槽两侧倾斜，其形成侧墙的形貌的过程中除了多次沉积牺牲层之外，还需要辅助牺牲栅极以保证侧墙的两侧侧壁的形貌无差异，会使得工艺较为繁琐。
技术方案
针对现有的多重图形化掩膜层的方法存在的不足，本发明设计了一种可以减小侧墙两侧侧壁的形貌差异性的改进多重图形化掩膜层的方法，使得工艺流程更加的简便。
本发明包括如下技术方案：
改进多重图形化掩膜层的方法，所述方法包括：
提供一衬底，在所述衬底上沉积一层硬掩膜；
在所述硬掩膜上沉积第一牺牲层与第二牺牲层，并使所述第一牺牲层、所述第二牺牲层图案化；
沉积第三牺牲层，所述第三牺牲层的表面与所述第二牺牲层齐平；
移除所述第二牺牲层，并通过刻蚀工艺形成侧墙。
进一步改进技术方案，通过光刻工艺使得所述第一牺牲层、第二牺牲层图案化。
进一步改进技术方案，沉积所述第三牺牲层后，通过化学机械抛光工艺去除多余的所述第三牺牲层。
进一步改进技术方案，所述第一牺牲层、第二牺牲层图案化后，所述第一牺牲层的侧壁为垂直，所述第二牺牲层的侧壁为倾斜。
进一步改进技术方案，移除所述第二牺牲层的同时，将所述第一牺牲层一并移除，之后于所述第三牺牲层上沉积所述第四牺牲层。
进一步改进技术方案，通过所述刻蚀工艺刻蚀所述第四牺牲层，形成侧墙。
进一步改进技术方案，形成侧墙后移除所述第四牺牲层。
进一步改进技术方案，所述第一牺牲层、第二牺牲层图案化后，通过回拉工艺移除部分所述第二牺牲层。
进一步改进技术方案，移除所述第二牺牲层后，通过所述刻蚀工艺刻蚀所述第一牺牲层以形成侧墙，并移除所述第三牺牲层。
进一步改进技术方案，所述硬掩膜为氮化硅。
进一步改进技术方案，所述牺牲层为氧化硅、或氮化硅、或氮氧化硅、或非晶硅、或氮化硼、或氮化钛。
进一步改进技术方案，所述第一牺牲层、所述第二牺牲层、所述第三牺牲层、所述第四牺牲层的厚度均大于5nm。
进一步改进技术方案，所述第一牺牲层与第二牺牲层的总厚度大于40nm。
进一步改进技术方案，所述第二牺牲层的侧壁的倾斜角度小于87°。
本发明的有益效果是：
本发明通过在半导体的衬底上沉积一牺牲层，再将牺牲层进行图案化，之后再次沉积牺牲层，并对上述的牺牲层中的一部分进行刻蚀以形成侧墙，双重图形的可以提高刻蚀工艺中的精度，本方法减小了作为多重图形化掩膜层的侧墙的两侧侧壁的形貌的差异性，简化了掩膜层的形成工艺。
附图说明
图1a-g为本发明改进多重图形化掩膜层的方法的实施例一的结构示意图；
图2a-g为本发明改进多重图形化掩膜层的方法的实施例二的结构示意图。
图3为本发明改进多重图形化掩膜层的方法的实施例的示意图。
具体实施方式
下面结合附图对本发明进行进一步说明。
实施例一
图1a-g为本发明改进多重图形化掩膜层的方法的实施例一的结构示意图，如图1a所示，提供一衬底101，与衬底101上沉积一层硬掩膜102，于硬掩膜102上依次沉积第一牺牲层103、第二牺牲层104，硬掩膜102可选氮化硅，第一牺牲层103、第二牺牲层104可为氧化硅、氮化硅、氮氧化硅、非晶硅、氮化硼、氮化钛。
如图1b所示，采用光刻工艺使得第一牺牲层103和第二牺牲层104图案化，此时第一牺牲层103的侧壁为垂直的，第二牺牲层104的侧壁为倾斜的，倾斜角度小于87°。
如图1c所示，沉积一第三牺牲层105于第一牺牲层103与第二牺牲层104图案化之后形成的凹槽部分，并且第三牺牲层105的表面与第二牺牲层104的表面平齐，并对第三牺牲层105进行化学机械抛光工艺，将多余的第三牺牲层105去掉。
如图1d所示，移除第一牺牲层103与第二牺牲层104，剩余的第三牺牲层105，第三牺牲层105的形状即为此前凹槽的形状，其表面与底端的长度不同。
如图1e所示，沉积一第四牺牲层106于硬掩膜102上，并覆盖第三牺牲层105，即硬掩膜102与第三牺牲层105上均覆盖有第四牺牲层106。
如图1f所示，对第四牺牲层106进行刻蚀，刻蚀后形成侧墙107，侧墙107即为第四牺牲层106刻蚀剩下的一部分，并保留侧墙107之间的第三牺牲层105，第三牺牲层105的表面与侧墙107的表面齐平，侧墙107的侧壁的倾斜角度接近于第二牺牲层104的凹槽的倾斜角度。
如图1g所示，移除第三牺牲层105，形成侧墙掩膜，且两侧侧墙的形貌差异较小。
实施例二
图2a-g为本发明改进多重图形化掩膜层的方法的实施例二的结构示意图，如图2a所示，提供一衬底201，与衬底201上沉积一层硬掩膜202，于硬掩膜202上依次沉积第一牺牲层203、第二牺牲层204，硬掩膜202可选氮化硅，第一牺牲层203、第二牺牲层204可为氧化硅、氮化硅、氮氧化硅、非晶硅、氮化硼、氮化钛。
如图2b所示，采用光刻工艺使得第一牺牲层203和第二牺牲层204图案化，此时第一牺牲层203和第二牺牲层204的形貌相同。
如图2c所示，采用拉回工艺对第二牺牲层204进行部分移除，移除的多少取决于对侧墙206的要求。
如图2d所示，沉积一第三牺牲层205于第一牺牲层203与第二牺牲层204图案化与拉回工艺之后形成的凹槽部分，并且第三牺牲层205的表面与第二牺牲层204的表面平齐，并对第三牺牲层205进行化学机械抛光工艺，将多余的第三牺牲层205去掉。
如图2e所示，移除第二牺牲层204，剩余的第三牺牲层205与第一牺牲层203之间呈阶梯形，即第三牺牲层205的表面高于第一牺牲层203的表面。
如图2f所示，对第一牺牲层203进行刻蚀，刻蚀后形成侧墙206，侧墙207即为第一牺牲层203刻蚀剩下的一部分，并保留侧墙207之间的第三牺牲层205，第三牺牲层205的表面高于侧墙206的表面，侧墙206的侧壁可垂直。
如图2g所示，移除第三牺牲层205，形成侧墙掩膜，且两侧侧墙的形貌差异较小。
本发明中各个牺牲层的厚度均大于5nm，第一牺牲层与第二牺牲层的总厚度大于40nm。
实施例三
图3为本发明改进多重图形化掩膜层的方法的实施例的示意图。如图3所示，提供一衬底，在衬底上沉积一层硬掩膜；
在硬掩膜上沉积第一牺牲层与第二牺牲层，并使第一牺牲层、第二牺牲层图案化；
沉积第三牺牲层，第三牺牲层的表面与第二牺牲层齐平；
移除第二牺牲层，并通过刻蚀工艺形成侧墙。
综上所述，本发明通过在半导体的衬底上沉积一牺牲层，再将牺牲层进行图案化，之后再次沉积牺牲层，并对上述的牺牲层中的一部分进行刻蚀以形成侧墙，双重图形的可以提高刻蚀工艺中的精度，本方法减小了作为多重图形化掩膜层的侧墙的两侧侧壁的形貌的差异性，简化了掩膜层的形成工艺。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (11)

1.改进多重图形化掩膜层的方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上沉积一层硬掩膜；
在所述硬掩膜上沉积第一牺牲层与第二牺牲层，并使所述第一牺牲层、所述第二牺牲层图案化；
沉积第三牺牲层，所述第三牺牲层的表面与所述第二牺牲层齐平；
移除所述第二牺牲层，并通过刻蚀工艺形成侧墙；
所述第一牺牲层、第二牺牲层图案化后，所述第一牺牲层的侧壁为垂直，所述第二牺牲层的侧壁为倾斜；
移除所述第二牺牲层的同时，将所述第一牺牲层一并移除，之后于所述第三牺牲层上沉积一第四牺牲层；
其中，通过所述刻蚀工艺刻蚀所述第四牺牲层，形成侧墙。
2.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，通过光刻工艺使得所述第一牺牲层、第二牺牲层图案化。
3.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，沉积所述第三牺牲层后，通过化学机械抛光工艺去除多余的所述第三牺牲层。
4.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，形成侧墙后移除所述第三牺牲层。
5.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，所述第一牺牲层、第二牺牲层图案化后，通过回拉工艺移除部分所述第二牺牲层。
6.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，移除所述第二牺牲层后，通过所述刻蚀工艺刻蚀所述第一牺牲层以形成侧墙，并移除所述第三牺牲层。
7.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，所述硬掩膜为氮化硅。
8.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，所述第一牺牲层和/或所述第二牺牲层为氧化硅、或氮化硅、或氮氧化硅、或非晶硅、或氮化硼、或氮化钛。
9.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，所述第一牺牲层、所述第二牺牲层、所述第三牺牲层、所述第四牺牲层的厚度均大于5nm。
10.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，所述第一牺牲层与第二牺牲层的总厚度大于40nm。
11.根据权利要求1所述的改进多重图形化掩膜层的方法，其特征在于，所述第二牺牲层的侧壁的倾斜角度小于87°。
CN201510608988.4A 2015-09-22 2015-09-22 改进多重图形化掩膜层的方法 Active CN105206512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510608988.4A CN105206512B (zh) 2015-09-22 2015-09-22 改进多重图形化掩膜层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510608988.4A CN105206512B (zh) 2015-09-22 2015-09-22 改进多重图形化掩膜层的方法

Publications (2)

Publication Number Publication Date
CN105206512A CN105206512A (zh) 2015-12-30
CN105206512B true CN105206512B (zh) 2018-11-13

Family

ID=54954111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510608988.4A Active CN105206512B (zh) 2015-09-22 2015-09-22 改进多重图形化掩膜层的方法

Country Status (1)

Country Link
CN (1) CN105206512B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216165B (zh) * 2017-07-06 2020-11-03 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
US10529570B1 (en) * 2018-11-20 2020-01-07 Nanya Technology Corporation Method for preparing a semiconductor structure
CN112086348B (zh) * 2020-08-31 2022-11-29 上海华力微电子有限公司 双重图形氧化硅芯轴制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515197A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 自对准多重图形化的掩膜层及其形成方法
CN103594336A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318330B2 (en) * 2012-12-27 2016-04-19 Renesas Electronics Corporation Patterning process method for semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515197A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 自对准多重图形化的掩膜层及其形成方法
CN103594336A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法

Also Published As

Publication number Publication date
CN105206512A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
TWI571524B (zh) 用於穿孔中選擇性鎢沉積的系統及方法
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
KR101992569B1 (ko) 반복적인 셀프얼라인 패터닝
CN105206512B (zh) 改进多重图形化掩膜层的方法
KR102424807B1 (ko) 기판의 에칭 기반 평탄화를 위한 방법
CN107690692B (zh) 形成浅沟槽隔离(sti)结构的方法
US9786551B2 (en) Trench structure for high performance interconnection lines of different resistivity and method of making same
CN104067343B (zh) 制造器件的方法
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
JP2018517300A5 (zh)
US8932935B2 (en) Forming three dimensional isolation structures
CN105118775B (zh) 屏蔽栅晶体管形成方法
US9385086B2 (en) Bi-layer hard mask for robust metallization profile
JP2015122501A (ja) エッチング方法
US9165880B2 (en) Process control methods for CMP (chemical mechanical polishing) and other polishing methods used to form semiconductor devices
US20140097539A1 (en) Technique for uniform cmp
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
US20120018889A1 (en) Process for producing a metallization level and a via level and corresponding integrated circuit
CN106548977A (zh) 一种空气隙结构的制造方法
CN102623339A (zh) 改善双层栅mos结构的中间氧化层厚度均匀性的方法
CN105304474A (zh) 一种多重图形化掩膜层的形成方法
CN108648994A (zh) 沟槽结构的形成方法、沟槽结构及存储器
CN102376536A (zh) 形成精细图案的方法
US7982283B2 (en) Semiconductor device and method for manufacturing the same
CN105990223B (zh) 一种形成超低介电常数介质层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant