CN105118775B - 屏蔽栅晶体管形成方法 - Google Patents
屏蔽栅晶体管形成方法 Download PDFInfo
- Publication number
- CN105118775B CN105118775B CN201510507260.2A CN201510507260A CN105118775B CN 105118775 B CN105118775 B CN 105118775B CN 201510507260 A CN201510507260 A CN 201510507260A CN 105118775 B CN105118775 B CN 105118775B
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon nitride
- polysilicon
- gate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000001039 wet etching Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 3
- 238000001312 dry etching Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种屏蔽栅晶体管形成方法,包含：第1步，在硅衬底上进行干法刻蚀形成沟槽，然后形成一层氧化硅、形成一层氮化硅；第2步，沟槽内淀积屏蔽栅多晶硅，并进行回刻至与硅表面保持齐平；第3步，对表面的氮化硅进行刻蚀；第4步，进行氧化硅的第一次刻蚀；第5步，对氮化硅进行湿法刻蚀；第6步，进行氧化硅的第二次刻蚀；第7步，热氧化形成牺牲氧化层，然后将牺牲氧化层刻蚀去除；第8步，形成栅氧化层，同时在屏蔽栅多晶硅上形成氧化硅；第9步，淀积多晶硅，并进行回刻至与硅衬底表面齐平，形成多晶硅栅极。本发明工艺方法改善了传统工艺多晶硅栅极底部存在尖角导致栅极与屏蔽栅之间产生较高漏电的问题，提高了器件可靠性。
Description
技术领域
本发明涉及半导体器件制造领域，特别是指一种屏蔽栅晶体管形成方法。
背景技术
屏蔽栅晶体管(SGT)是一种常用器件，其制造方法大致包含如下的工艺步骤：
第1步，在硅衬底上形成4～6μm的沟槽；
第2步，热氧化形成氧化膜；
第3步，多晶硅淀积并干法回刻至与硅衬底表面齐平；
第4步，对氧化膜进行湿法刻蚀；
第5步，形成栅氧化层，并在沟槽内多晶硅表面形成隔离氧化膜；
第6步，淀积多晶硅并刻蚀形成栅极。
上述工艺方法的缺陷在于：第4步对氧化膜进行湿法刻蚀之后，氧化膜表面不呈水平，而是与沟槽内的多晶硅之间形成有尖角，如图2中所示，该尖角处在后续第6步淀积多晶硅形成栅极后，将会导致多晶硅栅极与屏蔽栅之间更高的漏电，导致器件可靠性存在问题。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅晶体管形成方法，以解决多晶硅栅极形成尖角的问题。
为解决上述问题，本发明所述的屏蔽栅晶体管形成方法，包含如下步骤：
第1步，在硅衬底上进行刻蚀形成沟槽，并热氧化形成一层氧化硅及通过淀积形成及一层氮化硅；
第2步，沟槽内淀积屏蔽栅多晶硅，并进行回刻；
第3步，对氮化硅进行刻蚀；
第4步，进行氧化硅的第一次刻蚀；
第5步，对氮化硅进行刻蚀；
第6步，进行氧化硅的第二次刻蚀；
第7步，氧化形成牺牲氧化层，然后通过湿法刻蚀将牺牲氧化层去除
第8步，并形成栅氧化层，同时在屏蔽栅多晶硅上形成氧化硅；
第9步，淀积多晶硅，并进行干法回刻至与硅衬底表面齐平，形成多晶硅栅极。
进一步地，所述第1步中，氧化硅的厚度为所述氮化硅的厚度为800～
进一步地，所述第2步，回刻采用干法刻蚀，回刻多晶硅至与硅表面保持齐平。
进一步地，所述第3步，采用干法刻蚀，将表面的氮化硅刻蚀干净，保留侧壁氮化硅。
进一步地，所述第4步，湿法刻蚀氧化硅至衬底表面保留
进一步地，所述第5步，采用湿法刻蚀，将突出的氮化硅刻蚀掉。
进一步地，所述第6步，采用湿法刻蚀，沟槽内从硅表面向下，刻蚀形成的沟槽内氧化硅表面保持平整。
进一步地，所述第7步，牺牲氧化层通过湿法刻蚀去除。
进一步地，所述第8步，栅氧化层的厚度为屏蔽栅多晶硅上形成的氧化硅厚度与栅氧化层相同。
本发明所述的一种屏蔽栅晶体管形成方法，使用氮化硅进行多晶硅栅极与屏蔽栅之间的隔离，使多晶硅栅极底部保持平整，避免形成尖角而使器件产生漏电，提高器件的可靠性。
附图说明
图1是传统屏蔽栅晶体管形成方法步骤图；
图2是传统屏蔽栅晶体管栅极尖角示意图；
图3～10是本发明屏蔽栅晶体管形成方法步骤图；
图11是本发明屏蔽栅晶体管形成方法工艺流程图。
附图标记说明
1是衬底，2是氧化硅，3是氮化硅，4是多晶硅(屏蔽栅)，5是牺牲氧化层，6是多晶硅栅极。
具体实施方式
本发明所述的屏蔽栅晶体管形成方法，包含如下步骤：
第1步，在硅衬底1上进行刻蚀形成沟槽，并热氧化形成一层氧化硅2淀积形成一层氮化硅3；氧化硅2的厚度为所述氮化硅3的厚度为如图3所示。
第2步，沟槽内淀积屏蔽栅多晶硅4，并进行回刻；回刻采用干法刻蚀，回刻多晶硅至与硅表面保持齐平。如图4所示。
第3步，如图5所示，对氮化硅3进行刻蚀；采用干法刻蚀，将表面的氮化硅3刻蚀干净，保留侧壁氮化硅3。
第4步，进行氧化硅2的第一次刻蚀；如图6所示，采用湿法刻蚀氧化硅2至衬底1表面保留
第5步，对氮化硅3进行刻蚀；采用湿法刻蚀，将突出的氮化硅3刻蚀掉，如图7所示。
第6步，进行氧化硅2的第二次刻蚀；采用湿法刻蚀，沟槽内从硅表面向下，刻蚀形成的沟槽内氧化硅表面保持平整，如图8所示。
第7步，热氧化形成牺牲氧化层5，然后采用湿法刻蚀将牺牲氧化层去除。
第8步，热氧化形成栅氧化层，同时在屏蔽栅多晶硅4上形成氧化硅；栅氧化层的厚度为如图9所示。所述屏蔽栅多晶硅上形成的氧化硅厚度与栅氧化层相同。
第9步，淀积多晶硅6，并进行干法回刻至与硅衬底表面齐平，形成多晶硅栅极，如图10所示。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种屏蔽栅晶体管形成方法，其特征在于：
基于屏蔽栅深沟槽MOSFET结构，控制栅位于屏蔽栅的两侧，控制栅底部形貌平整，屏蔽栅与控制栅之间使用氮化硅进行隔离；
包含如下工艺步骤：
第1步，在硅衬底上进行刻蚀形成沟槽，并热氧化形成一层氧化硅、通过淀积形成一层氮化硅；
第2步，沟槽内淀积屏蔽栅多晶硅，并进行回刻；
第3步，对表面的氮化硅进行刻蚀；
第4步，进行氧化硅的第一次刻蚀至硅表面；
第5步，对氮化硅进行湿法刻蚀，将突出的氮化硅刻蚀掉，使氮化硅层与氧化硅层表面持平；
第6步，进行氧化硅的第二次刻蚀至沟槽内部：采用湿法刻蚀，沟槽内从硅表面向下，刻蚀形成的沟槽内氧化硅表面保持平整；
第7步，热氧化形成牺牲氧化层，然后将牺牲氧化层通过刻蚀去除
第8步，形成栅氧化层，同时在屏蔽栅多晶硅上形成氧化硅；
第9步，淀积多晶硅，并进行干法回刻至与硅衬底表面齐平，形成多晶硅栅极。
2.如权利要求1所述的屏蔽栅晶体管形成方法，其特征在于：所述第1步中，氧化硅的厚度为3000～5000Å，所述氮化硅的厚度为800～1500Å。
3.如权利要求1所述的屏蔽栅晶体管形成方法，其特征在于：所述第2步，回刻采用干法刻蚀，回刻多晶硅至与硅表面保持齐平。
4.如权利要求1所述的屏蔽栅晶体管形成方法，其特征在于：所述第3步，采用干法刻蚀，将表面的氮化硅刻蚀干净，保留侧壁氮化硅。
5.如权利要求1所述的屏蔽栅晶体管形成方法，其特征在于：所述第4步，采用湿法刻蚀，刻蚀氧化硅至衬底表面保留200～300Å。
6.如权利要求1所述的屏蔽栅晶体管形成方法，其特征在于：所述第7步，牺牲氧化层通过湿法刻蚀去除。
7.如权利要求1所述的屏蔽栅晶体管形成方法，其特征在于：所述第8步，栅氧化层的厚度为450～800Å；屏蔽栅多晶硅上形成的氧化硅厚度与栅氧化层相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510507260.2A CN105118775B (zh) | 2015-08-18 | 2015-08-18 | 屏蔽栅晶体管形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510507260.2A CN105118775B (zh) | 2015-08-18 | 2015-08-18 | 屏蔽栅晶体管形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105118775A CN105118775A (zh) | 2015-12-02 |
| CN105118775B true CN105118775B (zh) | 2019-02-05 |
Family
ID=54666729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510507260.2A Active CN105118775B (zh) | 2015-08-18 | 2015-08-18 | 屏蔽栅晶体管形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118775B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611169B (zh) * | 2017-09-22 | 2024-09-06 | 无锡新洁能股份有限公司 | 一种功率半导体器件及其制作方法 |
| CN112233983B (zh) * | 2020-10-27 | 2024-02-20 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率器件及其制备方法 |
| CN114446791A (zh) * | 2020-11-05 | 2022-05-06 | 无锡锡产微芯半导体有限公司 | 用于制造具有分裂栅极结构的功率半导体器件的方法 |
| CN112838009B (zh) * | 2021-01-11 | 2022-08-26 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
| CN113690143B (zh) * | 2021-08-06 | 2024-07-26 | 江苏格瑞宝电子有限公司 | 一种解决sgt-mosfet栅极多晶硅刻蚀穿通的工艺方法 |
| CN114496762A (zh) * | 2022-04-13 | 2022-05-13 | 杭州芯迈半导体技术有限公司 | 一种制造沟槽mosfet的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
| CN1617321A (zh) * | 2003-11-10 | 2005-05-18 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN104517824A (zh) * | 2014-08-01 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅的制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492858A (en) * | 1994-04-20 | 1996-02-20 | Digital Equipment Corporation | Shallow trench isolation process for high aspect ratio trenches |
| JP2005150500A (ja) * | 2003-11-18 | 2005-06-09 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US20090057755A1 (en) * | 2007-08-27 | 2009-03-05 | International Business Machines Corporation | Spacer undercut filler, method of manufacture thereof and articles comprising the same |
| US7998808B2 (en) * | 2008-03-21 | 2011-08-16 | International Rectifier Corporation | Semiconductor device fabrication using spacers |
| KR100994711B1 (ko) * | 2008-05-21 | 2010-11-17 | 주식회사 하이닉스반도체 | 전하 트랩형 비휘발성 메모리 장치 제조 방법 |
| KR20100008966A (ko) * | 2008-07-17 | 2010-01-27 | 엘지전자 주식회사 | 반도체 소자의 제조 방법 |
| JP5535583B2 (ja) * | 2009-05-25 | 2014-07-02 | ＡｚエレクトロニックマテリアルズＩｐ株式会社 | トレンチ・アイソレーション構造の形成方法 |
| JP2013062344A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN103208454B (zh) * | 2013-03-15 | 2015-09-02 | 上海华力微电子有限公司 | 实现浅沟道隔离的工艺方法 |
| CN103199052A (zh) * | 2013-04-09 | 2013-07-10 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制作方法 |
-
2015
- 2015-08-18 CN CN201510507260.2A patent/CN105118775B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
| CN1617321A (zh) * | 2003-11-10 | 2005-05-18 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN104517824A (zh) * | 2014-08-01 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105118775A (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105118775B (zh) | 屏蔽栅晶体管形成方法 | |
| CN107731849B (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN104900495A (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| CN103035561B (zh) | 深沟槽顶部倾斜角形成的工艺方法 | |
| CN104241204B (zh) | 3d nand闪存的形成方法 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN104810245B (zh) | 改善沟槽形貌方法 | |
| CN103681274B (zh) | 半导体器件制造方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN104377123B (zh) | 成长低应力igbt沟槽型栅极的方法 | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN103377928A (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN102243995A (zh) | 高压工艺中不同厚度栅氧的集成方法 | |
| CN105185706B (zh) | 去除伪栅的方法 | |
| US8633113B2 (en) | Method for fabricating a bottom oxide layer in a trench | |
| WO2019007346A1 (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN104637799B (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
| CN101740462A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN103066093A (zh) | 一种用深槽隔离制造影像传感器的方法及影像传感器结构 | |
| CN105374751B (zh) | 半导体结构的形成方法 | |
| CN104779142B (zh) | 选择性外延生长预处理方法 | |
| CN108172513A (zh) | 使用具有由不含氧材料形成的顶板的室进行蚀刻 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |