CN104637799B - 全自对准高密度沟槽栅场效应半导体器件制造方法 - Google Patents
全自对准高密度沟槽栅场效应半导体器件制造方法 Download PDFInfo
- Publication number
- CN104637799B CN104637799B CN201410850170.9A CN201410850170A CN104637799B CN 104637799 B CN104637799 B CN 104637799B CN 201410850170 A CN201410850170 A CN 201410850170A CN 104637799 B CN104637799 B CN 104637799B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- oxide layer
- silicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 230000005669 field effect Effects 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 26
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 26
- 238000002347 injection Methods 0.000 claims abstract description 25
- 239000007924 injection Substances 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 238000003892 spreading Methods 0.000 claims abstract description 5
- 238000001465 metallisation Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 208000027418 Wounds and injury Diseases 0.000 claims description 3
- 230000006378 damage Effects 0.000 claims description 3
- 208000014674 injury Diseases 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
全自对准高密度沟槽栅场效应半导体器件制造方法，属于半导体器件技术领域，为了解决现有技术中沟槽结构的场效应半导体器件很难实现更高密度原胞，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成氧化层；沉积多晶硅，再沉积氧化层；进行光刻刻蚀，去掉氧化层和多晶硅；氧化；Spacer刻蚀；刻蚀硅槽；去除多晶硅侧面的氧化层；牺牲氧化；栅氧化；源区离子注入，利用多晶硅侧面移动，实现源区自对准注入；沉积绝缘层；回刻绝缘层，露出多晶硅；刻蚀多晶硅，去除多晶硅；淀积氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口；进行P+注入；减薄绝缘层厚度，增加露出N+源区的面积，平坦表面；圆片正面金属化。
Description
技术领域
本发明涉及具有沟槽结构的场效应半导体器件制造方法，属于半导体器件技术领域。
背景技术
功率半导体器件技术领域，沟槽结构场效应半导体器件已经被广泛采用，场效应半导体器件采用沟槽结构主要目的是增加原胞密度，降低单位面积的导通电阻。
现有沟槽结构的场效应半导体器件实现方式至少需要沟槽掩蔽层光刻和接触孔光刻。
为了实现高密度的原胞，突破光刻精度的限制，采用在硅槽的刻蚀掩蔽膜的边缘形成Spacer，以减少硅槽的刻蚀掩蔽膜的宽度，实现更窄的槽宽，进而实现高密度原胞。采用这种方式，硅槽的刻蚀掩蔽膜的宽度可以实现更窄的槽宽，由于Spacer刻蚀对圆片内的刻蚀均匀性要求很高，实现困难。同时接触孔采用光刻方式，对光刻的套准精度要求也很高，很难实现更高密度原胞。
发明内容
本发明为了解决现有技术中沟槽结构的场效应半导体器件很难实现更高密度原胞，提出一种全自对准高密度沟槽栅场效应半导体器件制造方法。
本发明解决技术问题的技术方案是：
全自对准高密度沟槽栅场效应半导体器件制造方法，其特征是，包括以下步骤：
步骤1，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成的氧化层SiO2，该氧化层作为后续沉积多晶硅应力匹配层；
步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积氧化层；也可以采用热氧化方式，在多晶硅生长氧化层；
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和多晶硅，形成沟槽刻蚀窗口；
步骤4，在多晶硅层光刻刻蚀后的侧面上生长氧化层，生长氧化的过程中多晶硅的侧面向多晶硅内部移动；利用多晶硅侧面的移动，形成后面源区N+注入的窗口；同时新生长的氧化层表面向外侧移动，新生长的氧化层表面之间的距离随着氧化层的厚度增加而变窄，实现超过光刻机所能实现的最小尺寸；
步骤5，Spacer刻蚀，将在硅表面残留或新生长出来的氧化层刻掉；Spacer刻蚀，是使用各向异性干法刻蚀工艺；
步骤6，刻蚀硅槽，进行沟槽刻蚀，根据设计确定刻蚀深度；根据设计的不同，沟槽深度可以超过P阱深度，也可以小于P阱深度；
步骤7，去除多晶硅侧面的氧化层，通过湿法腐蚀工艺露出多晶硅侧面，增加多晶硅侧面移动的距离，在腐蚀过程中，多晶硅表面的氧化层会被同时腐蚀；
步骤8，牺牲氧化，牺牲氧化层用湿法工艺去除沟槽表面的刻蚀损伤；
步骤9，栅氧化，沉积栅极多晶硅，采用干法刻蚀工艺刻蚀栅极多晶硅，刻蚀掉多晶硅的量以到达硅上表面栅氧化层以下即可；
步骤10，源区离子注入，利用多晶硅侧面移动，形成与沟槽侧壁的间隙作为源区离子注入窗口，实现源区自对准注入；
步骤11，沉积绝缘层，主要用于栅极－源极之间的绝缘；
步骤12，回刻绝缘层，露出多晶硅；
步骤13，刻蚀多晶硅，去除多晶硅；
步骤14，淀积氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口；
步骤15，刻蚀出P+注入窗口后，可以直接进行P+注入，也可以先进行硅槽刻蚀，再进行P+注入；
步骤16，减薄绝缘层厚度，增加露出N+源区的面积，平坦表面；
步骤17，圆片正面金属化，栅极在芯片有源区边缘引出。
本发明的有益效果是：利用多晶硅的热氧化后界面移动及与工艺中常用的绝缘膜有比较高刻蚀选择比的特点，实现沟槽结构的场效应器件在有源区的原胞用一块光刻版，实现了源区、接触孔(P+注入)及槽栅全自对准。将实现高密度原胞依据的光刻技术转换为氧化层或绝缘层厚度控制技术上，而氧化层厚度控制在10nm是比较容易的。如光刻机采用I线波长365nm，曝光可得到关键尺寸为0.35μm，很难实现量产0.4μm，本发明的制作方法，仍采用I线光刻机，实现关键尺寸0.3μm是容易的。
附图说明
图1－17是本发明全自对准高密度沟槽栅场效应半导体器件制造方法的工艺各步骤结构简图。
图18是本发明实施方式二中Spacer工艺，形成侧墙，减小沟槽宽度的示意图。
具体实施方式
下面结合附图对本发明做进一步详细说明。
实施方式一
全自对准高密度沟槽栅场效应半导体器件制造方法，利用多晶硅，的热氧化后界面移动及与工艺中常用的绝缘膜，有比较高刻蚀选择比的特点，实现沟槽结构的场效应器件在有源区的原胞用一块光刻版，实现了源区、接触孔(P+注入)及槽栅全自对准。以DMOSFET为例，实现的工艺步骤：
步骤1，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成的氧化层SiO2，该氧化层作为后续沉积多晶硅应力匹配层；如图1所示。
步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积氧化层；也可以采用热氧化方式，在多晶硅生长氧化层；如图2所示。
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和多晶硅，形成沟槽刻蚀窗口；如图3所示。
步骤4，在多晶硅层光刻刻蚀后的侧面上生长氧化层，生长氧化的过程中多晶硅的侧面向多晶硅内部移动；利用多晶硅侧面的移动，形成后面源区N+注入的窗口；同时新生长的氧化层表面向外侧移动，新生长的氧化层表面之间的距离随着氧化层的厚度增加而变窄，实现超过光刻机所能实现的最小尺寸。这时多晶硅氧化过程中损失的厚度小于生长出的氧化层的厚度，如图4。
步骤5，Spacer刻蚀，将在硅表面残留或新生长出来的氧化层刻掉。Spacer刻蚀，是使用各向异性干法刻蚀工艺，刻蚀过程中，由于Spacer刻蚀各向异性的特点刻蚀过程中对多晶硅侧面的刻蚀可以忽略，如图5。
步骤6，刻蚀硅槽，进行沟槽刻蚀，根据设计确定刻蚀深度；根据设计的不同，沟槽深度可以超过P阱深度，也可以小于P阱深度，如图6。
步骤7，去除多晶硅侧面的氧化层。这个工艺步骤是为了通过湿法腐蚀工艺露出多晶硅侧面，增加多晶硅侧面移动的距离，在腐蚀过程中，多晶硅表面的氧化层会被同时腐蚀，不过多晶硅氧化层即使完全被腐蚀掉也是可以的。根据设计不同，例如根据多晶硅侧面移动距离是否可以达到设计要求等，这个过程也可以不进行，如图7。
步骤8，牺牲氧化，去除沟槽刻蚀过程中沟槽表面的刻蚀损伤。牺牲氧化层用湿法工艺去除。如图8。
步骤9，栅氧化，沉积栅极多晶硅(低阻)，刻蚀栅极多晶硅。栅极多晶硅采用干法刻蚀工艺。刻蚀掉多晶硅的量以到达硅上表面栅氧化层以下即可，例如低于硅上表面栅氧化层0.5微米。最低要求硅上表面栅氧化层上没有多晶硅。如图9。
步骤10，源区离子注入，利用多晶硅侧面移动，形成与沟槽侧壁的间隙作为源区离子注入窗口，实现源区自对准注入；如图10所示。
步骤11，沉积绝缘层，例如SiO2、氮化硅、TEOS、BPGS等，主要用于栅极－源极之间的绝缘，如图11所示。
步骤12，回刻绝缘层，露出多晶硅，如图12。
步骤13，刻蚀多晶硅，去除多晶硅，如图13。
步骤14，淀积TEOS等氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口。窗口的大小与多晶硅的厚度、淀积TEOS厚度有关。如图14。另外，这步根据设计要求不同，也可以不进行，这种情况下可以得到更小的原胞。
步骤15，刻蚀出P+注入窗口后，可以直接进行注入，也可以进行硅槽刻蚀，再进行P+注入。如图15a、15b。
步骤16，减薄绝缘层，工艺目的是减薄绝缘层厚度，增加露出N+源区的面积，平坦表面。如图16a、16b。
步骤17，圆片正面金属化。如图17a、17b；栅极在芯片有源区边缘引出。
实施方式二
全自对准高密度沟槽栅场效应半导体器件制造方法，以DMOSFET为例，实现的工艺步骤：
步骤1，在N型硅片表面进行P阱注入，通过扩散推结形式P阱区，并形成的氧化层SiO2，该氧化层作为后续沉积多晶硅应力匹配层。
步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积氧化层；也可以采用热氧化方式，在多晶硅生长氧化层。
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉氧化层和多晶硅，形成沟槽刻蚀窗口。
步骤4、沉积TEOS膜。
步骤5、进行Spacer刻蚀，多晶硅的侧面形成侧墙，如图18。
步骤6至步骤17与实施方式一中相同。
Claims (1)
1.全自对准高密度沟槽栅场效应半导体器件制造方法，其特征是，包括以下步骤：
步骤1，在N型硅片表面进行P阱注入，通过扩散推结形成P阱区，并形成的氧化层SiO2，该氧化层SiO2作为后续沉积多晶硅应力匹配层；
步骤2，在应力匹配层上沉积多晶硅，再在多晶硅上沉积表面氧化层；也可以采用热氧化方式，在多晶硅上生长表面氧化层；
步骤3，在步骤2形成的结构上进行光刻刻蚀，去掉表面氧化层和多晶硅，形成沟槽刻蚀窗口；
步骤4，在多晶硅层光刻刻蚀后的侧面上生长侧面氧化层，生长侧面氧化层的过程中多晶硅的侧面向多晶硅内部移动；利用多晶硅侧面的移动，形成后面源区N+注入的窗口；同时新生长的侧面氧化层表面向外侧移动，新生长的侧面氧化层表面之间的距离随着侧面氧化层的厚度增加而变窄，实现超过光刻机所能实现的最小尺寸；
步骤5，Spacer刻蚀，将在硅片表面残留或新生长出来的氧化层SiO2刻掉；Spacer刻蚀，是使用各向异性干法刻蚀工艺；
步骤6，刻蚀硅槽，进行沟槽刻蚀，根据设计确定刻蚀深度；根据设计的不同，沟槽深度可以超过P阱深度，也可以小于P阱深度；
步骤7，去除多晶硅侧面的侧面氧化层，通过湿法腐蚀工艺露出多晶硅侧面，增加多晶硅侧面移动的距离，在腐蚀过程中，多晶硅表面的表面氧化层会被同时腐蚀；
步骤8，牺牲氧化，牺牲氧化层用湿法工艺去除沟槽表面的刻蚀损伤；
步骤9，栅氧化，沉积栅极多晶硅，采用干法刻蚀工艺刻蚀栅极多晶硅，刻蚀掉栅极多晶硅的量以到达硅上表面栅氧化层以下即可；
步骤10，源区离子注入，利用多晶硅侧面移动，形成与沟槽侧壁的间隙作为源区离子注入窗口，实现源区自对准注入；
步骤11，沉积绝缘层，主要用于栅极－源极之间的绝缘；
步骤12，回刻绝缘层，露出多晶硅；
步骤13，刻蚀多晶硅，去除多晶硅；
步骤14，淀积氧化膜，再进行Spacer刻蚀，刻蚀出P+注入窗口；
步骤15，刻蚀出P+注入窗口后，可以直接进行P+注入，也可以先进行硅槽刻蚀，再进行P+注入；
步骤16，减薄绝缘层厚度，增加露出N+源区的面积，平坦表面；
步骤17，圆片正面金属化，栅极在芯片有源区边缘引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410850170.9A CN104637799B (zh) | 2014-12-31 | 2014-12-31 | 全自对准高密度沟槽栅场效应半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410850170.9A CN104637799B (zh) | 2014-12-31 | 2014-12-31 | 全自对准高密度沟槽栅场效应半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637799A CN104637799A (zh) | 2015-05-20 |
| CN104637799B true CN104637799B (zh) | 2017-09-29 |
Family
ID=53216398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410850170.9A Active CN104637799B (zh) | 2014-12-31 | 2014-12-31 | 全自对准高密度沟槽栅场效应半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637799B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686782B (zh) * | 2018-12-18 | 2021-11-12 | 吉林华微电子股份有限公司 | 半导体器件及其制作方法 |
| CN115631996B (zh) * | 2022-02-23 | 2023-11-21 | 瑶芯微电子科技(上海)有限公司 | 一种SiC MOSFET器件的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931090A (zh) * | 2012-08-17 | 2013-02-13 | 西安龙腾新能源科技发展有限公司 | 一种超结mosfet的制造方法 |
| CN103325685A (zh) * | 2012-03-23 | 2013-09-25 | 无锡维赛半导体有限公司 | 深沟槽功率半导体场效应晶体管及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086798A (ja) * | 2001-09-13 | 2003-03-20 | Nec Corp | 半導体装置およびその製造方法 |
| TWI282624B (en) * | 2005-07-26 | 2007-06-11 | Fujitsu Ltd | Semiconductor device and method for fabricating the same |
-
2014
- 2014-12-31 CN CN201410850170.9A patent/CN104637799B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325685A (zh) * | 2012-03-23 | 2013-09-25 | 无锡维赛半导体有限公司 | 深沟槽功率半导体场效应晶体管及其制作方法 |
| CN102931090A (zh) * | 2012-08-17 | 2013-02-13 | 西安龙腾新能源科技发展有限公司 | 一种超结mosfet的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637799A (zh) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097649B (zh) | 半导体结构的形成方法 | |
| CN103515215B (zh) | 一种鳍式场效应管制作方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
| CN101770974A (zh) | 浅沟槽隔离结构的制造方法 | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| JP6310577B2 (ja) | スプリットゲート型パワーデバイスの製造方法 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN104637799B (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN107799462A (zh) | 半导体结构的形成方法 | |
| CN105097919B (zh) | 半浮栅晶体管结构及其制作方法 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN103295889B (zh) | 在鳍形有源区上制备高k金属栅的方法 | |
| CN103022036A (zh) | 单边存取器件及其制造方法 | |
| CN102916043B (zh) | Mos-hemt器件及其制作方法 | |
| CN101350328A (zh) | 栅氧化层的制造方法 | |
| CN103022100A (zh) | 鳍式场效应管的结构及其形成方法 | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN103187280A (zh) | 鳍式场效应晶体管的制作方法 | |
| CN108155241B (zh) | 一种抗辐照多栅器件及其制备方法 | |
| CN102148149A (zh) | 半导体器件栅极的形成方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |