CN104485286B - 包含中压sgt结构的mosfet及其制作方法 - Google Patents
包含中压sgt结构的mosfet及其制作方法 Download PDFInfo
- Publication number
- CN104485286B CN104485286B CN201410842303.8A CN201410842303A CN104485286B CN 104485286 B CN104485286 B CN 104485286B CN 201410842303 A CN201410842303 A CN 201410842303A CN 104485286 B CN104485286 B CN 104485286B
- Authority
- CN
- China
- Prior art keywords
- groove
- silicon nitride
- mosfet
- etching
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 230000003628 erosive effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Abstract
本发明公开了一种包含中压SGT结构的MOSFET的制作方法，步骤包括：1)第一次沟槽刻蚀，形成第一沟槽；2)生长氧化硅和氮化硅；3)刻蚀掉硅片表面和第一沟槽底部的氮化硅，保留第一沟槽侧壁的氮化硅；4)第二次沟槽刻蚀，形成第二沟槽；5)在第二沟槽侧壁生长屏蔽电极介质层；6)去除第一沟槽侧壁的氮化硅，后续按常规工艺完成器件制作。本发明还公开了用上述方法制作的MOSFET结构，其相邻屏蔽电极间的距离小于相邻栅极间的距离。本发明通过分两步刻蚀屏蔽栅极沟槽，并分别在两步刻蚀形成的沟槽内生长栅氧和屏蔽电极介质层，实现了在相邻栅极间的距离不变的情况下，缩小相邻屏蔽电极间的距离，从而降低了单位面积导通电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种包含中压SGT结构的MOSFET(金属-氧化层半导体场效晶体管)，以及该MOSFET的制作方法。
背景技术
SGT(Split-Gate-Trench，屏蔽栅极沟槽)结构的传统制作方法是先通过一步刻蚀形成沟槽，如图1(a)所示，再通过化学气相沉积(CVD)方法生长屏蔽电极介质层，如图1(b)所示。用这种方法制作得到的SGT结构，由于屏蔽电极和栅极做在同一个沟槽中，因此，相邻屏蔽电极之间的距离a与相邻栅极之间的距离b是相同的，如图2所示。
对于charge-couple(电荷耦合)结构，缩小相邻屏蔽电极之间的距离a可以降低单位面积导通电阻。但是，在传统SGT结构中，由于相邻屏蔽电极之间的距离a就是相邻栅极之间的距离b，要缩小a的尺寸，必须同时缩小b的尺寸，而b的尺寸会受到接触孔CD(关键尺寸)和接触孔到沟道的距离限制。
发明内容
本发明要解决的技术问题之一是提供一种包含中压SGT结构的MOSFET的制作方法，它可以降低单位面积导通电阻。
为解决上述技术问题，本发明的包含中压SGT结构的MOSFET的制作方法，步骤包括：
1)在衬底上进行第一次沟槽刻蚀，形成第一沟槽；
2)依次生长氧化硅和氮化硅；
3)刻蚀掉硅片表面和第一沟槽底部的氮化硅，保留第一沟槽侧壁的氮化硅；
4)在第一沟槽基础上进行第二次沟槽刻蚀，在第一沟槽下面形成第二沟槽；
5)在第二沟槽侧壁生长屏蔽电极介质层；
6)去除第一沟槽侧壁的氮化硅，后续按照常规工艺完成MOSFET的制作。
所述步骤1)，用氧化硅-氮化硅-氧化硅膜作为沟槽刻蚀的硬掩膜；第一次沟槽刻蚀的深度为1.4μm。
所述步骤2)，氧化硅的厚度为氮化硅的厚度为
所述步骤3)，采用干法刻蚀方法。
所述步骤4)，第二次沟槽刻蚀的深度为4.7μm。
所述步骤5)，用热氧化方法生长氧化硅作为屏蔽电极介质层，所述屏蔽电极介质层的厚度为
本发明要解决的技术问题之二是提供用上述方法制作的MOSFET的SGT结构。在该MOSFET中，相邻屏蔽电极之间的距离小于相邻栅极之间的距离。
本发明在制作MOSFET的中压SGT结构时，通过将屏蔽栅极沟槽分成两步刻蚀，并在两步刻蚀形成的沟槽内分别生长栅氧和屏蔽电极介质层，使得相邻屏蔽电极之间的距离不再受制于相邻栅极之间的距离，实现了在相邻栅极之间的距离不变的情况下，缩小相邻屏蔽电极之间的距离，从而更好地降低了MOSFET器件的单位面积导通电阻。
附图说明
图1是用传统工艺方法制作中压SGT结构时，在沟槽刻蚀完成后(a图)和屏蔽电极介质层生长后(b图)的扫描电镜图。
图2是用传统工艺方法制作的中压SGT的结构。
图3～图7本发明的包含中压SGT结构的MOSFET的制作工艺流程示意图。
图8是用本发明的方法制作中压SGT结构时，在沟槽刻蚀完成后(a图)和屏蔽电极介质层生长后(b图)的扫描电镜图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，详述如下：
本实施例的包含中压SGT结构的MOSFET的制作方法，其具体工艺步骤如下：
步骤1，如图3所示，以ONO(氧化硅-氮化硅-氧化硅)膜为硬掩膜，在衬底上进行第一次沟槽刻蚀，形成第一沟槽。这步沟槽刻蚀的深度为1.4μm。
步骤2，如图4所示，先生长氧化硅，再生长氮化硅。
步骤3，干法刻蚀氮化硅，将硅片表面和第一沟槽底部的氮化硅全部去除，第一沟槽侧壁的氮化硅保留，如图5所示。
步骤4，第二次沟槽刻蚀，形成第二沟槽，如图6所示。这步沟槽刻蚀的深度为4.7μm。这步沟槽刻蚀完成后的沟槽样貌可参见图8(a)所示。
步骤5，在第二沟槽侧壁通过热氧化方法生长氧化硅，形成LOCOS(硅的局部氧化)结构，作为屏蔽电极介质层(屏蔽电极介质层厚消耗的Si约为)，然后去除第一沟槽侧壁的氮化硅，如图7所示。屏蔽电极介质层生长后的沟槽样貌可参见图8(b)所示。
后续工艺与传统工艺相同，依次为进行第一次多晶硅生长与反刻蚀；HDP(高密度等离子体)氧化膜淀积与HDP氧化膜CMP(化学机械抛光)；HDP氧化膜反刻蚀；栅极氧化层生长；第二次多晶硅淀积与反刻蚀；形成体区、源区；形成接触孔、金属、钝化层，完成MOSFET器件的制作。
该方法通过两步刻蚀，并在两步刻蚀形成的沟槽内分别形成栅氧和屏蔽电极介质层，使相邻屏蔽电极之间的距离a不再受制于相邻栅极之间的距离b，实现了在不缩小b的尺寸的情况下，缩小a的尺寸，从而可以更好地降低MOSFET器件的单位面积导通电阻。
Claims (4)
1.包含中压SGT结构的MOSFET的制作方法，其特征在于，步骤包括：
1)在衬底上进行第一次沟槽刻蚀，形成第一沟槽；
2)依次生长厚度为的氧化硅和厚度为的氮化硅；
3)干法刻蚀掉硅片表面和第一沟槽底部的氮化硅，保留第一沟槽侧壁的氮化硅；
4)在第一沟槽基础上进行第二次沟槽刻蚀，在第一沟槽下面形成第二沟槽；第二次沟槽刻蚀的深度为4.7μm；
5)在第二沟槽侧壁生长厚度为的屏蔽电极介质层；
6)去除第一沟槽侧壁的氮化硅，后续按照常规工艺完成MOSFET的制作。
2.根据权利要求1所述的方法，其特征在于，步骤1)，用氧化硅-氮化硅-氧化硅膜作为沟槽刻蚀的硬掩膜。
3.根据权利要求1所述的方法，其特征在于，步骤1)，第一次沟槽刻蚀的深度为1.4μm。
4.根据权利要求1所述的方法，其特征在于，步骤5)，用热氧化方法生长氧化硅作为屏蔽电极介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410842303.8A CN104485286B (zh) | 2014-12-29 | 2014-12-29 | 包含中压sgt结构的mosfet及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410842303.8A CN104485286B (zh) | 2014-12-29 | 2014-12-29 | 包含中压sgt结构的mosfet及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104485286A CN104485286A (zh) | 2015-04-01 |
| CN104485286B true CN104485286B (zh) | 2017-10-24 |
Family
ID=52759822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410842303.8A Active CN104485286B (zh) | 2014-12-29 | 2014-12-29 | 包含中压sgt结构的mosfet及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104485286B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429033A (zh) * | 2019-08-21 | 2019-11-08 | 深圳市芯电元科技有限公司 | 屏蔽栅沟槽mosfet制造方法 |
| CN111446168A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用氮化硅隔离层生成双沟槽晶体管的工艺方法 |
| CN111477546B (zh) * | 2020-03-16 | 2023-02-07 | 绍兴同芯成集成电路有限公司 | 一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺 |
| CN111446166A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成双沟槽晶体管的工艺方法 |
| CN111446167A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺 |
| CN111540677B (zh) * | 2020-05-28 | 2023-03-21 | 绍兴同芯成集成电路有限公司 | 一种三层阶梯状沟槽晶体管的制造工艺 |
| CN111863969B (zh) * | 2020-07-17 | 2021-06-01 | 上海陆芯电子科技有限公司 | 屏蔽栅沟槽型mosfet器件及其制造方法 |
| CN112838000A (zh) * | 2021-01-07 | 2021-05-25 | 深圳市谷峰电子有限公司 | 一种制造上下结构sgt的工艺方法 |
| CN113192841B (zh) * | 2021-04-27 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8247296B2 (en) * | 2009-12-09 | 2012-08-21 | Semiconductor Components Industries, Llc | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
| US8021947B2 (en) * | 2009-12-09 | 2011-09-20 | Semiconductor Components Industries, Llc | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
| US20130224919A1 (en) * | 2012-02-28 | 2013-08-29 | Yongping Ding | Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance |
| CN103325682A (zh) * | 2012-03-20 | 2013-09-25 | 上海华虹Nec电子有限公司 | 双层多晶栅沟槽型mos晶体管的制备方法 |
-
2014
- 2014-12-29 CN CN201410842303.8A patent/CN104485286B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104485286A (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| US11088253B2 (en) | Gate structure of semiconductor device and manufacturing method therefor | |
| TWI590383B (zh) | 半導體裝置結構與其形成方法 | |
| CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| US20180315857A1 (en) | Device and method to improve fin top corner rounding for finfet | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| US10163646B2 (en) | Method for forming semiconductor device structure | |
| US20200027988A1 (en) | Structure and formation method of semiconductor device structure | |
| TW202137570A (zh) | 半導體元件及其製造方法 | |
| JP7073767B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法 | |
| CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN113013028A (zh) | 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法 | |
| CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
| CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| WO2019007346A1 (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN104362088B (zh) | 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法 | |
| TWI528424B (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN104733308B (zh) | 半导体器件的形成方法 | |
| CN103681448A (zh) | 形成浅沟槽隔离区的方法 | |
| US10510870B2 (en) | Techniques for forming device having etch-resistant isolation oxide | |
| TW201725718A (zh) | 半導體元件結構 | |
| CN105720051B (zh) | 半导体元件与其制造方法 | |
| CN104425354A (zh) | 浅沟槽隔离结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |