CN111863969B - 屏蔽栅沟槽型mosfet器件及其制造方法 - Google Patents
屏蔽栅沟槽型mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN111863969B CN111863969B CN202010693343.6A CN202010693343A CN111863969B CN 111863969 B CN111863969 B CN 111863969B CN 202010693343 A CN202010693343 A CN 202010693343A CN 111863969 B CN111863969 B CN 111863969B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- conductor
- semiconductor substrate
- mosfet device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 210000000746 body region Anatomy 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 150000004645 aluminates Chemical class 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种屏蔽栅沟槽型MOSFET器件及其制造方法。屏蔽栅沟槽型MOSFET器件的制造方法包括：提供半导体衬底，并在所述半导体衬底上形成沟槽；其中，所述半导体衬底的上表面设置有第一绝缘层，所述沟槽由所述半导体衬底和所述第一绝缘层围合而成；在所述沟槽底部形成屏蔽导体；在所述屏蔽导体上形成栅极导体，所述栅极导体的上表面与所述第一绝缘层的上表面齐平；去除所述第一绝缘层，所述栅极导体的上表面高出所述半导体衬底的上表面。与现有技术相比，本发明实施例减小了屏蔽栅沟槽型MOSFET器件的栅极电阻。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种屏蔽栅沟槽型MOSFET器件及其制造方法。
背景技术
随着半导体技术的发展，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)作为电子电路的重要组成部分，广泛应用于汽车电子、通信设备、家用电器等领域。
在现有技术中，屏蔽栅沟槽(Shield Gate Trench，SGT)型MOSFET器件，简称SGTMOSFET，因其比导通电阻较低和栅漏耦合电容较小而得到广泛的应用。SGT MOSFET器件包括形成于沟槽中的屏蔽导体和栅极导体，屏蔽导体位于沟槽的底部，栅极导体位于沟槽的顶部。其中，SGT MOSFET器件的栅极电阻Rg的大小取决于栅极导体的横截面积，且由于栅极导体的横截面积位于沟槽内的深度较浅、横截面积较小，因此，现有的SGT MOSFET器件存在栅极电阻Rg较大的问题。
发明内容
本发明实施例提供一种屏蔽栅沟槽型MOSFET器件及其制造方法，以减小栅极电阻。
第一方面，本发明实施例提供了一种屏蔽栅沟槽型MOSFET器件的制造方法，包括：
提供半导体衬底，并在所述半导体衬底上形成沟槽；其中，所述半导体衬底的上表面设置有第一绝缘层，所述沟槽由所述半导体衬底和所述第一绝缘层围合而成；
在所述沟槽底部形成屏蔽导体；
在所述屏蔽导体上形成栅极导体，所述栅极导体的上表面与所述第一绝缘层的上表面齐平；
去除所述第一绝缘层，所述栅极导体的上表面高出所述半导体衬底的上表面。
可选地，所述第一绝缘层的厚度与所述栅极导体的厚度比值大于0.1。
可选地，所述第一绝缘层的厚度范围为
可选地，在所述沟槽底部形成屏蔽导体之前，还包括：
在所述沟槽侧壁上形成第二绝缘层；
在所述第二绝缘层上形成第三绝缘层，且所述第三绝缘层和所述第二绝缘层的材料不同；
在所述第三绝缘层上形成第四绝缘层。
可选地，所述第四绝缘层和所述第二绝缘层的材料相同；
其中，所述第一绝缘层的材料为二氧化硅；所述第二绝缘层的材料为二氧化硅；所述第三绝缘层的材料为氮化硅；所述第四绝缘层的材料为二氧化硅。
可选地，在所述屏蔽导体上形成栅极导体之前，还包括：
去除位于所述屏蔽导体上的第四绝缘层；
在所述屏蔽导体上形成第五绝缘层；
去除位于所述第五绝缘层上的第三绝缘层和第二绝缘层，露出所述半导体衬底。
可选地，在所述屏蔽导体上形成栅极导体之前，还包括：
在所述沟槽侧壁形成第六绝缘层。
可选地，在去除所述第一绝缘层之后，还包括：
在所述半导体衬底上部依次形成体区和源区，所述体区和所述源区围绕所述栅极导体；
在所述源区上形成第七绝缘层，所述第七绝缘层包覆所述栅极导体高出所述源区的部分；
在所述第七绝缘层上形成金属层，所述金属层包覆所述第七绝缘层、所述源区的侧壁和所述体区。
第二方面，本发明实施例还提供了一种屏蔽栅沟槽型MOSFET器件，采用如本发明任意实施例所述的屏蔽栅沟槽型MOSFET器件制造方法制造而成；
所述屏蔽栅沟槽型MOSFET器件包括：
半导体衬底，所述半导体衬底包括沟槽、位于所述沟槽外侧的体区和源区；
屏蔽导体，位于所述沟槽底部；
栅极导体，位于所述屏蔽导体上，且所述栅极导体的上表面高出所述半导体衬底的源区。
可选地，屏蔽栅沟槽型MOSFET器件还包括：
第七绝缘层，包覆所述栅极导体高出所述源区的部分；
金属层，包覆所述第七绝缘层、所述源区的侧壁和所述体区。
本发明实施例通过对设置有第一绝缘层的半导体衬底进行刻蚀形成沟槽，这样，与现有技术中仅在半导体衬底上形成沟槽相比，沟槽的深度增加，且增加的深度为第一绝缘层的厚度。然后进行屏蔽导体和栅极导体的制作步骤，且栅极导体与第一绝缘层的上表面齐平，这样，与现有技术中栅极导体与半导体衬底的上表面齐平相比，栅极导体向上延伸的高度增加，且增加的高度为第一绝缘层的厚度。因此，本发明实施例有利于在不增加栅极导体在沟槽内的深度的基础上，向上延伸了栅极导体的高度。由于栅极电阻Rg的大小由栅极导体的横截面积确定，栅极导体的横截面积由栅极导体的高度和栅极导体的宽度决定，当栅极导体的高度增加，其横截面积较大，从而减小了栅极电阻Rg。
附图说明
图1为本发明实施例提供的一种SGT MOSFET器件的制造方法的流程示意图；
图2为本发明实施例提供的一种SGT MOSFET器件的制造方法在S110-S130形成的结构示意图；
图3为本发明实施例提供的一种SGT MOSFET器件的制造方法在S140-S150形成的结构示意图；
图4为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S210-S230形成的结构示意图；
图5为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S240-S260形成的结构示意图；
图6为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S270-S290形成的结构示意图；
图7为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S2A0-S2C0形成的结构示意图；
图8为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S2D0-S2E0形成的结构示意图；
图9为本发明实施例提供的一种SGT MOSFET器件的结构示意图；
图10为本发明实施例提供的另一种SGT MOSFET器件的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种SGT MOSFET器件的制造方法的流程示意图，图2为本发明实施例提供的一种SGT MOSFET器件的制造方法在S110-S130形成的结构示意图，图3为本发明实施例提供的一种SGT MOSFET器件的制造方法在S140-S150形成的结构示意图。参见图1-图3，该SGT MOSFET器件的制造方法包括以下步骤：
S110、提供半导体衬底100，并在半导体衬底100上形成沟槽210。
其中，半导体衬底100的上表面设置有第一绝缘层110，沟槽210由半导体衬底100和第一绝缘层110围合而成。因此，沟槽210的深度由半导体衬底100和第一绝缘层110的厚度共同决定，与现有技术中仅在半导体衬底100上形成沟槽210相比，沟槽210的深度增加，且增加的深度为第一绝缘层110的厚度。半导体衬底100可以为P型衬底或N型衬底，示例性地，通过掺杂工艺可以形成相应类型的衬底，例如掺杂硅可以得到N型衬底，掺杂硼可以得到P型衬底。
第一绝缘层110又叫做电介质层，第一绝缘层110的材料例如可以是氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐或钛酸盐等，优选地，第一绝缘层110的材料为二氧化硅。该第一绝缘层110例如可以是半导体衬底100来料即自带的膜层结构，无需去除，从而有利于节省SGT MOSFET的工艺流程。若半导体衬底100来料时，其上表面未设置有第一绝缘层110，则还需要在半导体衬底100的上表面先形成第一绝缘层110，再形成沟槽210。示例性地，可以采用热氧和淀积工艺在半导体衬底100上形成第一绝缘层110。
示例性地，形成沟槽210的工艺可以采用刻蚀工艺，刻蚀工艺可以是离子铣刻蚀、等离子刻蚀、反应离子刻蚀或激光烧蚀等干法刻蚀工艺，也可以是刻蚀溶液的选择型的湿法刻蚀工艺。
S120、在沟槽210底部形成屏蔽导体400。
其中，屏蔽导体400的材料例如可以是金属、多晶硅、包括金属或掺杂多晶硅的叠层结构或其他导电材料。优选地，屏蔽导体400的材料为多晶硅，那么屏蔽导体400又可以称为源极多晶硅。示例性地，形成屏蔽导体400的工艺可以是淀积+刻蚀工艺。
可以理解的是，在沟槽210底部形成屏蔽导体400之前，还可以在沟槽210侧壁上形成绝缘层350，以形成屏蔽导体400与半导体衬底100之间的场氧化层。绝缘层350的材料例如可以是氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐或钛酸盐等，优选地，绝缘层350的材料为二氧化硅。
S130、在屏蔽导体400上形成栅极导体500，栅极导体500的上表面与第一绝缘层110的上表面齐平。
其中，栅极导体500的材料例如可以是是金属、多晶硅、包括金属或掺杂多晶硅的叠层结构或其他导电材料。优选地，栅极导体500的材料为多晶硅，那么，栅极导体500又可以称为栅极多晶硅。示例性地，形成栅极导体500的工艺可以是淀积+刻蚀工艺。由于栅极导体500与第一绝缘层110的上表面齐平，因此，与现有技术中栅极导体500与半导体衬底100的上表面齐平相比，栅极导体500的深度增加，且增加的深度为第一绝缘层110的厚度。
可以理解的是，在形成栅极导体500之前，还可以在沟槽210侧壁形成第六绝缘层510，以形成半导体衬底100和栅极导体500之间的栅氧层。
S140、去除第一绝缘层110，栅极导体500的上表面高出半导体衬底100的上表面。
其中，去除第一绝缘层110的工艺例如可以是刻蚀工艺、激光剥离工艺或研磨工艺等工艺。去除第一绝缘层110后，栅极导体500的上表面凸出半导体衬底100的上表面。
S150、依次形成体区120、源区130、第七绝缘层600和金属层700，完成SGT MOSFET的制作。
本发明实施例通过对设置有第一绝缘层110的半导体衬底100进行刻蚀形成沟槽210，这样，与现有技术中仅在半导体衬底100上形成沟槽210相比，沟槽210的深度增加，且增加的深度为第一绝缘层110的厚度。然后进行屏蔽导体400和栅极导体500的制作步骤，且栅极导体500与第一绝缘层110的上表面齐平，这样，与现有技术中栅极导体500与半导体衬底100的上表面齐平相比，栅极导体500向上延伸的高度增加，且增加的高度为第一绝缘层110的厚度。因此，本发明实施例有利于在不增加栅极导体500在沟槽210内的深度的基础上，向上延伸了栅极导体500的高度。由于栅极电阻Rg的大小由栅极导体500的横截面积确定，栅极导体500的横截面积由栅极导体500的高度和栅极导体500的宽度决定，当栅极导体500的高度增加，其横截面积增大，从而减小了栅极电阻Rg。
在上述各实施例的基础上，可选地，第一绝缘层110的厚度与栅极导体500的厚度比值大于0.1。其中，第一绝缘层110的厚度与栅极导体500的厚度比值越大，相当于第一绝缘层110的厚度越厚，增加的栅极导体500的高度越高，从而有利于进一步减小栅极电阻Rg。
在上述各实施例的基础上，可选地，第一绝缘层110的厚度范围为
其中，第一绝缘层110的厚度决定了栅极导体500增加的高度，第一绝缘层110的厚度越厚，越有利于减小栅极电阻Rg，然而第一绝缘层110的厚度越厚，SGT MOSFET器件的尺寸越大，设置第一绝缘层110的厚度范围为
有利于均衡较小的栅极电阻Rg和较小的器件尺寸之间的矛盾。
示例性地，半导体衬底100来料时，第一绝缘层110的厚度为
直接对该半导体衬底100进行刻蚀形成沟槽210，栅极导体500增加的高度为
若需要减小第一绝缘层110的厚度，还需要对第一绝缘层110进行减薄，以得到所需的厚度；若需要增大第一绝缘层110的厚度，还需要在第一绝缘层110上沉积预设厚度的绝缘材料，以得到所需厚度。
在上述实施例的基础上，下面对SGT MOSFET器件的制造方法进行进一步地说明。图4为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S210-S230形成的结构示意图，图5为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S240-S260形成的结构示意图，图6为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S270-S290形成的结构示意图，图7为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S2A0-S2C0形成的结构示意图，图8为本发明实施例提供的另一种SGT MOSFET器件的制造方法在S2D0-S2E0形成的结构示意图。参见图4-图8，该SGT MOSFET器件的制造方法包括以下步骤：
S210、提供半导体衬底100，并在半导体衬底100上形成沟槽210。
其中，半导体衬底100的上表面设置有第一绝缘层110，沟槽210由半导体衬底100和第一绝缘层110围合而成。
S220、在沟槽210侧壁上形成第二绝缘层310。
其中，第二绝缘层310的材料例如可以是氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐或钛酸盐等，优选地，第二绝缘层310的材料为二氧化硅。示例性地，形成第二绝缘层310的工艺为热氧+淀积工艺，形成的第二绝缘层310覆盖沟槽210的侧壁，并延伸至第一绝缘层110的上表面。
S230、在第二绝缘层310上形成第三绝缘层320，且第三绝缘层320和第二绝缘层310的材料不同。
其中，第三绝缘层320的材料例如可以是氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐或钛酸盐等，优选地，第二绝缘层310的材料为氮化硅。示例性地，形成第三绝缘层320的工艺为热氧+淀积工艺，形成的第三绝缘层320覆盖第二绝缘层310的侧壁，并延伸至沟槽210外膜层结构的上表面。
本实施方式设置第三绝缘层320和第二绝缘层310的材料不同，有利于在后续刻蚀第四绝缘层330时，第三绝缘层320对第二绝缘层310形成保护，避免第一绝缘层110和第二绝缘层310被刻蚀。
S240、在第三绝缘层320上形成第四绝缘层330。
其中，第四绝缘层330的材料例如可以是氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐或钛酸盐等。优选地，第四绝缘层330和第二绝缘层310的材料相同，第四绝缘层330的材料为二氧化硅。示例性地，形成第四绝缘层330的工艺为热氧+淀积工艺，形成的第四绝缘层330覆盖第三绝缘层320的侧壁，并延伸至沟槽210外膜层结构的上表面。
S250、在沟槽210底部形成屏蔽导体400。
其中，经过第二绝缘层310、第三绝缘层320和第四绝缘层330的形成工艺，沟槽210表面为第四绝缘层330，屏蔽导体400与第四绝缘层330接触。屏蔽导体400的材料例如可以是金属、多晶硅、包括金属或掺杂多晶硅的叠层结构或其他导电材料。优选地，屏蔽导体400的材料为多晶硅，那么屏蔽导体400又可以称为源极多晶硅。示例性地，形成屏蔽导体400的工艺可以是淀积+刻蚀工艺。
S260、去除位于屏蔽导体400上的第四绝缘层330。
示例性地，采用刻蚀工艺去除位于屏蔽导体400上的第四绝缘层330，具体包括沟槽210侧壁上的第四绝缘层330和沟槽210外的第四绝缘层330，可选地，刻蚀后的第四绝缘层330的上表面与屏蔽导体400的上表面齐平。在第三绝缘层320的保护下，第一绝缘层110和第二绝缘层310可以完整保留，以利于后续工艺步骤的进行。
S270、在屏蔽导体400上形成第五绝缘层340。
其中，第五绝缘层340的材料例如可以是氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐或钛酸盐等。优选地，第五绝缘层340和第四绝缘层330的材料相同，第五绝缘层340的材料为二氧化硅。示例性地，形成第五绝缘层340的工艺为热氧+淀积工艺或者热氧化工艺，形成的第五绝缘层340覆盖屏蔽导体400的上表面和第四绝缘层330的上表面，以形成屏蔽导体400和栅极导体500之间的隔离氧化层。
S280、去除位于第五绝缘层340上的第三绝缘层320和第二绝缘层310，露出半导体衬底100。
示例性地，采用刻蚀工艺去除位于第五绝缘层340上的第三绝缘层320和第二绝缘层310，具体包括沟槽210侧壁上的第三绝缘层320和第二绝缘层310。可选地，刻蚀后的第三绝缘层320和第二绝缘层310的上表面与第五绝缘层340的上表面齐平。
S290、在沟槽210侧壁形成第六绝缘层510。
其中，第六绝缘层510为栅氧层，其材料例如可以是氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐或钛酸盐等。优选地，第六绝缘层510的材料为硅氧化物。示例性地，形成第六绝缘层510的工艺为热氧+淀积工艺，形成的第六绝缘层510覆盖沟槽210的侧壁，以形成半导体衬底100和栅极导体500之间的栅氧层。
S2A0、在沟槽210内形成栅极导体500，栅极导体500的上表面与第一绝缘层110的上表面齐平。
其中，由于栅极导体500与第一绝缘层110的上表面齐平，因此，与现有技术中栅极导体500与半导体衬底100的上表面齐平相比，栅极导体500的深度增加，且增加的深度为第一绝缘层110的厚度。
S2B0、去除第一绝缘层110，栅极导体500的上表面高出半导体衬底100的上表面。
S2C0、在半导体衬底100上部依次形成体区120和源区130，体区120和源区130围绕栅极导体500。
示例性地，采用注入扩散工艺形成体区120和源区130。具体地，首先采用注入扩散工艺进行第一次离子注入，在半导体衬底100上部区域形成体区120，然后在体区120上部采用注入扩散工艺进行第二次离子注入，形成源区130。体区120和源区130分别与沟槽210相邻接，经由第六绝缘层510与栅极导体500隔开。
S2D0、在源区130上形成第七绝缘层600，第七绝缘层600包覆栅极导体500高出源区130的部分。
S2E0、在第七绝缘层600上形成金属层700，金属层700包覆第七绝缘层600、源区130的侧壁和体区120。
本发明实施例通过对设置有第一绝缘层110的半导体衬底100进行刻蚀形成沟槽210，这样，与现有技术中仅在半导体衬底100上形成沟槽相比，沟槽210的深度增加，且增加的深度为第一绝缘层110的厚度。然后进行屏蔽导体400和栅极导体500的制作步骤，且栅极导体500与第一绝缘层110的上表面齐平，这样，与现有技术中栅极导体500与半导体衬底100的上表面齐平相比，栅极导体500向上延伸的高度增加，且增加的高度为第一绝缘层110的厚度。因此，本发明实施例有利于在不增加栅极导体500在沟槽210内的深度的基础上，向上延伸了栅极导体500的高度。由于栅极电阻Rg的大小由栅极导体500的横截面积确定，栅极导体500的横截面积由栅极导体500的高度和栅极导体500的宽度决定，当栅极导体500的高度增加，其横截面积较大，从而减小了栅极电阻Rg。
本发明实施例还提供了一种SGT MOSFET器件，该SGT MOSFET器件采用如本发明任意实施例所提供的SGT MOSFET器件制造方法制造而成，具备相应的有益效果。图9为本发明实施例提供的一种SGT MOSFET器件的结构示意图。参见图9，该SGT MOSFET包括：半导体衬底100、屏蔽导体400和栅极导体500。其中，半导体衬底100包括沟槽、位于沟槽外侧的体区120和源区130；屏蔽导体400位于沟槽底部；栅极导体500位于屏蔽导体400上，且栅极导体500的上表面高出半导体衬底100的源区130。
继续参见图8，可选地，SGT MOSFET器件还包括：第七绝缘层600和金属层700。第七绝缘层600包覆栅极导体500高出源区130的部分；金属层700包覆第七绝缘层600、源区130的侧壁和体区120。
图10为本发明实施例提供的另一种SGT MOSFET器件的结构示意图。参见图10，可选地，SGT MOSFET器件还包括：第二绝缘层310、第三绝缘层320和第四绝缘层330。其中，第二绝缘层310、第三绝缘层320和第四绝缘层330依次设置于半导体衬底100和屏蔽导体400之间。第四绝缘层330的材料和第二绝缘层310的材料相同，第三绝缘层320的材料和第二绝缘层310的材料不同，以在刻蚀第四绝缘层330的过程中，第三绝缘层320对第二绝缘层310形成保护，避免第二绝缘层310被刻蚀。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种屏蔽栅沟槽型MOSFET器件的制造方法，其特征在于，包括：
提供半导体衬底，并在所述半导体衬底上形成沟槽；其中，所述半导体衬底的上表面设置有第一绝缘层，所述沟槽由所述半导体衬底和所述第一绝缘层围合而成；
在所述沟槽侧壁上形成第二绝缘层；
在所述第二绝缘层上形成第三绝缘层，且所述第三绝缘层和所述第二绝缘层的材料不同；
在所述第三绝缘层上形成第四绝缘层；
在所述沟槽底部形成屏蔽导体；
在所述屏蔽导体上形成栅极导体，所述栅极导体的上表面与所述第一绝缘层的上表面齐平；
去除所述第一绝缘层，所述栅极导体的上表面高出所述半导体衬底的上表面。
2.根据权利要求1所述的屏蔽栅沟槽型MOSFET器件的制造方法，其特征在于，所述第一绝缘层的厚度与所述栅极导体的厚度比值大于0.1。
3.根据权利要求2所述的屏蔽栅沟槽型MOSFET器件的制造方法，其特征在于，所述第一绝缘层的厚度范围为1000Å~10000Å。
4.根据权利要求1所述的屏蔽栅沟槽型MOSFET器件的制造方法，其特征在于，所述第四绝缘层和所述第二绝缘层的材料相同；
其中，所述第一绝缘层的材料为二氧化硅；所述第二绝缘层的材料为二氧化硅；所述第三绝缘层的材料为氮化硅；所述第四绝缘层的材料为二氧化硅。
5.根据权利要求1所述的屏蔽栅沟槽型MOSFET器件的制造方法，其特征在于，在所述屏蔽导体上形成栅极导体之前，还包括：
去除位于所述屏蔽导体上的第四绝缘层；
在所述屏蔽导体上形成第五绝缘层；
去除位于所述第五绝缘层上的第三绝缘层和第二绝缘层，露出所述半导体衬底。
6.根据权利要求1所述的屏蔽栅沟槽型MOSFET器件的制造方法，其特征在于，在所述屏蔽导体上形成栅极导体之前，还包括：
在所述沟槽侧壁形成第六绝缘层。
7.根据权利要求1所述的屏蔽栅沟槽型MOSFET器件的制造方法，其特征在于，在去除所述第一绝缘层之后，还包括：
在所述半导体衬底上部依次形成体区和源区，所述体区和所述源区围绕所述栅极导体；
在所述源区上形成第七绝缘层，所述第七绝缘层包覆所述栅极导体高出所述源区的部分；
在所述第七绝缘层上形成金属层，所述金属层包覆所述第七绝缘层、所述源区的侧壁和所述体区。
8.一种屏蔽栅沟槽型MOSFET器件，其特征在于，采用如权利要求1-7任一项所述的屏蔽栅沟槽型MOSFET器件制造方法制造而成；
所述屏蔽栅沟槽型MOSFET器件包括：
半导体衬底，所述半导体衬底包括沟槽、位于所述沟槽外侧的体区和源区；
屏蔽导体，位于所述沟槽底部；
栅极导体，位于所述屏蔽导体上，且所述栅极导体的上表面高出所述半导体衬底的源区。
9.根据权利要求8所述的屏蔽栅沟槽型MOSFET器件，其特征在于，还包括：
第七绝缘层，包覆所述栅极导体高出所述源区的部分；
金属层，包覆所述第七绝缘层、所述源区的侧壁和所述体区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010693343.6A CN111863969B (zh) | 2020-07-17 | 2020-07-17 | 屏蔽栅沟槽型mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010693343.6A CN111863969B (zh) | 2020-07-17 | 2020-07-17 | 屏蔽栅沟槽型mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111863969A CN111863969A (zh) | 2020-10-30 |
| CN111863969B true CN111863969B (zh) | 2021-06-01 |
Family
ID=73002016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010693343.6A Active CN111863969B (zh) | 2020-07-17 | 2020-07-17 | 屏蔽栅沟槽型mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863969B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8546893B2 (en) * | 2010-01-12 | 2013-10-01 | Mohamed N. Darwish | Devices, components and methods combining trench field plates with immobile electrostatic charge |
| CN102130000B (zh) * | 2010-01-20 | 2012-12-12 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos器件的制备方法 |
| US8778764B2 (en) * | 2012-07-16 | 2014-07-15 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor |
| CN104485286B (zh) * | 2014-12-29 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 包含中压sgt结构的mosfet及其制作方法 |
| CN107681006A (zh) * | 2017-11-01 | 2018-02-09 | 苏州凤凰芯电子科技有限公司 | 一种具有阶梯形氧化层的屏蔽栅mos结构 |
| CN107910271B (zh) * | 2017-11-17 | 2023-11-17 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN110176498B (zh) * | 2019-04-30 | 2022-06-14 | 东南大学 | 一种低导通电阻的沟槽碳化硅功率器件及其制造方法 |
| CN110993690A (zh) * | 2019-11-15 | 2020-04-10 | 杰华特微电子（杭州）有限公司 | 沟槽型mosfet器件及其制造方法 |
| CN110896026A (zh) * | 2019-11-22 | 2020-03-20 | 矽力杰半导体技术(杭州)有限公司 | 沟槽型mosfet结构及其制造方法 |
-
2020
- 2020-07-17 CN CN202010693343.6A patent/CN111863969B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111863969A (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10529847B2 (en) | Trench power semiconductor component and method of manufacturing the same | |
| US11424344B2 (en) | Trench MOSFET and method for manufacturing the same | |
| US11398561B2 (en) | Method for manufacturing trench MOSFET | |
| CN113594039A (zh) | 半导体结构及其形成方法 | |
| CN111129152A (zh) | 沟槽mosfet结构及其制造方法 | |
| TW202137570A (zh) | 半導體元件及其製造方法 | |
| CN111834463B (zh) | 屏蔽栅沟槽mosfet及其制备方法、电子设备 | |
| US20230335621A1 (en) | Method for manufacturing trench-type mosfet | |
| CN111863969B (zh) | 屏蔽栅沟槽型mosfet器件及其制造方法 | |
| TWI773605B (zh) | 製造溝槽型ｍｏｓｆｅｔ的方法 | |
| CN109585547B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| US20190019869A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN113437148B (zh) | 半导体结构及其形成方法 | |
| CN113437149B (zh) | 半导体结构及其形成方法 | |
| CN113782429B (zh) | 用于掺杂区的导电通道的制造方法、沟槽型mosfet器件及其制造方法 | |
| CN115863411B (zh) | 一种屏蔽栅功率器件及其制备方法 | |
| EP4421878A1 (en) | Field-effect transistors with deposited gate dielectric layers | |
| CN115172276B (zh) | 半导体结构及其形成方法 | |
| US20230352305A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20240290617A1 (en) | Field-effect transistors with a gate dielectric layer formed on a surface treated by atomic layer etching | |
| CN109216450B (zh) | 沟槽式功率半导体元件的制造方法 | |
| KR100240683B1 (ko) | 반도체장치의 제조방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100548536B1 (ko) | 에스 오 아이 기판에 형성되는 반도체 디바이스 및 그 제조방법 | |
| KR100434715B1 (ko) | 반도체소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Shielded gate grooved MOSFET device and its manufacturing method Effective date of registration: 20210930 Granted publication date: 20210601 Pledgee: Industrial Commercial Bank of China Ltd. Shanghai Zhangjiang science and Technology Branch Pledgor: SHANGHAI LUXIN ELECTRONIC TECHNOLOGY Co.,Ltd. Registration number: Y2021310000092 |