KR100269634B1 - 트랜지스터의 형성 방법 - Google Patents
트랜지스터의 형성 방법 Download PDFInfo
- Publication number
- KR100269634B1 KR100269634B1 KR1019980007034A KR19980007034A KR100269634B1 KR 100269634 B1 KR100269634 B1 KR 100269634B1 KR 1019980007034 A KR1019980007034 A KR 1019980007034A KR 19980007034 A KR19980007034 A KR 19980007034A KR 100269634 B1 KR100269634 B1 KR 100269634B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- sacrificial layer
- mask
- layer
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 2
- 239000011800 void material Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 43
- 230000005684 electric field Effects 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005676 thermoelectric effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 트랜지스터의 형성 방법에 관한 것으로서, 제 1 도전형의 반도체기판 상에 마스크층과 제 1 희생층을 순차적으로 형성하고 상기 제 1 희생층 상에 상기 제 1 희생층의 소정 부분을 노출시키는 제 1 트렌치를 갖는 제 2 희생층을 형성하는 공정과, 상기 제 1 트렌치의 측면에 측벽을 형성하고 상기 제 2 희생층과 측벽을 마스크로 사용하여 상기 제 1 희생층과 마스크층을 순차적으로 식각하여 상기 반도체기판의 소정 부분을 노출시키는 제 2 트렌치를 형성하는 공정과, 상기 측벽을 제거하고 상기 반도체기판의 노출된 부분에 게이트산화막을 형성한 후 상기 게이트산화막 상에 상기 제 1 및 제 2 트렌치를 채우는 게이트를 형성하는 공정과, 상기 게이트를 마스크로 사용하여 상기 제 2 및 제 1 희생층과 상기 마스크층을 순차적으로 이방성 식각하고 상기 마스크층과 상기 게이트 사이에 잔류하는 상기 제 1 희생층을 제거하여 보이드를 형성하는 공정과, 상기 게이트와 상기 잔류하는 마스크층을 마스크로 사용하여 상기 반도체기판에 제 2 도전형의 불순물을 저농도로 틸트 이온 주입하여 제 1 불순물영역을 형성하는 공정과, 상기 게이트를 마스크로 사용하여 제 2 도전형의 불순물을 고농도로 이온 주입하여 제 2 불순물영역을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 트랜지스터는 게이트의 측면 부분에 유전율이 낮은 공동을 형성하여 상기 게이트와 드레인 간의 정전용량을 줄여 소자의 스위칭 속도의 향상 및 전력소모를 감소시키는 이점이 있고, 또 드레인영역에 형성되는 수직전계를 감소시켜 핫 캐리어의 발생을 억제하는 이점이 있다.
Description
본 발명은 트랜지스터의 형성 방법에 관한 것으로서, 특히 게이트절연막의 측면 부분에 공동(空洞)을 형성하여 정전용량을 감소시키고, 핫 캐리어의 발생을 방지할 수 있는 트랜지스터의 형성 방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화 됨에 따라 단위 소자의 크기 특히, 트랜지스터 소자의 크기가 미세해져서 집적도를 높이고 또한, 동작 속도를 빠르게 하기 위해 트랜지스터의 채널을 줄여 매우 작게 제조하고 있다. 그러나, 이 때 내부에 강전계가 형성되고 이러한 강전계는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜서 게이트 산화막으로 주입시키는 핫 캐리어 효과(Hot-carrier effect)를 일으킨다. 그러므로, 소자의 크기가 작을 때 드레인에 강전계가 형성되는 것을 감소시키기 위해 채널 부근의 소오스와 드레인영역에는 전계를 감소시키고, 열전자효과를 감소시키기 위하여 반도체기판과 도전형이 다른 불순물을 저농도로 도핑을 하는 저도핑 드레인(Lightly Doped Drain : 이하, LDD라 칭함) 구조를 사용한다.
도 1a 내지 도 1c는 종래 기술에 따른 트랜지스터의 형성 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이 도전형을 띤 반도체기판(11), 예를 들면 p형의 반도체기판(11) 상에 열산화의 방법으로 게이트산화막(13)을 형성하고 상기 게이트산화막(13) 상에 불순물이 도핑된 다결정실리콘(Polysilicon)을 화학기상증착(Chemical Vapor Deposition : CVD) 방법으로 증착하고 상기 다결정실리콘 및 상기 게이트산화막(13)을 패터닝하여 상기 반도체기판(11) 상의 소정 부분에 게이트(15)를 형성한다.
그리고, 도 1b에 나타낸 바와 같이 상기 게이트(15)를 마스크로 사용하여 상기 p형의 반도체기판(11)에 상기 반도체기판(11)과 도전형이 다른 아세닉(As), 또는, 인(P)과 같은 n형의 불순물을 저농도로 도핑하여 LDD 구조를 위한 저농도 불순물영역(17)을 형성한다.
그런 후에, 도 1c와 같이 상기 반도체기판(11) 상에 상기 게이트(15)를 덮도록 절연물질을 증착한 후 에치백(etch-back)하여 상기 게이트(15)의 측면에 측벽(side-wall : 19)을 형성한다. 그리고, 상기 게이트(15) 및 상기 측벽(19)을 마스크로 사용하여 상기 p형의 반도체기판(11)에 상기 반도체기판(11)과 도전형이 다른 아세닉(As), 또는, 인(P)과 같은 n형의 불순물을 고농도로 도핑하여 소오스/드레인 영역(source/drain region)으로 사용되는 고농도의 불순물영역(23)을 형성한다.
상술한 바와 같이 종래의 트랜지스터는 제 1 도전형의 반도체기판에 게이트를 형성하고, 반도체기판과는 다른 도전형의 불순물을 저농도로 이온 주입하여 제 2 도전형의 저농도 불순물영역을 형성한 후, 게이트의 측면에 측벽을 형성하고, 상기 게이트와 측벽을 마스크로 사용하여 소오스 및 드레인영역을 형성하기 위해 제 2 도전형의 불순물을 고농도로 이온 주입하여 고농도 불순물영역을 형성한다.
그러나, 종래 기술에 따라 제조된 트랜지스터는 저농도영역 형성시 확산에 의해 게이트와 중첩된다. 이에 의해, 저농도영역과 게이트 사이의 기생캐패시턴스가 증가되고, 또한 게이트산화막의 유전율로 인한 정전용량(stray capacitance)이 증가므로 소자의 스위칭 속도가 느려지고 전력소모가 커질 뿐만 아니라 게이트에 인가되는 전압에 의해 불순물영역에 형성되는 수직전계가 증가하여 핫 캐리어가 발생되는 문제가 있다.
본 발명의 목적은 유전율이 낮은 공동을 형성하여 정전용량을 감소시키고, 핫 케리어의 발생을 방지할 수 있는 트랜지스터의 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 트랜지스터의 형성 방법은 제 1 도전형의 반도체기판 상에 마스크층과 제 1 희생층을 순차적으로 형성하고 상기 제 1 희생층 상에 상기 제 1 희생층의 소정 부분을 노출시키는 제 1 트렌치를 갖는 제 2 희생층을 형성하는 공정과, 상기 제 1 트렌치의 측면에 측벽을 형성하고 상기 제 2 희생층과 측벽을 마스크로 사용하여 상기 제 1 희생층과 마스크층을 순차적으로 식각하여 상기 반도체기판의 소정 부분을 노출시키는 제 2 트렌치를 형성하는 공정과, 상기 측벽을 제거하고 상기 반도체기판의 노출된 부분에 게이트산화막을 형성한 후 상기 게이트산화막 상에 상기 제 1 및 제 2 트렌치를 채우는 게이트를 형성하는 공정과, 상기 게이트를 마스크로 사용하여 상기 제 2 및 제 1 희생층과 상기 마스크층을 순차적으로 이방성 식각하고 상기 마스크층과 상기 게이트 사이에 잔류하는 상기 제 1 희생층을 제거하여 보이드를 형성하는 공정과, 상기 게이트와 상기 잔류하는 마스크층을 마스크로 사용하여 상기 반도체기판에 제 2 도전형의 불순물을 저농도로 틸트 이온 주입하여 제 1 불순물영역을 형성하는 공정과, 상기 게이트를 마스크로 사용하여 제 2 도전형의 불순물을 고농도로 이온 주입하여 제 2 불순물영역을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 트랜지스터의 형성 방법을 도시하는 공정도.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 트랜지스터의 형성 방법을 도시하는 공정도.
＜도면의 주요 부분에 대한 부호의 간단한 설명＞
31 : 반도체기판 33 : 마스크층
35 : 제 1 희생층 37 : 제 2 희생층
41 : 게이트산화막 43 : 게이트
45 : 보이드 49 : 고농도 불순물영역
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 트랜지스터의 형성 방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이 도전형의 띤 반도체기판(31), 예를 들어 p형의 반도체기판(31) 상에 산화실리콘 등을 사용하여 마스크층(33)을 형성하고, 상기 마스크층(33) 상에 상기 마스크층(33)으로 사용된 산화물과 식각선택비가 다른 질화실리콘 등을 사용하여 제 1 희생층(35)을 형성한다. 그리고, 상기 제 1 희생층(35) 상에 상기 마스크층 및 제 1 희생층(33)(35) 및 다결정실리콘과 식각선택비가 다른 물질을 사용하여 제 2 희생층(37)을 형성한다. 그런 다음, 상기 제 2 희생층(37)을 패터닝하여 상기 제 1 희생층(35)의 소정 부분을 노출시키는 제 1 트렌치(38)를 형성한다.
그런 후에, 도 2b와 같이 상기 제 2 희생층(37) 상에 상기 제 1 트렌치(38)의 표면을 덮도록 다결정실리콘을 증착한 후 상기 다결정실리콘을 에치백하여 상기 제 1 트렌치(38)의 측면에 측벽(39)을 형성한다. 상기 측벽(39)과 상기 더미층(37)을 마스크로 사용하여 상기 제 1 트렌치(38)가 형성된 부분으로 상기 노출된 부분의 제 1 희생층(35)을 식각하여 마스크층(33)을 노출시키고, 상기 노출된 마스크층(33)을 식각하여 상기 반도체기판(31)의 소정 부분을 노출시키는 제 2 트렌치(40)를 형성한다.
그리고, 도 2c에 나타낸 바와 같이 상기 제 2 트렌치(40)를 형성한 후, 상기 측벽(39)을 제거하고 노출된 반도체기판(31) 상에 열산화의 방법으로 얇은 게이트산화막(41)을 형성한다. 상기 제 2 희생층(37) 상에 상기 제 1 및 제 2 트렌치(38)(40)을 채우도록 불순물이 도핑된 다결정실리콘을 CVD 방법으로 증착하고, 상기 다결정실리콘층을 에치백, 또는, 화학기계연마(Chemical Mechanical Polishing : CMP)하여 상기 제 1 및 제 2 트렌치(38)(40)의 내부에만 잔류하고 상기 더미층(37)과 평탄한 게이트(43)를 형성한다.
그런 다음, 도 2d와 같이 상기 게이트(43)를 마스크로 사용하여 상기 제 2 및 제 1 희생층(37)(35)과 마스크층(33)을 이방성 식각하여 상기 반도체기판(31)의 소정 부분을 노출시키고 질화막으로 형성된 제 1 희생층(35)을 습식식각하여 제거하면 상기 게이트(43)의 하부 측면 부분인 상기 게이트(43)와 마스크층(33) 사이에 보이드(45)가 형성된다. 상기와 같이 형성된 게이트(43) 및 마스크층(33)을 마스크로 사용하여 상기 반도체기판(31)에 상기 반도체기판(31)과 도전형이 다른 아세닉(As), 또는, 인(P)과 같은 n형의 저농도 불순물을 틸트 이온주입(Tilted Implantation)하여 저농도 불순물영역(47)을 형성한다.
그리고, 도 2e와 같이 상기의 게이트(43)를 마스크로 사용하여 상기 반도체기판(31)에 상기 반도체기판(31)과 도전형이 다른 아세닉(As), 또는, 인(P)과 같은 n형의 고농도 불순물을 이온 주입하여 소오스/드레인영역으로 사용되는 고농도 불순물영역(49)을 형성한다.
이후에, 도시하지 않았지만 상기 반도체기판 상에 상기 게이트를 덮는 절연물을 증착하여 층간절연막을 형성하면 상기 제 1 희생층의 습식각으로 발생한 보이드가 공동이 된다. 상기에서 공동은 상대유전율이 1.0으로 다른 어떤 유전체 보다 작기 때문에 상기 공동을 다른 절연물로 채웠을 때보다 게이트와 드레인으로 사용되는 고농도 불순물영역 간의 정전용량을 감소시킨다.
상술한 바와 같이 본 발명에서는 게이트의 측면 부분에 부분적으로 두꺼운 산화막 및 다른 유전체보다 유전율이 작은 공동을 형성하여 게이트 전극과 드레인 간의 정전용량을 줄여 주고, 드레인영역에 형성되는 수직 전계를 감소시켜 결과적으로는 LDD 영역에서의 전계 집중을 감소시킨다.
따라서, 본 발명에 따른 트랜지스터는 게이트와 드레인 간의 정전용량을 줄여 소자의 스위칭 속도의 향상 및 전력소모를 감소시키는 이점이 있고, 또 드레인영역에 형성되는 수직전계를 감소시켜 핫 캐리어의 발생을 억제하는 이점이 있다.
Claims (3)
- 제 1 도전형의 반도체기판 상에 마스크층과 제 1 희생층을 순차적으로 형성하고 상기 제 1 희생층 상에 상기 제 1 희생층의 소정 부분을 노출시키는 제 1 트렌치를 갖는 제 2 희생층을 형성하는 공정과,상기 제 1 트렌치의 측면에 측벽을 형성하고 상기 제 2 희생층과 측벽을 마스크로 사용하여 상기 제 1 희생층과 마스크층을 순차적으로 식각하여 상기 반도체기판의 소정 부분을 노출시키는 제 2 트렌치를 형성하는 공정과,상기 측벽을 제거하고 상기 반도체기판의 노출된 부분에 게이트산화막을 형성한 후 상기 게이트산화막 상에 상기 제 1 및 제 2 트렌치를 채우는 게이트를 형성하는 공정과,상기 게이트를 마스크로 사용하여 상기 제 2 및 제 1 희생층과 상기 마스크층을 순차적으로 이방성 식각하고 상기 마스크층과 상기 게이트 사이에 잔류하는 상기 제 1 희생층을 제거하여 보이드를 형성하는 공정과,상기 게이트와 상기 잔류하는 마스크층을 마스크로 사용하여 상기 반도체기판에 제 2 도전형의 불순물을 저농도로 틸트 이온 주입하여 제 1 불순물영역을 형성하는 공정과,상기 게이트를 마스크로 사용하여 제 2 도전형의 불순물을 고농도로 이온 주입하여 제 2 불순물영역을 형성하는 공정을 구비하는 트랜지스터의 형성 방법.
- 청구항 1에 있어서 상기 제 1 희생층을 습식 방법으로 제거하는 트랜지스터의 형성 방법.
- 청구항 1에 있어서 상기 제 2 희생층을 상기 마스크층, 제 1 희생층 및 다결정실리콘과 식각선택비가 다른 물질로 형성하는 트랜지스터의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007034A KR100269634B1 (ko) | 1998-03-04 | 1998-03-04 | 트랜지스터의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007034A KR100269634B1 (ko) | 1998-03-04 | 1998-03-04 | 트랜지스터의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990073841A KR19990073841A (ko) | 1999-10-05 |
| KR100269634B1 true KR100269634B1 (ko) | 2000-10-16 |
Family
ID=19534175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980007034A KR100269634B1 (ko) | 1998-03-04 | 1998-03-04 | 트랜지스터의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100269634B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623328B1 (ko) * | 2002-07-05 | 2006-09-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 ｃｍｏｓ 트랜지스터 제조 방법 |
-
1998
- 1998-03-04 KR KR1019980007034A patent/KR100269634B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990073841A (ko) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7399679B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US5406111A (en) | Protection device for an intergrated circuit and method of formation | |
| US7071515B2 (en) | Narrow width effect improvement with photoresist plug process and STI corner ion implantation | |
| US20080224252A1 (en) | Semiconductor device having an element isolating insulating film | |
| US7265011B2 (en) | Method of manufacturing a transistor | |
| US6180465B1 (en) | Method of making high performance MOSFET with channel scaling mask feature | |
| US6455396B1 (en) | SOI semiconductor device capable of preventing floating body effect | |
| KR100236190B1 (ko) | 반도체장치의 제조방법 | |
| KR100240113B1 (ko) | 반도체장치의 제조방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| JP3166911B2 (ja) | 半導体装置の製造方法 | |
| KR100486643B1 (ko) | 모스전계효과 트랜지스터의 제조 방법 | |
| KR100240683B1 (ko) | 반도체장치의 제조방법 | |
| KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
| KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
| KR100349351B1 (ko) | 반도체장치의 트랜지스터 제조방법 | |
| KR100236265B1 (ko) | 반도체장치의 제조방법 | |
| KR20030059391A (ko) | 반도체 소자의 제조방법 | |
| KR100231131B1 (ko) | 반도체장치의 제조방법 | |
| KR100236264B1 (ko) | 반도체장치의 제조방법 | |
| KR100269622B1 (ko) | 반도체장치의 제조방법 | |
| KR100292152B1 (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR100202194B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080619 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |