CN103199052A - 浅沟槽隔离结构的制作方法 - Google Patents
浅沟槽隔离结构的制作方法 Download PDFInfo
- Publication number
- CN103199052A CN103199052A CN2013101222461A CN201310122246A CN103199052A CN 103199052 A CN103199052 A CN 103199052A CN 2013101222461 A CN2013101222461 A CN 2013101222461A CN 201310122246 A CN201310122246 A CN 201310122246A CN 103199052 A CN103199052 A CN 103199052A
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- plough groove
- groove isolation
- manufacture method
- fleet plough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种浅沟槽隔离结构的制作方法,包括:在半导体衬底上依次覆盖氧化层和氮化层;进行曝光与刻蚀工艺,形成浅沟槽图形;沉积隔离层填满所述浅沟槽图形;对所述隔离层实施平坦化处理并留下部分隔离层;湿法刻蚀去除剩余隔离层后再去除所述氮化层。在本发明提供的浅沟槽隔离结构的制作方法中,平坦化处理未接触到氮化层,采用普通的研磨液就可以达到平坦化,降低了研磨液的成本,同时用湿法刻蚀去除氮化层上剩余的隔离层,解决了化学机械研磨产生的凹陷与侵蚀现象。
Description
技术领域
本发明涉及半导体集成电路及其制造领域,特别涉及一种浅沟槽隔离结构的制作方法。
背景技术
近年来,随着半导体集成电路制造技术的发展,芯片中所含元件的数量不断增加,元件的尺寸也因集成度的提升而不断地缩小。然而,无论元件尺寸如何缩小化,在芯片中各个元件之间仍必须有适当得绝缘或隔离,才能得到良好的元件性质。这方面的技术一般称为元件隔离技术(Device IsolationTechnology),其主要目的是在各元件之间形成隔离物,并且在确保良好隔离效果的情况下,尽量缩小隔离物的区域,以空出更多的芯片面积来容纳更多的元件。
在各种元件隔离技术中,局部硅氧化方法(LOCOOS)和浅沟槽隔离结构(Shallow Trench,STI)制造过程是最常被采用的两种技术,尤其后者具有隔离区域小和完成后仍保持基本平坦性等优点,更是近年来颇受重视的半导体制造技术。浅沟道隔离区是0.25um以下半导体技术采用的通用隔离方法,这种隔离的优点是隔离效果好,而且占用面积小。
传统的形成浅沟槽隔离结构的制作方法包括:参考图1a,在硅衬底100上覆盖一层氧化硅垫层101和氮化硅层102;参考图1b,光刻后干法刻蚀,在氮化硅层102、氧化硅垫层101以及硅衬底100中形成浅沟槽图形103(大面积图形区)与104(高密度图形区);参考图1c,沉积氧化层与二氧化硅层105,填充浅沟槽图形103与104并作退火处理;参考图1d,通过化学机械研磨工艺去除氧化层与二氧化硅层105,停留在氮化硅层103上,研磨使用高选择比研磨液;参考图1e,湿法刻蚀去除自然氧化层及氮化硅层103,形成浅沟槽隔离结构。
传统的制作方法采用比较昂贵的高选择比研磨液来研磨二氧化硅层做平坦化处理,成本比较高,并且研磨到氮化硅表面后必须加上适量的过度研磨来保证氮化硅表面无氧化硅残留,从而导致大面积图形区103的氧化硅表面产生凹陷(Dishing),高密度图形区104的氧化硅产生侵蚀(Erosion)现象,削弱了平坦化效果,最终降低浅沟槽隔离器件的隔离作用。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制作方法,解决传统工艺中化学机械研磨产生的凹陷与侵蚀对平坦化的影响,保证浅沟槽隔离结构的隔离作用,同时能大幅降低化学机械研磨工艺的研磨液使用成本。
本发明的技术方案是一种浅沟槽隔离结构的制作方法,包括以下步骤:
提供一半导体衬底,并在所述半导体衬底上依次覆盖氧化层和氮化层;
进行曝光与刻蚀工艺,形成浅沟槽图形;
沉积隔离层,所述隔离层填满所述浅沟槽图形;
对所述隔离层实施平坦化处理,平坦化处理后留下部分隔离层;
湿法刻蚀去除剩余隔离层后再去除所述氮化层。
进一步的,所述氧化层为氧化硅和氮氧化硅中的一种或其组合,所述氮化层为氮化硅和氮氧化硅中的一种或其组合。
进一步的,所述隔离层的材质为氧化硅。
进一步的,对所述隔离层实施平坦化处理采用化学机械研磨法。
进一步的,所述化学机械研磨使用碱性二氧化硅作为研磨液。
进一步的,对所述隔离层实施平坦化之后,所述氮化层上剩余的隔离层厚度为50埃~1000埃。
进一步的,采用氢氟酸溶液去除所述剩余隔离层。
进一步的,采用磷酸溶液去除所述氮化层。
现有技术相比,本发明具有以下优点:
1、平坦化处理只需要去除部分隔离层未接触到氮化层,相比于现有技术,不需要使用昂贵的高选择比研磨液,普通研磨液即可达到平坦化效果,大幅降低了平坦化过程中研磨液的使用成本;
2、采用湿法刻蚀去除氮化层上剩余的隔离层,解决了传统工艺中化学机械研磨到氮化层界面产生的凹陷和侵蚀,提高了平坦化效果,保证浅沟槽隔离结构具有较好的隔离效果。
附图说明
图1a~1e为现有技术中浅沟槽隔离结构制作过程的结构示意图。
图2为本发明一实施例中浅沟槽隔离结构的制作过程流程图。
图3a~3e为本发明一实施例中浅沟槽隔离结构制作过程的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例,本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细的表述,在详述本发明实例时,为了便于说明,示意图不依照一般比例局部放大,不应对此作为本发明的限定。
本发明的核心思想是:对隔离层实施平坦化处理时不接触到氮化层,不需要采用昂贵的高选择比研磨液就能达到平坦化效果;剩余的部分隔离层用湿法刻蚀去除,解决了传统工艺中研磨到氮化层界面造成的凹陷与侵蚀。
图2为本发明一实施例中浅沟槽隔离结构的制作过程流程图,如图2所示,本发明提出一种实现浅沟槽隔离结构的制作方法,包括以下步骤:
步骤S01:提供一半导体衬底,并在所述半导体衬底上依次覆盖氧化层和氮化层;
步骤S02:进行曝光与刻蚀工艺,形成浅沟槽图形;
步骤S03:沉积隔离层,所述隔离层填满所述浅沟槽图形;
步骤S04:对所述隔离层实施平坦化处理,平坦化处理后留下部分隔离层;
步骤S05:湿法刻蚀去除剩余隔离层后再去所述除氮化层。
图3a~3e为本发明一实施例中浅沟槽隔离结构的制作过程的结构示意图,请参考图2所示,并结合图3a~图3e,详细说明本发明提出的浅沟槽隔离结构的制作方法:
在步骤S01中,提供半导体衬底200,并在半导体衬底200上依次覆盖氧化层201和氮化层202,形成图3a所示的结构。在本实施例中所述半导体衬底200可以是硅衬底、锗硅衬底或绝缘体上硅(SOI),或本领域技术人员公知的其他半导体衬底;所述氧化层201为氧化硅和氮氧化硅中的一种或其组合;所述氮化层202为氮化硅和氮氧化硅中的一种或其组合;所述氧化层201采用热氧化法形成、或常压化学气相沉积法或低压化学气相沉积法沉积而成,所述氮化层202采用低压化学气相沉积法形成。
在步骤S02中,进行曝光与刻蚀工艺,在所述氮化层202、氧化层201与半导体衬底200中形成浅沟槽图形203和204,如图3b所示。所述浅沟槽图形203、204的深度可以根据器件的结构、工艺要求以及设备工艺条件等确定。
在步骤S03中,在所述浅沟槽图形203、204中沉积隔离层205,形成如图3c的结构;所述隔离层205填满所述浅沟槽图形203、204。在沉积隔离层205的步骤之前还包括,将氮化层202回拉,扩大氮化层浅沟槽图形203、204的宽度。在本实施例中所述隔离层205的材质为氧化硅。在其他实施例中可以根据应用或设备配置进行变通,比如ON(二氧化硅-氮化硅)或者ONO(二氧化硅-氮化硅-二氧化硅)结构等。
在步骤S04中,对所述隔离层205实施平坦化处理,去除大部分的隔离层205并且不接触到氮化层202,在氮化层202上剩余部分隔离层205,形成如图3d所示的结构;所述氮化层上剩余的隔离层的厚度可以通过设定一定的研磨时间、设定对应的终点探测或设定对应的终点探测和相应的时间区间等工艺方法来控制;所述平坦化步骤采用化学机械研磨法,所述氮化硅上剩余隔离层厚度为到例如 其中较佳的厚度为所述化学机械研磨可以使用现有技术中普通的研磨液,以降低生产成本,研磨液可以例如为由呈胶体状的氧化硅、或呈分散状的氧化铝和碱性的氢氧化钾或氢氧化铵等溶液混合而成的,无需选择高选择比的研磨液,从而大幅降低成本。
在步骤S05中,进行湿法刻蚀依次去除所述剩余隔离层205与所述氮化层202,形成浅沟槽隔离结构206和207,如图3e所示。在本实施例中,用氢氟酸溶液去除所述剩余隔离层205,用磷酸溶液去除所述氮化层202。其中所述氢氟酸溶液中氢氟酸的质量百分比为45%~55%,所述氢氟酸的蚀刻率为所述磷酸溶液中磷酸的质量百分比为80%~90%,所述磷酸溶液的蚀刻率为其中较佳的,所述氢氟酸溶液中氢氟酸的质量百分比为50%,所述氢氟酸的蚀刻率为所述磷酸溶液中磷酸的质量百分比为85%,所述磷酸的蚀刻率为在上述范围内,所述氢氟酸或磷酸溶液的浓度不会因为浓度过大而使蚀刻率过快而不易控制,同时避免浓度过小则会使蚀刻率较慢而降低制作效率。采用湿法刻蚀去除剩余的隔离层205与氮化层202,可以很好的停留在氧化层201表面而不损伤氧化层201,避免化学机械研磨中过度研磨造成的凹陷与侵蚀,保证平坦化效果。
综上所述,本发明平坦化处理只需要去除部分隔离层未接触到氮化层,相比于现有技术,不需要使用昂贵的高选择比研磨液,普通研磨液即可达到平坦化效果,大幅降低了平坦化过程中研磨液的使用成本;采用湿法刻蚀去除氮化层上剩余的隔离层,解决了传统工艺中化学机械研磨到氮化层界面产生的凹陷和侵蚀,提高了平坦化效果,保证浅沟槽隔离结构具有较好的隔离效果。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种浅沟槽隔离结构的制作方法,其特征在于,包括以下步骤:
提供一半导体衬底,并在所述半导体衬底上依次覆盖氧化层和氮化层;
进行曝光与刻蚀工艺,形成浅沟槽图形;
沉积隔离层,所述隔离层填满所述浅沟槽图形;
对所述隔离层实施平坦化处理,平坦化处理后留下部分隔离层;
湿法刻蚀去除剩余隔离层后再去除所述氮化层。
2.如权利要求1所述的浅沟槽隔离结构的制作方法,其特征在于,所述氧化层为氧化硅和氮氧化硅中的一种或其组合,所述氮化层为氮化硅和氮氧化硅中的一种或其组合。
3.如权利要求1所述的浅沟槽隔离结构的制作方法,其特征在于,所述隔离层的材质为氧化硅。
4.如权利要求1所述的浅沟槽隔离结构的制作方法,其特征在于,对所述隔离层实施平坦化处理采用化学机械研磨法。
5.如权利要求4所述的浅沟槽隔离结构的制作方法,其特征在于,所述化学机械研磨使用碱性二氧化硅作为研磨液。
6.如权利要求1所述的浅沟槽隔离结构的制作方法,其特征在于,在对所述隔离层实施平坦化处理之后,所述氮化层上剩余的隔离层厚度为50埃~1000埃。
7.如权利要求1所述的浅沟槽隔离结构的制作方法,其特征在于,采用氢氟酸溶液去除所述剩余隔离层。
9.如权利要求1所述的浅沟槽隔离结构的制作方法,其特征在于,采用磷酸溶液去除所述氮化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101222461A CN103199052A (zh) | 2013-04-09 | 2013-04-09 | 浅沟槽隔离结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101222461A CN103199052A (zh) | 2013-04-09 | 2013-04-09 | 浅沟槽隔离结构的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103199052A true CN103199052A (zh) | 2013-07-10 |
Family
ID=48721506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101222461A Pending CN103199052A (zh) | 2013-04-09 | 2013-04-09 | 浅沟槽隔离结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103199052A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104766817A (zh) * | 2014-01-08 | 2015-07-08 | 中国科学院微电子研究所 | 一种Fin-FET的沟槽隔离的形成方法 |
CN105118775A (zh) * | 2015-08-18 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅晶体管形成方法 |
CN111354675A (zh) * | 2018-12-21 | 2020-06-30 | 上海新微技术研发中心有限公司 | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
CN112864088A (zh) * | 2021-01-11 | 2021-05-28 | 长江存储科技有限责任公司 | 浅沟槽隔离结构的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6114220A (en) * | 1998-11-18 | 2000-09-05 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation |
US6191000B1 (en) * | 1999-08-23 | 2001-02-20 | Macronix International Co., Ltd. | Shallow trench isolation method used in a semiconductor wafer |
US20050136614A1 (en) * | 2003-12-23 | 2005-06-23 | Teresa Yim | Methods of forming shallow trench isolation |
CN1632938A (zh) * | 2004-12-23 | 2005-06-29 | 上海华虹(集团)有限公司 | 一种无硬掩模的浅槽隔离工艺 |
CN102097356A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
-
2013
- 2013-04-09 CN CN2013101222461A patent/CN103199052A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6114220A (en) * | 1998-11-18 | 2000-09-05 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation |
US6191000B1 (en) * | 1999-08-23 | 2001-02-20 | Macronix International Co., Ltd. | Shallow trench isolation method used in a semiconductor wafer |
US20050136614A1 (en) * | 2003-12-23 | 2005-06-23 | Teresa Yim | Methods of forming shallow trench isolation |
CN1632938A (zh) * | 2004-12-23 | 2005-06-29 | 上海华虹(集团)有限公司 | 一种无硬掩模的浅槽隔离工艺 |
CN102097356A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104766817A (zh) * | 2014-01-08 | 2015-07-08 | 中国科学院微电子研究所 | 一种Fin-FET的沟槽隔离的形成方法 |
CN104766817B (zh) * | 2014-01-08 | 2018-06-19 | 中国科学院微电子研究所 | 一种Fin-FET的沟槽隔离的形成方法 |
CN105118775A (zh) * | 2015-08-18 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅晶体管形成方法 |
CN111354675A (zh) * | 2018-12-21 | 2020-06-30 | 上海新微技术研发中心有限公司 | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
CN111354675B (zh) * | 2018-12-21 | 2023-04-25 | 上海新微技术研发中心有限公司 | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 |
CN112864088A (zh) * | 2021-01-11 | 2021-05-28 | 长江存储科技有限责任公司 | 浅沟槽隔离结构的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11176930A (ja) | 半導体デバイス、および均一な平坦さと厚さとを有する層の形成方法 | |
KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
CN103199052A (zh) | 浅沟槽隔离结构的制作方法 | |
CN103377912B (zh) | 浅沟槽隔离化学机械平坦化方法 | |
CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
CN103236416A (zh) | 浅沟槽隔离结构的制作方法 | |
US20100015776A1 (en) | Shallow Trench Isolation Corner Rounding | |
CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
CN101777513A (zh) | 改善栅氧化层生长的方法以及浅沟槽隔离工艺的制作方法 | |
CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
KR20120003743A (ko) | 반도체 소자의 소자 분리 방법 | |
CN104716035A (zh) | 化学机械抛光的方法 | |
KR102152705B1 (ko) | 반도체 구조물 제조 방법 | |
CN102956535A (zh) | 半导体器件及其制造方法 | |
CN103208454B (zh) | 实现浅沟道隔离的工艺方法 | |
CN109285773B (zh) | 半导体器件的制造方法 | |
CN105280545A (zh) | 半导体装置的浅沟槽隔离结构与其制造方法 | |
CN105405754A (zh) | 一种半导体硅片及其平坦化方法、制备方法和半导体器件 | |
CN112331610B (zh) | 半导体结构的制备方法 | |
KR19990004561A (ko) | 반도체 소자의 소자분리막 제조방법 | |
KR20090038141A (ko) | 반도체소자의 트렌치 소자분리막 형성방법 | |
US20210273076A1 (en) | Method of forming gate | |
KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100557533B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20020060815A (ko) | 반도체 소자의 얕은 트렌치 분리 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130710 |