CN111354675A - 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 - Google Patents

浅沟槽隔离结构的形成方法及浅沟槽隔离结构 Download PDF

Info

Publication number
CN111354675A
CN111354675A CN201811574400.8A CN201811574400A CN111354675A CN 111354675 A CN111354675 A CN 111354675A CN 201811574400 A CN201811574400 A CN 201811574400A CN 111354675 A CN111354675 A CN 111354675A
Authority
CN
China
Prior art keywords
substrate
layer
shallow trench
stop layer
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811574400.8A
Other languages
English (en)
Other versions
CN111354675B (zh
Inventor
居健
陈爱军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201811574400.8A priority Critical patent/CN111354675B/zh
Publication of CN111354675A publication Critical patent/CN111354675A/zh
Application granted granted Critical
Publication of CN111354675B publication Critical patent/CN111354675B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明提供了一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构。所述浅沟槽隔离结构的形成方法，包括如下步骤：形成衬底，所述衬底内具有浅沟槽、且所述衬底表面具有研磨停止层；沉积绝缘材料，形成绝缘介质层，所述绝缘介质层填充于所述浅沟槽内、并覆盖于所述研磨停止层与所述衬底表面；平坦化所述绝缘介质层至预设厚度；研磨具有所述预设厚度的所述绝缘介质层，去除位于所述研磨停止层表面的所述绝缘介质层，且在研磨过程中所述绝缘介质层的研磨速率大于所述研磨停止层的研磨速率；去除所述研磨停止层，形成浅沟槽隔离结构。本发明避免了所述研磨停止层在所述衬底表面的残留，提高了半导体器件的良率。

Description

浅沟槽隔离结构的形成方法及浅沟槽隔离结构
技术领域
本发明涉及半导体集成电路工艺制造技术领域，尤其涉及一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构。
背景技术
在半导体产业的发展过程中，随着大规模集成电路的集成度越来越高，单个设计电路的最小工艺尺寸越来越小，使得设计电路中的图形尺寸越来越小。相应地，半导体衬底单位面积上有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。浅沟槽隔离(Shallow Trench Isolation，STI)技术具有良好的隔离效果(例如：工艺隔离效果和电性隔离效果)，浅沟槽隔离技术还具有减少占用晶圆表面的面积、增加器件的集成度等优点。因此，随着集成电路尺寸的减小，器件有源区之间的隔离现主要采用浅沟槽隔离结构。
浅沟槽隔离结构的形成是半导体晶圆生产工艺中的一个重要的前段工序。在现有工艺中，第一层的ACT(Active，工作区)图形形成时，需要沉积一层氮化硅薄膜作为后续STI结构形成过程中的机械研磨停止层。在STI结构形成之后，所述氮化硅薄膜通过泡酸去除。随着现阶段图形尺寸越来越小、图形数量越来越多，传统工艺往往导致氮化硅薄膜去除不干净的问题，残留的氮化硅会严重影响半导体器件的良率。
因此，如何避免浅沟槽隔离结构形成过程中的氮化硅残留，提高半导体器件的良率，是目前亟待解决的技术问题。
发明内容
本发明提供一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构，用于解决现有的半导体器件由于制造工艺的缺陷导致良率较低的问题，以改善半导体器件的性能。
为了解决上述问题，本发明提供了一种浅沟槽隔离结构的形成方法，包括如下步骤：
形成衬底，所述衬底内具有浅沟槽、且所述衬底表面具有研磨停止层；
沉积绝缘材料，形成绝缘介质层，所述绝缘介质层填充于所述浅沟槽内、并覆盖于所述研磨停止层与所述衬底表面；
平坦化所述绝缘介质层至预设厚度；
研磨具有所述预设厚度的所述绝缘介质层，去除位于所述研磨停止层表面的所述绝缘介质层，且在研磨过程中所述绝缘介质层的研磨速率大于所述研磨停止层的研磨速率；
去除所述研磨停止层，形成浅沟槽隔离结构。
优选的，形成衬底的具体步骤包括：
提供衬底；
沉积氮化物材料于所述衬底表面，形成所述研磨停止层；
刻蚀所述研磨停止层和所述衬底，于所述衬底内形成所述浅沟槽。
优选的，形成所述研磨停止层之前还包括如下步骤：
沉积氧化物材料于所述衬底表面，形成衬垫氧化层。
优选的，所述研磨停止层的材料为氮化硅。
优选的，所述预设厚度为
Figure BDA0001916327560000021
优选的，形成绝缘介质层的具体步骤包括：
沉积氧化层材料于所述浅沟槽的侧壁及底壁表面，形成第一衬底层；
沉积氮化物材料于所述第一衬底层表面，形成第二衬底层；
沉积所述绝缘材料，形成覆盖所述第二衬底层、所述研磨停止层与所述衬底表面的所述绝缘介质层。
优选的，形成绝缘介质层的具体步骤包括：
采用高密度等离子体化学气相沉积工艺沉积所述绝缘材料，形成所述绝缘介质层。
优选的，所述绝缘材料为二氧化硅。
优选的，去除所述研磨停止层的具体步骤包括：
采用湿法刻蚀工艺去除所述研磨停止层。
不仅如此，本发明还提供了一种浅沟槽隔离结构，采用上述任一项所述的方法制造而成。
本发明提供的浅沟槽隔离结构的形成方法及浅沟槽隔离结构，在填充浅沟槽的过程中，使得绝缘介质层填充于所述浅沟槽内、并覆盖于研磨停止层和衬底表面，并通过平坦化和高选择比研磨两步工艺去除覆盖于所述研磨停止层表面的绝缘介质层，且在磨过程中所述绝缘材料层的研磨速率大于所述研磨停止层的研磨速率，确保了后续能够彻底的去除所述研磨停止层，避免了所述研磨停止层在所述衬底表面的残留，提高了半导体器件的良率，改善了半导体器件的性能，同时优化了半导体的制造工艺、节省了制造成本。
附图说明
附图1是本发明具体实施方式中浅沟槽隔离结构的形成方法流程图；
附图2A-2E是本发明具体实施方式在制造浅沟槽隔离结构过程中的主要工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的浅沟槽隔离结构的形成方法及浅沟槽隔离结构的具体实施方式做详细说明。
本具体实施方式提供了一种浅沟槽隔离结构的形成方法，附图1是本发明具体实施方式中浅沟槽隔离结构的形成方法流程图，附图2A-2E是本发明具体实施方式在制造浅沟槽隔离结构过程中的主要工艺截面示意图。
如图1、图2A-图2E所示，本具体实施方式提供的浅沟槽隔离结构的形成方法，包括如下步骤：
步骤S11，形成衬底20，所述衬底20内具有浅沟槽21、且所述衬底20表面具有研磨停止层22，如图2A所示。所述衬底20的材料可以为由单晶硅、多晶硅或非晶硅形成的硅材料，也可以为SOI(Silicon On Insulator，绝缘体上硅)材料。本具体实施方式中的所述衬底20优选为硅衬底。
优选的，形成衬底20的具体步骤包括：
提供衬底20；
沉积氮化物材料于所述衬底20表面，形成所述研磨停止层22；
刻蚀所述研磨停止层22和所述衬底20，于所述衬底20内形成所述浅沟槽21。
优选的，形成所述研磨停止层22之前还包括如下步骤：
沉积氧化物材料于所述衬底20表面，形成衬垫氧化层23。
具体来说，在所述衬底20表面依次形成所述衬垫氧化层23与所述研磨停止层22。然后，形成掩膜层24于所述研磨停止层22表面，并在所述掩膜层24中定义浅沟槽区域。接着，通过曝光、显影，于所述浅沟槽区域蚀刻所述研磨停止层22、所述衬垫氧化层23和所述衬底20，以于所述衬底20内形成所述浅沟槽21，如图2A所示。其中，所述浅沟槽21的深度可以为
Figure BDA0001916327560000042
左右。所述掩膜层24的材料和厚度本领域技术人员可以根据实际需要进行选择，例如可以是厚度为
Figure BDA0001916327560000043
左右的氮氧化硅。
所述衬垫氧化层23用于避免直接在所述衬底20表面生长所述研磨停止层22易产生位错的缺点，为形成所述研磨停止层22提供缓冲。本具体实施方式中所述衬垫氧化层23的材料可以是但不限于二氧化硅。所述衬垫氧化层23的厚度本领域技术人员可以根据实际需要进行设置，例如
Figure BDA0001916327560000044
左右。
优选的，所述研磨停止层22的材料为氮化硅。所述研磨停止层22的厚度为
Figure BDA0001916327560000045
左右。
步骤S12，沉积绝缘材料，形成绝缘介质层25，所述绝缘介质层25填充于所述浅沟槽21内、并覆盖于所述研磨停止层22与所述衬底20表面，如图2B所示。
优选的，形成绝缘介质层25的具体步骤包括：
沉积氧化层材料于所述浅沟槽21的侧壁及底壁表面，形成第一衬底层211；
沉积氮化物材料于所述第一衬底层211表面，形成第二衬底层212；
沉积所述绝缘材料，形成覆盖所述第二衬底层212、所述研磨停止层22与所述衬底20表面的所述绝缘介质层25。
具体来说，在形成所述绝缘介质层25之前，先于所述浅沟槽21的侧壁及底壁表面依次形成所述第一衬底层211与所述第二衬底层212，以改善所述衬底20与所述绝缘介质层25之间的界面特性。其中，所述第一衬底层211的材料可以是但不限于二氧化硅；所述第二衬底层212的材料可以是但不限于氮化硅，所述第二衬底层212的厚度优选为
Figure BDA0001916327560000041
左右。
优选的，形成绝缘介质层25的具体步骤包括：
采用高密度等离子体化学气相沉积(HDP CVD)工艺沉积所述绝缘材料，形成所述绝缘介质层25。优选的，所述绝缘材料为二氧化硅。
由于所述浅沟槽21的存在，在所述步骤12中形成的所述绝缘介质层25的表面具有一与所述浅沟槽21对应的凹陷区域，即形成的所述绝缘介质层25的表面不平坦。本具体实施方式中所述绝缘介质层25的材料可以为二氧化硅。在0.11μm工艺的工作区(Active)中，所述衬底20表面的所述绝缘介质层25的厚度约为
Figure BDA0001916327560000051
步骤S13，平坦化所述绝缘介质层25至预设厚度T，如图2C所示。
所述预设厚度的具体数值本领域技术人员可以根据实际需要进行选择，例如根据后续高选择比研磨工艺所采用的具体条件进行选择。为了提高后续高选择比研磨的效率，从而提高所述浅沟槽隔离结构的形成效率，优选的，所述预设厚度T为
Figure BDA0001916327560000052
更优选的，所述预设厚度T为
Figure BDA0001916327560000053
本步骤中，可以采用化学机械研磨工艺对所述绝缘介质层25进行平坦化，通过控制化学机械研磨的时间来达到所述预设厚度T。由于本步骤中只需将所述绝缘介质层25研磨至所述预设厚度，因此可以采用选择性相对较低的研磨液及研磨设备，以提高平坦化的效率。经过步骤S13的平坦化工艺，所述研磨停止层22表面仍然覆盖有所述绝缘介质层25。
步骤S14，研磨具有所述预设厚度的所述绝缘介质层25，去除位于所述研磨停止层22表面的所述绝缘介质层25，且在研磨过程中所述绝缘介质层25的研磨速率大于所述研磨停止层22的研磨速率。
具体来说，本具体实施方式在进行步骤S14中的高选择比研磨工艺之前，通过步骤S13的平坦化工艺，去除了所述衬底表面的大部分所述绝缘介质层25，以确保步骤S14顺利、高效的实施。在步骤S14中，通过选择具有高选择比的研磨液、高规格的研磨头及研磨垫，使得所述绝缘介质层25的研磨速率大于所述研磨停止层22的研磨速率。由于所述绝缘介质层25的研磨速率大于所述研磨停止层22的研磨速率，从而能够充分除去所述研磨停止层22表面覆盖的所述绝缘介质层25，充分暴露所述绝缘介质层25，并在所述衬底20表面与所述浅沟槽21对应的位置残留具有凹陷的所述绝缘介质层25。
步骤S14中高选择比的研磨工艺不仅可以解决微小设计电路在晶圆生产中的研磨停止层残留问题，从而实现产品良率的提升；相比于传统的浅沟槽隔离结构形成工艺，本具体实施方式还能节省一块光罩，从而实现生产成本的降低。
步骤S15，去除所述研磨停止层22，形成浅沟槽隔离结构。
优选的，去除所述研磨停止层的具体步骤包括：
采用湿法刻蚀工艺去除所述研磨停止层22。
具体来说，在所述研磨停止层22充分暴露之后，再采用酸性溶液(例如热磷酸)对所述研磨停止层22进行湿法刻蚀，从而能够确保充分除去所述研磨停止层22，避免所述研磨停止层22在所述衬底20表面的残留，确保了把俺道题器件的性能。
不仅如此，本具体实施方式还提供了一种浅沟槽隔离结构，采用上述任一项所述的方法制造而成。
本具体实施方式提供的浅沟槽隔离结构的形成方法及浅沟槽隔离结构，在填充浅沟槽的过程中，使得绝缘介质层填充于所述浅沟槽内、并覆盖于研磨停止层和衬底表面，并通过平坦化和高选择比研磨两步工艺去除覆盖于所述研磨停止层表面的绝缘介质层，且在磨过程中所述绝缘材料层的研磨速率大于所述研磨停止层的研磨速率，确保了后续能够彻底的去除所述研磨停止层，避免了所述研磨停止层在所述衬底表面的残留，提高了半导体器件的良率，改善了半导体器件的性能，同时优化了半导体的制造工艺、节省了制造成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括如下步骤：
形成衬底，所述衬底内具有浅沟槽、且所述衬底表面具有研磨停止层；
沉积绝缘材料，形成绝缘介质层，所述绝缘介质层填充于所述浅沟槽内、并覆盖于所述研磨停止层与所述衬底表面；
平坦化所述绝缘介质层至预设厚度；
研磨具有所述预设厚度的所述绝缘介质层，去除位于所述研磨停止层表面的所述绝缘介质层，且在研磨过程中所述绝缘介质层的研磨速率大于所述研磨停止层的研磨速率；
去除所述研磨停止层，形成浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，形成衬底的具体步骤包括：
提供衬底；
沉积氮化物材料于所述衬底表面，形成所述研磨停止层；
刻蚀所述研磨停止层和所述衬底，于所述衬底内形成所述浅沟槽。
3.根据权利要求2所述的浅沟槽隔离结构的形成方法，其特征在于，形成所述研磨停止层之前还包括如下步骤：
沉积氧化物材料于所述衬底表面，形成衬垫氧化层。
4.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述研磨停止层的材料为氮化硅。
5.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述预设厚度为
Figure FDA0001916327550000011
6.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，形成绝缘介质层的具体步骤包括：
沉积氧化层材料于所述浅沟槽的侧壁及底壁表面，形成第一衬底层；
沉积氮化物材料于所述第一衬底层表面，形成第二衬底层；
沉积所述绝缘材料，形成覆盖所述第二衬底层、所述研磨停止层与所述衬底表面的所述绝缘介质层。
7.根据权利要求6所述的浅沟槽隔离结构的形成方法，其特征在于，形成绝缘介质层的具体步骤包括：
采用高密度等离子体化学气相沉积工艺沉积所述绝缘材料，形成所述绝缘介质层。
8.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述绝缘材料为二氧化硅。
9.根据权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，去除所述研磨停止层的具体步骤包括：
采用湿法刻蚀工艺去除所述研磨停止层。
10.一种浅沟槽隔离结构，其特征在于，采用如权利要求1-9中任一项所述的方法制造而成。
CN201811574400.8A 2018-12-21 2018-12-21 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 Active CN111354675B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811574400.8A CN111354675B (zh) 2018-12-21 2018-12-21 浅沟槽隔离结构的形成方法及浅沟槽隔离结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811574400.8A CN111354675B (zh) 2018-12-21 2018-12-21 浅沟槽隔离结构的形成方法及浅沟槽隔离结构

Publications (2)

Publication Number Publication Date
CN111354675A true CN111354675A (zh) 2020-06-30
CN111354675B CN111354675B (zh) 2023-04-25

Family

ID=71195399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811574400.8A Active CN111354675B (zh) 2018-12-21 2018-12-21 浅沟槽隔离结构的形成方法及浅沟槽隔离结构

Country Status (1)

Country Link
CN (1) CN111354675B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725146A (zh) * 2021-08-30 2021-11-30 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的形成方法及快闪存储器的制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436833B1 (en) * 2001-03-15 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Method for pre-STI-CMP planarization using poly-si thermal oxidation
US20030040189A1 (en) * 2001-08-22 2003-02-27 Ping-Yi Chang Shallow trench isolation fabrication
US7052969B1 (en) * 2002-07-03 2006-05-30 Advanced Micro Devices, Inc. Method for semiconductor wafer planarization by isolation material growth
CN101295664A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN102468214A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN103187353A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区的形成方法
CN103199052A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 浅沟槽隔离结构的制作方法
CN104103516A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN104752363A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 快闪存储器的形成方法
CN106684030A (zh) * 2015-11-06 2017-05-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN108550550A (zh) * 2018-05-04 2018-09-18 德淮半导体有限公司 浅沟槽隔离结构及其形成方法，图像传感器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436833B1 (en) * 2001-03-15 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Method for pre-STI-CMP planarization using poly-si thermal oxidation
US20030040189A1 (en) * 2001-08-22 2003-02-27 Ping-Yi Chang Shallow trench isolation fabrication
US7052969B1 (en) * 2002-07-03 2006-05-30 Advanced Micro Devices, Inc. Method for semiconductor wafer planarization by isolation material growth
CN101295664A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN102468214A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN103187353A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离区的形成方法
CN104103516A (zh) * 2013-04-02 2014-10-15 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN103199052A (zh) * 2013-04-09 2013-07-10 上海华力微电子有限公司 浅沟槽隔离结构的制作方法
CN104752363A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 快闪存储器的形成方法
CN106684030A (zh) * 2015-11-06 2017-05-17 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN108550550A (zh) * 2018-05-04 2018-09-18 德淮半导体有限公司 浅沟槽隔离结构及其形成方法，图像传感器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725146A (zh) * 2021-08-30 2021-11-30 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的形成方法及快闪存储器的制造方法

Also Published As

Publication number Publication date
CN111354675B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
CN107346759B (zh) 半导体结构及其制造方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN102130036B (zh) 浅沟槽隔离结构制作方法
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
JP2008004881A (ja) 素子分離構造部の製造方法
CN103208454B (zh) 实现浅沟道隔离的工艺方法
CN115346912B (zh) 浅沟槽隔离结构的制备方法
KR20020060815A (ko) 반도체 소자의 얕은 트렌치 분리 형성 방법
KR100567070B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100895388B1 (ko) 반도체소자의 제조방법
US20010053583A1 (en) Shallow trench isolation formation process using a sacrificial layer
KR20080084293A (ko) 반도체 소자의 제조방법
KR20090038141A (ko) 반도체소자의 트렌치 소자분리막 형성방법
KR19990004561A (ko) 반도체 소자의 소자분리막 제조방법
CN109148354B (zh) 半导体结构及其形成方法
KR100561524B1 (ko) 소자 분리막 형성 방법
CN106910706B (zh) 一种半导体器件的制造方法
CN115841984A (zh) 一种浅沟槽隔离结构的形成方法
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
CN114864479A (zh) 半导体器件及其制作方法
KR100499409B1 (ko) 반도체소자의 소자분리막 형성방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR20080088984A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20060075104A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant