CN115841984A - 一种浅沟槽隔离结构的形成方法 - Google Patents
一种浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN115841984A CN115841984A CN202211511990.6A CN202211511990A CN115841984A CN 115841984 A CN115841984 A CN 115841984A CN 202211511990 A CN202211511990 A CN 202211511990A CN 115841984 A CN115841984 A CN 115841984A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- forming
- stop layer
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种浅沟槽隔离结构的形成方法,包括:提供衬底,在衬底上形成研磨停止层;选择性刻蚀研磨停止层和衬底,在衬底中形成隔离沟槽;在隔离沟槽中形成绝缘介质层,绝缘介质层还覆盖研磨停止层;对绝缘介质层进行平坦化工艺,直至露出部分研磨停止层;进行氢氟酸湿法刻蚀,以去除研磨停止层上残留的绝缘介质层。本发明提供的浅沟槽隔离结构的形成方法,去掉现有工艺中的过研磨步骤,并采用氢氟酸湿法刻蚀步骤代替现有工艺中的过研磨步骤对研磨停止层上残留的绝缘介质层进行彻底去除,避免了碟形缺陷的产生,从而提高了浅沟槽隔离工艺品质,避免了器件性能下降和良率损失。
Description
技术领域
本发明涉及半导体制造领域,具体涉及一种浅沟槽隔离结构的形成方法。
背景技术
随着半导体器件集成度的不断提高,用于电隔离相邻器件的隔离技术变得越来越重要,浅沟槽隔离(Shallow Trench Isolation,STI)工艺是半导体制造领域被广泛使用的隔离技术。浅沟槽隔离工艺通过在半导体衬底上形成限定有源区的隔离沟槽,并用绝缘介质填充隔离沟槽以实现对有源区的有效隔离。
图1A~图1C所示为现有的一种浅沟槽隔离工艺的各步骤的器件结构示意图。首先,如图1A所示,在半导体衬底100上依次形成垫氧化物层101和氮化物层102,并通过光刻工艺形成密线区(denseACT area)A1的隔离沟槽103和疏线区(ISO lineACT area)B1的隔离沟槽103。接着,如图1B所示,在隔离沟槽的侧壁和底部形成线性氧化物(liner oxide)层105,并通过诸如高密度等离子体化学气相沉积(HDP CVD)工艺在隔离沟槽103内填充隔离氧化物层104。然后,如图1C所示,进行化学机械研磨(CMP)工艺,以去除所述氮化物层102之上的隔离氧化物层103。所述CMP工艺包括主研磨步骤和过研磨步骤。所述主研磨步骤以所述氮化物层102为研磨停止层,用于去除所述氮化物层102上的绝大部分隔离氧化物层104。在主研磨步骤后,接着会进行所述过研磨步骤,完全去除所述氮化物层102之上残留的隔离氧化物层104,以防止残留的隔离氧化物层104影响后续的氮化物层102的去除过程,并防止残留的隔离氧化物层104形成氧化物缺陷。在进行所述过研磨步骤时,CMP工艺会停留在氮化物层102上一定时间,并研磨掉一定厚度的氮化物层1021,以此确保氮化物层102上残留的隔离氧化物层104被完全去除。在对氮化物层102进行过研磨时,也会对隔离沟槽内103内的绝缘介质层104进行研磨,由于氮化物层102的研磨速率小于隔离氧化物层104的研磨速率,隔离沟槽103内的绝缘氧化层会出现碟形缺陷(dishing)11,特别是在疏线区B1,隔离沟槽宽度较大(例如宽度大于5μm)的情况下,碟形缺陷11更为明显,其凹陷更深。碟形缺陷是CMP工艺中普遍存在的问题,会导致器件电学性能下降,严重的碟形缺陷会造成后续制程的良率损失。例如,碟形缺陷11会遗留到接触孔刻蚀工艺,导致碟形缺陷11附近的光刻胶层和/或抗反射层较厚,较厚的光刻胶层和/或抗反射层会降低接触孔的刻蚀速率,造成碟形缺陷附近区域(例如疏线区)的接触孔未刻开等良率问题。因此,如何改善STI工艺中的碟形缺陷一直是一个亟待解决的问题。
发明内容
为改善STI工艺中的碟形缺陷问题,从而提高浅沟槽隔离工艺品质,避免器件性能下降和良率损失,本发明提供一种浅沟槽隔离结构的形成方法。
本发明提供的一种浅沟槽隔离结构的形成方法,其特征在于,包括以下步骤:
提供衬底,在衬底上形成研磨停止层;
选择性刻蚀研磨停止层和衬底,在衬底中形成隔离沟槽;
在隔离沟槽中形成绝缘介质层,绝缘介质层还覆盖研磨停止层;
对绝缘介质层进行平坦化工艺,直至露出部分研磨停止层;
进行氢氟酸湿法刻蚀,以去除研磨停止层上残留的绝缘介质层。
优选地,在衬底上形成研磨停止层之前,衬底上还形成有垫氧化物层;选择性刻蚀研磨停止层和衬底时,还会选择性刻蚀垫氧化物层。
优选地,还包括:在进行氢氟酸湿法刻蚀之后,去除研磨停止层和垫氧化物层。
优选地,在隔离沟槽和研磨停止层上形成绝缘介质层之前,隔离沟槽的底部和侧壁形成有衬里氧化物层。
优选地,平坦化工艺包括化学机械研磨工艺。
优选地,衬底包括密线区和疏线区,在密线区形成的隔离沟槽的宽度小于在疏线区形成的隔离沟槽的宽度。
优选地,研磨停止层包括氮化硅层,和/或,绝缘介质层包括二氧化硅层。
优选地,在隔离沟槽和研磨停止层上形成绝缘介质层的工艺包括高密度等离子体化学气相沉积工艺。
与现有技术相比,本发明具有以下优点:
现有工艺中,在进行CMP工艺时,为确保作为研磨停止层的氮化物层上的隔离氧化物层能完全去除,通常会进行过研磨步骤,过研磨步骤会在刻蚀掉一定厚度的氮化物层的同时,也会刻蚀掉隔离沟槽中更厚的隔离氧化物层,从而在隔离沟槽中形成碟形缺陷,宽度越大的隔离沟槽中碟形缺陷越严重。本发明提供的浅沟槽隔离结构的形成方法,去掉现有工艺中的过研磨步骤,并采用氢氟酸湿法刻蚀步骤代替现有工艺中的过研磨步骤对研磨停止层上残留的绝缘介质层进行彻底去除,避免了碟形缺陷的产生,从而提高了浅沟槽隔离工艺品质,避免了器件性能下降和良率损失。
附图说明
图1A~图1C为现有的一种浅沟槽隔离工艺各步骤的器件结构示意图;
图2为一实施例提供的一种浅沟槽隔离结构的形成方法的步骤流程图;
图3~图8为一实施例提供的一种浅沟槽隔离结构的形成方法的各步骤的器件结构示意图;
其中,附图标记说明如下:
图1A~图1C中,100-半导体衬底;101-垫氧化物层;102-氮化物层;1021-过研磨去除的部分氮化物层;103-隔离沟槽;104-隔离氧化物层;105-线性氧化物层;11-碟形缺陷;A1-密线区;B1-疏线区;
图3~图8中,200-衬底;201-垫氧化物层;202-研磨停止层;203-隔离沟槽;204-绝缘介质层;205-衬里氧化物层;A2-密线区;B2-疏线区。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图对本发明所提供的一种浅沟槽隔离结构的形成方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图2,本发明提供的一种浅沟槽隔离结构的形成方法,包括以下步骤:
步骤S1:提供衬底,在所述衬底上形成研磨停止层;
步骤S2:选择性刻蚀所述研磨停止层和衬底,在所述衬底中形成隔离沟槽;
步骤S3:在所述隔离沟槽中形成绝缘介质层,所述绝缘介质层还覆盖所述研磨停止层;
步骤S4:对所述绝缘介质层进行平坦化工艺,直至露出部分所述研磨停止层;
步骤S5:进行氢氟酸湿法刻蚀,以去除所述研磨停止层上残留的绝缘介质层。
请参阅图3,步骤S1,提供衬底200,在所述衬底200上形成研磨停止层202。
在本实施例中,所述衬底200包括密线区A2和疏线区B2,所述密线区A2为线密度(栅极排列密度)较高的有源区,用于隔绝有源区的隔离沟槽宽度较小(小于0.2μm);所述疏线区B2为线密度(栅极排列密度)较低的有源区,用于隔绝有源区的隔离沟槽宽度较大(大于0.2μm)。可以理解的是,碟形缺陷是STI工艺中普遍存在的问题,在不区分密线区和疏线区的衬底上进行STI工艺也会产生碟形缺陷;但在包括密线区和疏线区的衬底上形成浅沟槽隔离结构时,碟形缺陷更为严重。因此,本实施例以包括密线区A2和疏线区B2的衬底200进行说明,以说明本发明的有益效果,而并非对衬底200进行限定。
在本实施例中,所述衬底200为体硅衬底;在另一实施例中,所述衬底200可以是绝缘体上硅(Silicon On Insulator,SOI)衬底。所述SOI衬底包括依次层叠的硅基底层、埋氧化层和顶部硅层,由于所述埋氧化层的存在,形成于所述顶部硅层上的器件之间有更好的绝缘性。所述研磨停止层202优选为氮化硅层。由于所述研磨停止层202的厚度会影响后续的光刻和后续形成的STI台阶高度,因此需要对所述研磨停止层202的厚度进行控制,所述研磨停止层202的厚度优选为在本实施例中,更优选为/>在传统工艺中,此步骤的研磨停止层的厚度有一个优选值(例如为/>),在后续进行的过研磨步骤,会磨掉一定厚度(例如/>)的研磨停止层,使过研磨步骤后的研磨停止层的厚度达到预期值(例如/>)。在本实施例中,后续无需进行过研磨步骤,因此步骤S1中的研磨停止层202的厚度(例如优选为/>)可比传统工艺中的厚度优选值(例如/>)小,以确保在进行后续的化学机械研磨后,所述研磨停止层202的厚度在合适的范围。所述研磨停止层202的形成工艺优选为化学气相沉积工艺,但不限于此,还可以是其他合适的薄膜沉积工艺。
在本实施例中,在所述衬底200上形成研磨停止层202之前,所述衬底200上还形成有垫氧化物层201。所述垫氧化物层201优选为二氧化硅(SiO2)层,其厚度优选为本实施例中更优选为/>所述垫氧化物层201可作为应力缓冲层,降低所述衬底200和所述研磨停止层202之间的应力,还可作为后续步骤中去除所述研磨停止层202的停止层并保护所述衬底200免受污染。所述垫氧化物层201的形成工艺优选为化学气相沉积工艺,但不限于此,还可以是其他合适的薄膜沉积工艺。
请参阅图4,执行步骤S2,选择性刻蚀所述研磨停止层202和衬底200,在所述衬底200中形成隔离沟槽203。
在本实施例中,所述衬底200上还形成有垫氧化物层201,因此选择性刻蚀还会刻蚀所述垫氧化物层201。选择性刻蚀形成所述隔离沟槽203的方法包括:在所述研磨停止层202上旋涂一层光刻胶;利用光刻工艺图案化所述光刻胶,图案化的光刻胶暴露沟槽区;以图案化的光刻胶为掩膜对沟槽区进行刻蚀,依次去除沟槽区的研磨停止层202、垫氧化物层201和衬底200,在所述衬底200中形成隔离沟槽203。在对沟槽区进行刻蚀的步骤中,所述研磨停止层202(例如氮化硅层)还可作为硬掩膜,提高刻蚀工艺的稳定性。所述隔离沟槽203的深度优选为在本实施例中,所述隔离沟槽203包括密线区A2的隔离沟槽203和疏线区B2的隔离沟槽203。优选地,所述密线区A2的隔离沟槽203的宽度不超过0.2μm,所述疏线区B2的隔离沟槽203的宽度超过5μm,以确保隔离沟槽宽度具有足够大的差别,从而更好地说明本发明的优点。传统工艺中,当密线区的隔离沟槽和疏线区的隔离沟槽的宽度相差越大时,在CMP工艺之后,在疏线区的隔离沟槽中会形成越严重的碟形缺陷。而本实施例中,即使密线区A2的隔离沟槽203和疏线区B2的隔离沟槽203的宽度相差很大,最终也不会形成碟形缺陷现象。
请参阅图5,执行步骤S3,在所述隔离沟槽203中形成绝缘介质层204,所述绝缘介质层204还覆盖所述研磨停止层202。
在本实施例中,优选地,所述绝缘介质层204为SiO2层。优选地,所述隔离沟槽203中的绝缘介质层204的厚度为优选地,形成所述绝缘介质层204的工艺包括高密度等离子体化学气相沉积(HDP CVD)工艺,但不限于此,例如还可以包括高深宽比工艺(HighAspectRatio Process,HARP)。HDP CVD工艺可形成可靠且无间隙的绝缘介质层204,从而确保绝缘介质层204的品质。由于HDP CVD工艺或HARP形成的薄膜层均具有保形性,会导致绝缘介质层204在各区域的高度不一致,绝缘介质层204表面不平坦,例如在隔离沟槽203上方的绝缘介质层204低于在隔离沟槽203外的衬底200上的绝缘介质层204;又例如由于密线区A2和疏线区B2的隔离沟槽203的宽度相差较大,在相同的沉积条件下,密线区A2的隔离沟槽203上的绝缘介质层204会高于疏线区B2的隔离沟槽203上的绝缘介质层204。
在本实施例中,在所述隔离沟槽203和研磨停止层202上形成绝缘介质层204之前,所述隔离沟槽203的底部和侧壁形成有衬里氧化物层205。所述衬里氧化物层205的作用包括修复形成所述隔离沟槽203时对衬底200造成的损伤,并且还可以在后续沉积绝缘介质层204时阻止氧分子向隔离沟槽203外的衬底200扩散。优选地,所述衬里氧化物层205为SiO2层。形成所述衬里氧化物层205的工艺包括热氧化工艺。所述热氧化工艺一般在高温氧化炉管设备中进行。在本实施例中,所述热氧化工艺包括第一步热氧化工艺,所述第一步热氧化工艺的流程为:将形成有隔离沟槽203的半导体器件放入高温氧化炉管设备,然后向该设备中通入氧气,在隔离沟槽203的底部和侧壁上生长一层的线性氧化物层,此线性氧化物层即为所述衬里氧化物层205。在另一实施例中,所述衬底200为SOI衬底,在某些情况下,SOI衬底的隔离沟槽203底部延伸至SOI衬底内的埋氧化层,所述第一步热氧化工艺难以在隔离沟槽203底部形成完整的线性氧化物层,因此在所述第一步热氧化工艺之后,还会接着进行第二步热氧化工艺。所述第二步热氧化工艺采用高温氧化法(HighTemperature Oxidation,HTO),反应气体包括原料气体(例如SiH2Cl2)和氧化性气体(例如N2O),在高温(例如700℃~900℃)条件下,原料气体被氧化后至少在所述隔离沟槽203的底部生长一层HTO层(例如SiO2层),所述第一步热氧化工艺形成的线性氧化物层和第二步热氧化工艺形成的HTO层组成完整的衬里氧化物层205。
请参阅图6,执行步骤S4,对所述绝缘介质层204进行平坦化工艺,直至露出部分所述研磨停止层202。
在本实施例中,所述平坦化工艺优选为CMP工艺。随着CMP工艺的进行,可逐渐减小绝缘介质层204表面在各区域的高度差。所述平坦化工艺停止于所述研磨停止层202上,此时露出部分研磨停止层202,还有部分研磨停止层202上仍残留有绝缘介质层。优选地,通过光学厚度探测(optical thickness detection)方法确定所述平坦化工艺的停止点,所述光学厚度探测方法可参考现有技术,在此不做赘述。在本实施例中,由于在执行步骤S4之前密线区A2的隔离沟槽203上的绝缘介质层204高于疏线区B2的隔离沟槽203上的绝缘介质层204,当CMP工艺停止时,疏线区B2的研磨停止层202上的绝缘介质层204已去除完全,而密线区A2的研磨停止层202上的绝缘介质层204仍有小部分残留。另外,所述研磨停止层202表面不平整也会导致其上的绝缘介质层204的残留。传统工艺中,为去除研磨停止层202上残留的绝缘介质层204,会在CMP工艺停止于所述研磨停止层后,接着进行CMP过研磨步骤,所述过研磨步骤通过研磨掉一定厚度的研磨停止层202以确保残留的绝缘介质层204被完全去除,但正如背景技术部分所介绍,过研磨会导致碟形缺陷问题。在本实施例中,当CMP工艺进行至露出部分所述研磨停止层202时停止,并且后续不进行过研磨,避免了因过研磨产生碟形缺陷。在其他实施例中,当CMP工艺进行至露出部分所述研磨停止层202时停止,接着进行少量的过研磨,少量过研磨用于研磨掉较小厚度(例如不超过)的研磨停止层202,不会产生明显的碟形缺陷,同时可进一步减小密线区A2和疏线区B2的绝缘介质层204的高度差。
请参阅图7,执行步骤S5,进行氢氟酸湿法刻蚀,以去除所述研磨停止层202上残留的绝缘介质层204。
所述氢氟酸湿法刻蚀的刻蚀液优选为稀释氢氟酸,所述稀释氢氟酸的质量分数为1%~49%。氢氟酸湿法刻蚀可有效去除所述研磨停止层202上残留的绝缘介质层204(例如SiO2层),同时不会对所述研磨停止层202(例如氮化硅层)造成腐蚀。
在本实施例中,所述氢氟酸湿法刻蚀在去除所述研磨停止层202上残留的绝缘介质层204的同时,还用于去除所述隔离沟槽203上的部分绝缘介质层204,以调整台阶高度,所述台阶高度为所述隔离沟槽203上的绝缘介质层204表面与所述隔离沟槽203外的衬底200表面的高度差。所述台阶高度为STI工艺中重要的参数,需按照工艺需求进行调整和控制,优选地,在进行所述氢氟酸湿法刻蚀后,所述台阶高度调整为本实施例中更优选为/>在本实施例中,所述研磨停止层202的厚度优选为/>所述垫氧化物层201的厚度优选为/>因此所述隔离沟槽203中的绝缘介质层204的刻蚀深度(或刻蚀量)大约为/>以使最终的台阶高度达到预期的/>本实施例中,所述氢氟酸湿法刻蚀对隔离沟槽203中的绝缘介质层204的刻蚀速率优选为/>对应的刻蚀时间由刻蚀深度决定。由于湿法刻蚀的特点,氢氟酸湿法刻蚀对密线区A2的隔离沟槽203中的绝缘介质层204的刻蚀深度和对疏线区B2的隔离沟槽203中的绝缘介质层204的刻蚀深度相同,并且隔离沟槽203中的绝缘介质层204不会产生碟形缺陷,如图7所示。
请参阅图8,在本实施例中,在执行步骤S5之后,还包括:去除所述研磨停止层202和所述垫氧化物层201,以得到最终的浅沟槽隔离结构,所述浅沟槽隔离结构至少包括隔离沟槽203和绝缘介质层204,在本实施例中还包括衬里氧化物层205。优选地,依次采用热磷酸全剥工艺和氢氟酸干法刻蚀工艺分别去除所述研磨停止层202和所述垫氧化物层201。所述热磷酸全剥工艺的工艺条件优选为:用磷酸在温度为100℃~200℃下对所述研磨停止层202腐蚀处理30min~90min。所述氢氟酸干法刻蚀工艺可参考现有技术,在此不做赘述。
综上所述,本发明提供的浅沟槽隔离结构的形成方法,去掉现有工艺中的过研磨步骤,并采用氢氟酸湿法刻蚀步骤代替现有工艺中的过研磨步骤对研磨停止层上残留的绝缘介质层进行彻底去除,避免了碟形缺陷的产生,从而提高了浅沟槽隔离工艺品质,避免了器件性能下降和良率损失。
此外,可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个步骤”引述意味着对一个或多个步骤的引述,并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为设有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。
Claims (10)
1.一种浅沟槽隔离结构的形成方法,其特征在于,包括以下步骤:
提供衬底,在所述衬底上形成研磨停止层;
选择性刻蚀所述研磨停止层和衬底,在所述衬底中形成隔离沟槽;
在所述隔离沟槽中形成绝缘介质层,所述绝缘介质层还覆盖所述研磨停止层;
对所述绝缘介质层进行平坦化工艺,直至露出部分所述研磨停止层;
进行氢氟酸湿法刻蚀,以去除所述研磨停止层上残留的绝缘介质层。
3.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,在所述衬底上形成研磨停止层之前,所述衬底上还形成有垫氧化物层;所述选择性刻蚀所述研磨停止层和衬底时,还会选择性刻蚀所述垫氧化物层。
4.如权利要求3所述的浅沟槽隔离结构的形成方法,其特征在于,在进行所述氢氟酸湿法刻蚀之后,所述浅沟槽隔离结构的形成方法还包括:去除所述研磨停止层和所述垫氧化物层。
5.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,在所述隔离沟槽中形成绝缘介质层之前,所述隔离沟槽的底部和侧壁形成有衬里氧化物层。
6.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,所述平坦化工艺包括化学机械研磨工艺。
7.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,所述衬底包括密线区和疏线区,在所述密线区形成的隔离沟槽的宽度小于在所述疏线区形成的隔离沟槽的宽度。
8.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,所述研磨停止层包括氮化硅层;和/或,所述绝缘介质层包括二氧化硅层。
10.如权利要求1所述的浅沟槽隔离结构的形成方法,其特征在于,在所述隔离沟槽中形成绝缘介质层的工艺包括高密度等离子体化学气相沉积工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211511990.6A CN115841984A (zh) | 2022-11-29 | 2022-11-29 | 一种浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211511990.6A CN115841984A (zh) | 2022-11-29 | 2022-11-29 | 一种浅沟槽隔离结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115841984A true CN115841984A (zh) | 2023-03-24 |
Family
ID=85576243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211511990.6A Pending CN115841984A (zh) | 2022-11-29 | 2022-11-29 | 一种浅沟槽隔离结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115841984A (zh) |
-
2022
- 2022-11-29 CN CN202211511990.6A patent/CN115841984A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI809574B (zh) | 半導體記憶體元件及其製備方法 | |
US6159822A (en) | Self-planarized shallow trench isolation | |
JP2006156471A (ja) | 半導体装置および半導体装置の製造方法 | |
CN107017161B (zh) | 一种减小sti-cmp过程中碟型凹陷的方法 | |
US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
US6583488B1 (en) | Low density, tensile stress reducing material for STI trench fill | |
KR100307651B1 (ko) | 반도체장치의제조방법 | |
US7795110B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same | |
CN102969265A (zh) | 浅沟槽隔离结构制造方法 | |
KR19980085035A (ko) | 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법 | |
CN115841984A (zh) | 一种浅沟槽隔离结构的形成方法 | |
CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
KR20010008579A (ko) | 반도체장치의 sti형 소자분리막 형성방법 | |
KR100703836B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
KR100444311B1 (ko) | 반도체소자의소자분리막제조방법 | |
KR100244299B1 (ko) | 반도체소자의 격리영역 및 그 형성방법 | |
TW559985B (en) | Method for forming isolation layer of semiconductor device | |
KR100305145B1 (ko) | 반도체장치의 sti형 소자분리막 형성방법 | |
CN110931421A (zh) | 浅沟槽隔离结构及制作方法 | |
KR100363699B1 (ko) | 반도체장치의 제조방법 | |
US11784087B2 (en) | Semiconductor structure having layers in a trench and method of manufacturing the same | |
KR100557533B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100787762B1 (ko) | 디봇 개선을 위한 반도체 소자 제조 방법 | |
KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
US20230420262A1 (en) | Semiconductor Structure and Method for Forming the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |