CN104766817B - 一种Fin-FET的沟槽隔离的形成方法 - Google Patents
一种Fin-FET的沟槽隔离的形成方法 Download PDFInfo
- Publication number
- CN104766817B CN104766817B CN201410008441.6A CN201410008441A CN104766817B CN 104766817 B CN104766817 B CN 104766817B CN 201410008441 A CN201410008441 A CN 201410008441A CN 104766817 B CN104766817 B CN 104766817B
- Authority
- CN
- China
- Prior art keywords
- fin
- hard mask
- forming method
- isolated material
- trench isolations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 230000003628 erosive effect Effects 0.000 claims description 5
- 238000010790 dilution Methods 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 4
- 230000006378 damage Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明提供了一种Fin‑FET的沟槽隔离的形成方法，包括：在衬底上形成硬掩膜；刻蚀衬底以形成鳍；去除硬掩膜；填充隔离材料并进行平坦化；刻蚀去除部分厚度的隔离材料，以形成沟槽隔离。在刻蚀衬底形成鳍之后，就去除硬掩膜，避免了在平坦化后进行去除而导致的鳍表面的损伤，保证了鳍的质量，利于提高器件的性能。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种Fin-FET的沟槽隔离的形成方法。
背景技术
随着集成电路工艺的不断发展，器件的沟道长度不断的缩短，出现的短沟道效应使得器件的电学性能不断恶化。英特尔在22nm技术节点引入鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，它利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。
相对于传统的二维平面器件结构，Fin-FET结构在工艺集成方面有较大的改变。其中，STI(浅沟槽隔离)的形成完全不同于传统的平面器件结构，目前，其形成Fin器件的STI主要包括步骤：在硅衬底100上形成Si3N4硬掩膜110，如图1A所示；接着，刻蚀硅衬底形成鳍(Fin)120，如图1B所示；填充SiO2介质材料130，如图1C所示；进行化学机械平坦化(CMP)，并以Si3N4硬掩膜110为停止层，如图1D所示；使用高温磷酸H3PO4腐蚀去掉Si3N4硬掩膜，如图1E所示；使用HF腐蚀掉一定厚度的SiO2介质材料，保留部分SiO2介质材料140在硅槽内，从而形成STI，如图1F所示。
在该形成方法中，需要使用高温的磷酸将Si3N4硬掩膜去除，在去除之后，Fin浸泡在高温的磷酸中，这会对Fin的硅表面造成损伤，增加其缺陷密度，从而会对晶体管的电学特性产生明显影响。同时，Fin的硅表面不平整会不利于氧化硅介质材料腐蚀的均匀性的控制。此外，进行化学机械平坦化(CMP)时需要控制有效停止，否则过磨后会增加氧化硅介质材料的局部凹陷，也不利于氧化硅介质材料腐蚀的均匀性的控制。
发明内容
本发明的目的旨在至少解决上述技术缺陷，提供一种Fin-FET的沟槽隔离的形成方法，避免对Fin表面的破坏，同时改善氧化硅介质材料腐蚀的均匀性。
本发明提供了一种Fin-FET的沟槽隔离的形成方法，包括：
在衬底上形成硬掩膜；
刻蚀衬底以形成鳍；
去除硬掩膜；
填充隔离材料并仅对部分隔离材料进行平坦化；
刻蚀去除部分厚度的隔离材料，以形成沟槽隔离。
优选地，所述硬掩膜为二氧化硅，采用氢氟酸腐蚀去除该硬掩膜。
优选地，所述隔离材料为二氧化硅。
优选地，进行平坦化后，所述鳍上保留有一定厚度的隔离材料。
优选地，采用氢氟酸腐蚀去除部分厚度的隔离材料，以形成沟槽隔离。
优选地，采用稀释比例为100:1的HF进行腐蚀，温度为25℃
本发明实施例提供的Fin-FET的沟槽隔离的形成方法，在刻蚀衬底形成鳍之后，就去除硬掩膜，避免了在平坦化后进行去除而导致的鳍表面的损伤，保证了鳍的质量，利于提高器件的性能。
更进一步地，硬掩膜采用二氧化硅，其为常温腐蚀工艺，进一步减小对鳍的表面的损伤。
更进一步地，在平坦化后，并不暴露鳍，而是在鳍上保留一定厚度的隔离材料，从而改善刻蚀去除隔离材料的均匀性。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1A-1F为现有技术的Fin-FET的沟槽隔离的制造过程的截面结构示意图；
图2A-2F为根据本发明实施例的Fin-FET的沟槽隔离的制造过程的截面结构示意图；
图3为根据本发明实施例的Fin-FET的沟槽隔离的形成方法的流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
为了避免对Fin表面的破坏，改善氧化硅介质材料腐蚀的均匀性，本发明提出了一种Fin-FET的沟槽隔离的形成方法，如图3所示，包括：
在衬底上形成硬掩膜；
刻蚀衬底以形成鳍；
去除硬掩膜；
填充二氧化硅的隔离材料并进行平坦化；
刻蚀去除部分厚度的隔离材料，以形成沟槽隔离。
该方法在刻蚀衬底形成鳍之后，就去除硬掩膜，避免了在平坦化后进行去除而导致的鳍表面的损伤，保证了鳍的质量，利于提高器件的性能。
以下将结合具体附图对本发明的Fin-FET的沟槽隔离的形成方法的实施例进行详细的描述。
首先，在衬底200上形成硬掩膜210，参考图2A所示。
在本发明实施例中，所述半导体衬底200可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在本实施例中，所述硬掩膜210为二氧化硅，先淀积二氧化硅，厚度可以为150-300nm，在一个实施例中为180nm，而后进行图案化以形成二氧化硅的硬掩膜210，参考图2B所示。通常地，二氧化硅可以采用HF进行去除，并为室温工艺，这样在去除硬掩膜时，可以减少对鳍表面的损伤。
而后，刻蚀衬底以形成鳍220，如图2B所示。
可以利用刻蚀技术，例如RIE(反应离子刻蚀)的方法，刻蚀衬底200以形成鳍220。
接着，去除硬掩膜210，如图2C所示。
在本实施例中，进行湿法腐蚀，去除该二氧化硅的硬掩膜，HF可以为室温工艺，具体的一个实施例中，采用稀释比例为100:1的HF，温度25℃，腐蚀时间为10min。在刻蚀形成鳍之后就去除硬掩膜，避免了在平坦化后进行去除而导致的鳍表面的损伤，保证了鳍的质量，利于提高器件的性能
接着，填充隔离材料并进行平坦化，参考图2E所示。
隔离材料可以包括二氧化硅或其他可以分开器件的有源区的材料。
在本实施例中，优选地，隔离材料为二氧化硅。首先，填充二氧化硅的隔离材料230，如图2D所示；接着，对该隔离材料230进行平坦化，例如采用CMP(化学机械研磨)的方法，优选地，在进行平坦化后，所述鳍上保留有一定厚度的隔离材料，如图2E所示。在平坦化后，并不暴露鳍，而是在鳍上保留一定厚度的隔离材料，避免停止在鳍上时产生凹陷，从而改善刻蚀去除隔离材料的均匀性。
而后，继续去除部分厚度的隔离材料，以形成沟槽隔离240，如图2F所示。
本实施例中，采用HF进行湿法腐蚀进行湿法腐蚀，去除该二氧化硅的隔离材料，HF可以为室温工艺，进一步减小对鳍表面的损伤。在一个具体的一个实施例中，采用稀释比例为100:1的HF，温度25℃，腐蚀时间为5min。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种Fin-FET的沟槽隔离的形成方法，其特征在于，包括：
在衬底上形成硬掩膜，所述硬掩膜为二氧化硅；
刻蚀衬底以形成鳍；
采用氢氟酸腐蚀去除硬掩膜；
填充隔离材料并仅对部分隔离材料进行平坦化；
刻蚀去除部分厚度的隔离材料，以形成沟槽隔离。
2.根据权利要求1所述的形成方法，其特征在于，所述隔离材料为二氧化硅。
3.根据权利要求1或2所述的形成方法，其特征在于，进行平坦化后，所述鳍上保留有一定厚度的隔离材料。
4.根据权利要求3所述的形成方法，其特征在于，采用氢氟酸腐蚀去除部分厚度的隔离材料，以形成沟槽隔离。
5.根据权利要求1或4所述的形成方法，其特征在于，采用稀释比例为100:1的HF进行腐蚀，温度为25℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410008441.6A CN104766817B (zh) | 2014-01-08 | 2014-01-08 | 一种Fin-FET的沟槽隔离的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410008441.6A CN104766817B (zh) | 2014-01-08 | 2014-01-08 | 一种Fin-FET的沟槽隔离的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104766817A CN104766817A (zh) | 2015-07-08 |
| CN104766817B true CN104766817B (zh) | 2018-06-19 |
Family
ID=53648572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410008441.6A Active CN104766817B (zh) | 2014-01-08 | 2014-01-08 | 一种Fin-FET的沟槽隔离的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104766817B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356302B (zh) * | 2015-07-17 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989977A (en) * | 1998-04-20 | 1999-11-23 | Texas Instruments - Acer Incorporated | Shallow trench isolation process |
| CN1767167A (zh) * | 2004-10-14 | 2006-05-03 | 台湾积体电路制造股份有限公司 | 形成一具有可控制步阶高度的浅沟渠隔离结构的方法 |
| CN103050530A (zh) * | 2011-10-13 | 2013-04-17 | 台湾积体电路制造股份有限公司 | FinFET器件及其制造方法 |
| CN103199052A (zh) * | 2013-04-09 | 2013-07-10 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制作方法 |
| CN103236416A (zh) * | 2013-04-09 | 2013-08-07 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07505013A (ja) * | 1991-11-15 | 1995-06-01 | アナログ・デバイセズ・インコーポレイテッド | 絶縁体を充填した深いトレンチを半導体基板に製作する方法 |
| KR100791344B1 (ko) * | 2006-08-29 | 2008-01-03 | 삼성전자주식회사 | 반도체 집적 회로 장치의 제조 방법 |
| US20110147848A1 (en) * | 2009-12-23 | 2011-06-23 | Kuhn Kelin J | Multiple transistor fin heights |
-
2014
- 2014-01-08 CN CN201410008441.6A patent/CN104766817B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989977A (en) * | 1998-04-20 | 1999-11-23 | Texas Instruments - Acer Incorporated | Shallow trench isolation process |
| CN1767167A (zh) * | 2004-10-14 | 2006-05-03 | 台湾积体电路制造股份有限公司 | 形成一具有可控制步阶高度的浅沟渠隔离结构的方法 |
| CN103050530A (zh) * | 2011-10-13 | 2013-04-17 | 台湾积体电路制造股份有限公司 | FinFET器件及其制造方法 |
| CN103199052A (zh) * | 2013-04-09 | 2013-07-10 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制作方法 |
| CN103236416A (zh) * | 2013-04-09 | 2013-08-07 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104766817A (zh) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130045580A1 (en) | Methods for fabricating finfet integrated circuits in bulk semiconductor substrates | |
| EP2701186B1 (en) | Electronic Device Including Shallow Trench Isolation (STI) Regions with Bottom Nitride Linear and Upper Oxide Linear and Related Methods | |
| US9362176B2 (en) | Uniform exposed raised structures for non-planar semiconductor devices | |
| US9443929B2 (en) | Shallow trench isolation structure having a nitride plug | |
| CN102113110B (zh) | 具有扩展的有源区的半导体器件 | |
| CN104835774A (zh) | 一种半导体器件的制备方法 | |
| KR102076390B1 (ko) | 개선된 이중 트렌치 구조물 | |
| US9252245B1 (en) | Spacer-last replacement metal gate flow and device | |
| CN104766817B (zh) | 一种Fin-FET的沟槽隔离的形成方法 | |
| CN105576027A (zh) | 半导体衬底、器件及其制造方法 | |
| US8778772B2 (en) | Method of forming transistor with increased gate width | |
| US9099570B2 (en) | Method for the formation of dielectric isolated fin structures for use, for example, in FinFET devices | |
| US20160197158A1 (en) | Low end parasitic capacitance finfet | |
| US8735259B2 (en) | Method of producing insulation trenches in a semiconductor on insulator substrate | |
| US9934961B2 (en) | Methods for forming fin structures for semiconductor devices | |
| US9953861B2 (en) | Semiconductor device having a shallow trench isolation structure and methods of forming the same | |
| CN104347489A (zh) | 导电插塞的形成方法 | |
| US20120220095A1 (en) | Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material | |
| CN105575804B (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN104752358B (zh) | 闪存器件及其形成方法 | |
| US8679940B2 (en) | Methods for fabricating semiconductor devices with isolation regions having uniform stepheights | |
| US8642419B2 (en) | Methods of forming isolation structures for semiconductor devices | |
| CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
| CN109148354B (zh) | 半导体结构及其形成方法 | |
| CN109841527B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |