CN1767167A - 形成一具有可控制步阶高度的浅沟渠隔离结构的方法 - Google Patents
形成一具有可控制步阶高度的浅沟渠隔离结构的方法 Download PDFInfo
- Publication number
- CN1767167A CN1767167A CNA2005101028109A CN200510102810A CN1767167A CN 1767167 A CN1767167 A CN 1767167A CN A2005101028109 A CNA2005101028109 A CN A2005101028109A CN 200510102810 A CN200510102810 A CN 200510102810A CN 1767167 A CN1767167 A CN 1767167A
- Authority
- CN
- China
- Prior art keywords
- layer
- nitrogenous
- dielectric layer
- nitrogen
- dusts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 98
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 11
- 230000002262 irrigation Effects 0.000 claims description 41
- 238000003973 irrigation Methods 0.000 claims description 41
- UBMXAAKAFOKSPA-UHFFFAOYSA-N [N].[O].[Si] Chemical compound [N].[O].[Si] UBMXAAKAFOKSPA-UHFFFAOYSA-N 0.000 claims description 34
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000009413 insulation Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 12
- 230000009467 reduction Effects 0.000 claims description 9
- 150000003376 silicon Chemical class 0.000 claims description 7
- 239000000428 dust Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- 238000005498 polishing Methods 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 53
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000013461 design Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明是有关于一种形成一具有可控制步阶高度的浅沟渠隔离结构的方法，在一基板上形成一相对薄的含氮层藉以生产一可控制步阶高度的浅沟渠隔离结构。此含氮层是由一氮硅薄膜和一氮氧硅薄膜所组成，此两薄膜的总厚度低于900埃，一沟渠开口形成在此含氮层中并进入硅基板，一化学气相沉积法形成一介电层，例如一氧化层，在此沟渠开口中并位于含氮层上，一研磨制程用以部分研磨此介电层藉以降低在含氮层上的介电层厚度，并以一干蚀刻法移除位于含氮层上的介电层，并平均地降低位于沟渠中的介电层顶表面。此方法可避免效应。亦除含氮层以产生一具有小于500埃步阶高度的浅沟渠隔离结构。
Description
技术领域
本发明涉及一种在半导体集成电路中形成绝缘结构的方法，特别是涉及一种形成一具有可控制步阶高度的浅沟渠隔离结构的方法。
背景技术
随着极超大型集成电路的出现，已允许在世界各地的半导体生产者来制造一尺寸极端缩小的半导体元件。高度整合的元件需要将紧缩设置的元件间彼此做电性隔离。因此，用以形成此种集成电路的制程，包括在半导体元件中形成绝缘结构。为了制造如此高度整合的电路，一般而言其绝缘结构使用浅沟渠隔离法在硅或其他半导体基板中来加以形成。如此的绝缘结构是相当重要的，因为在极大型集成电路中，即使小量的漏电流亦会造成明显的能量散逸，以及电路的毁坏。
一般而言，浅沟渠隔离法是在一表面上沉积有多层结构的半导体基板上，形成一穿越这些半导体层并延展至基板中的沟渠，并在沟渠中填充介电层，而且介电层亦会形成在多层结构之上，然后进行研磨。一般而言，使用化学气象沉积法来形成此介电层，此介电层通常为氧化层。最佳使用化学机械研磨法来从多层结构上移除此介电层，其中最上一层一般为研磨终止层，例如为氮化硅层或其他种材料。当沉积的介电层已被移除，并暴露出此研磨终止层后，研磨制程停止。
传统浅沟渠隔离法，特别是在配合使用化学机械研磨来移除利用化学气相沉积的介电层时，其最大的缺点为会形成碟状(dishing)外貌，此碟状外观为当一化学气相沉积的氧化层经过研磨后，会产生一下凹的情形。因为化学气相沉积的氧化层其研磨率会大于研磨终止层，因此会造成一陷落的外貌。此碟状对于后续沉积在其上的薄膜会造成影响，且对于后续进行的植入制程亦会造成冲击。
在同一时间使用同一的研磨制程来形成不同宽度的浅沟渠结构时，特别会造成碟状外观的浅沟渠隔离结构。当因研磨而形成的凸起的顶表面延伸出基板表面时，此碟状效应会造成特别的问题。其发生的原因是当形成在基板且在研磨期间有使用到膜层(包括研磨终止层)有相当的厚度时。
因此，有需要制造一种不会产生任何碟状效应的浅沟渠隔离结构，且其实质平坦的顶表面突出在基板表面的部份会小于现有习知的结构。
由此可见，上述现有的浅沟渠隔离结构的方法在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决现有浅沟渠隔离结构的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的浅沟渠隔离结构的方法，便成了当前业界极需改进的目标。
有鉴于上述现有的浅沟渠隔离结构的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，能够改进一般现有的浅沟渠隔离结构的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的浅沟渠隔离结构的方法存在的缺陷，而提供一种新型结构的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，所要解决的技术问题是使其提供一种在半导体元件中形成一隔离结构的方法。此方法包括提供一基板的次结构，以及在基板上形成一含氮层；进行一蚀刻以形成一沟渠结构，此沟渠结构穿越此含氮层并进入基板之中；于此含氮层上形成一介电层，并填充此沟渠结构；对此介电层进行一研磨程序以降低位于含氮层上介电层的厚度，并使得介电层仍保持覆盖该含氮层；使用一蚀刻程序来移除位于含氮层上的介电层，并实质上平均缩减介电层的顶表面，使其在沟渠结构中低于含氮层的顶表面，然后，移除此含氮层。
本发明的另一目的在于，提供一种形成一具有可控制步阶高度的浅沟渠隔离结构的方法，所要解决的技术问题是使其提供一种在半导体元件中形成一隔离结构的方法。此方法包括提供一次结构，此次结构包括一沉积在硅基板的氮硅层，以及一沉积在氮硅层上的氮氧硅层，此氮氧硅层和氮硅层的总厚度低于900埃；蚀刻此氮氧硅层和氮硅层并进入硅基板以形成一沟渠，此沟渠的侧边是由此氮氧硅层、氮硅层和基板所形成；形成一介电层在此氮氧硅层上并填充此沟渠；进行一研磨程序来降低位在氮氧硅层上的介电层厚度，并使得介电层仍保持覆盖在氮氧硅层上；使用一氧化蚀刻程序来移除位在氮氧硅层上的介电层，并实质上平均缩减介电层的顶表面，使其在沟渠结构中低于氮氧硅层的顶表面，然后，移除此氮氧硅层和氮硅层。
本发明的再一目的在于，提供一种形成一具有可控制步阶高度的浅沟渠隔离结构的方法，所要解决的技术问题是使其提供一种在半导体元件中形成一隔离结构的方法。此方法包括提供一含氮层沉积在一硅基板表面的次结构；蚀刻此含氮层并进入此硅基板以形成复数个不同宽度的开口以作为相对应具不同宽度的复数个沟渠结构；在此含氮层上形成一介电层，并填充此些沟渠结构；对此介电层进行一研磨程序以降低位于含氮层上介电层的厚度，并使得介电层仍位于且覆盖在含氮层上；使用一蚀刻程序来移除位于含氮层上的介电层，并实质上平均缩减介电层的顶表面，使其在每一此些沟渠结构中低于含氮层的顶表面，且此顶表面低于硅基板表面上500埃；然后，移除含氮层以在每一此些沟渠结构中形成绝缘结构；每一绝缘结构中包括一顶表面的部分，且其高度低于从硅基板表面起算约500埃。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成绝缘结构的方法，此绝缘结构位于一半导体元件上，该方法至少包括：提供一次结构于一基板上以及一形成在该基板上的含氮层；蚀刻穿越该含氮层并进入该基板以形成一沟渠；形成一介电层在该含氮层上并填充该沟渠；研磨该介电层藉以降低该介电层位于该含氮层上的厚度，并使得该介电层仍保持覆盖该含氮层；使用一蚀刻制程从该含氮层上移除该介电层，并在该沟渠中实质上平均地降低该介电层顶表面，使其低于该含氮层的顶表面；以及移除该含氮层。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的含氮层至少包括至少一氮硅层和一氮氧硅层。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的含氮层包括一厚度不大于550埃且沉积在一氮氧硅层上的氮硅层。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中形成该介电层的步骤更至少包括：在该含氮层上沉积一厚度大于2000埃的该介电层，以及该研磨降低位于该含氮层上的该介电层的厚度不超过2000埃。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的沉积使用化学气相沉积法。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的蚀刻形成沟渠具有一由该基板和该含氮层形成的侧边，且该沟渠具有一不超过2.6∶1的深宽比。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的含氮层具有一不超过900埃的厚度。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中使用蚀刻来降低该介电层的该顶表面的高度不超过该硅基板表面上500埃。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中移除该含氮层后，该介电层顶表面实质上平行于该基板表面，且该顶表面的高度不超过该基板表面上300埃。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的蚀刻至少包括一等离子体氧化蚀刻制程。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的研磨制程至少包括一化学机械研磨。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的介电层的材料至少包括氧化物，以及该蚀刻制程为一氧化物蚀刻制程。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种形成绝缘结构的方法，此绝缘结构位于一半导体元件上，该方法至少包括：提供一含氮层沉积在一硅基板表面的次结构；蚀刻该含氮层并进入该硅基板以形成复数个不同宽度的开口，藉以形成相对应具不同宽度的复数个沟渠结构；在该含氮层上形成一介电层，并填充该些沟渠结构；对该介电层进行一研磨程序以降低位于该含氮层上的该介电层的厚度，并使得该介电层仍保持在该含氮层上；使用一蚀刻程序来移除位于该含氮层上的该介电层，并实质上平均降低该介电层的顶表面，使其在每一该些沟渠结构中低于该含氮层的顶表面，且该顶表面低于硅基板表面上500埃；以及移除该含氮层以在每一该些沟渠结构中形成一绝缘结构，每一绝缘结构中包括该顶表面的部分，且其高度不超过该硅基板表面上500埃。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的宽度范围从1000埃至4000埃。
前述的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其中所述的含氮层具有一不超过900埃的厚度，并是由一沉积在氮硅层上的氮氧硅层所组成。
借由上述技术方案，本发明形成一具有可控制步阶高度的浅沟渠隔离结构的方法至少具有下列优点：
本发明的具有可控制步阶高度的浅沟渠隔离结构的方法不会产生任何碟状效应的浅沟渠隔离结构，且其实质平坦的顶表面突出在基板表面的部份会小于现有习知的结构。
综上所述，本发明特殊结构的形成一具有可控制步阶高度的浅沟渠隔离结构的方法，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的浅沟渠隔离结构的方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1至图6是有关于形成一浅沟渠隔离结构一系列制程的剖面图。
图7是根据本发明另一实施例来形成图5相同制程步骤时的剖视图，其展示多个沟渠结构。
1：基板 3：基板表面
5：氮硅层 7、11：厚度
9：氮氧硅层 10：含氮层
13、43：顶表面 15：光阻薄膜
17：开口 19：宽度
20：侧壁 21：沟渠
23：深度 25、125：平均宽度
27：开口的深度 31：介电层材料
33、35：厚度 41、141：浅沟渠隔离结构
45、47：距离 51：步阶高度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的形成一具有可控制步阶高度的浅沟渠隔离结构的方法其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图1所示，其绘示一含氮层10的剖视图。此含氮层10是由一沉积在氮硅层5上的氮氧硅层9所组成。含氮硅层10的氮硅层5形成在一基板1的基板表面3之上。在此较佳实施例中，含氮层10可至少包括由一氮氧硅层和一氮硅层所组成的任何组合，以及可包括多个含氮薄膜。而在其他实施例中，其他的含氮材料亦可被使用，本发明并不限定使用氮硅层5和氮氧硅层9。基板1为一个半导体材料，在本较佳实施例中是一硅基板，然在其他实施例中，基板1的材料可以为砷化镓或其他适合的材料。在本较佳实施例中，氮硅层5具有一约500埃的厚度7，在其他实施例中，此厚度的范围可在450至550埃，而在另一实施例中，并不限制此厚度7的范围。在本较佳实施例中，氮氧硅层9具有一约320埃的厚度11，在其他实施例中，此厚度的范围可在220至420埃。厚度7和厚度11的总厚度，亦即含氮层10的厚度，在一较佳实施例中小于900埃，然而并不限制于此厚度。
一光阻薄膜15形成在含氮层10的氮氧硅层9的顶表面13之上，并暴露出一开口17。开口17是用以定义将形成在氮硅层5、氮氧硅层9和基板1中的沟渠。开口17包括一宽度19。在一较佳实施例中，此宽度19约为1500埃，然而在其他实施例中并不以此宽度为限。在一形成在一基板的单一集成电路元件中，可形成具有不同宽度的多个沟渠藉以作为具有不同宽度的隔离结构。施行一系列的蚀刻制程在氮氧硅层9、氮硅层5和基板1中用以形成一如图2所示的沟渠开口21。
请参阅图2所示为一具有平均宽度25且由氮氧硅层9、氮硅层5延伸进基板1的沟渠开口21。在一实施例中，此平均宽度25范围约为1500埃至4000埃。在一实施例中，基板深度23约为3000埃，其意义为沟渠21延展进基板1的深度约为3000埃，然而在其他的实施例中并不以此深度为限。因为含氮层10，亦即氮氧硅层9和氮硅层5，是比传统多层结构薄，因此相对于传统的沟渠，沟渠开口21具有较低的深宽比例。在一较佳实施例中，氮氧硅层9的厚度约为320埃，氮硅层5的厚度约为500埃，深度23约为3000埃，以及平均宽度25约为1500埃，其沟渠21的深宽比例约为2.55，此深宽比例为开口的深度27与平均宽度25的比值。与传统的沟渠开口比较，具相同的基板深度23，然而，传统的氮硅层厚度约为本发明氮硅层5厚度的3至5倍，因此传统的深宽比例远大于本发明的深宽比例，约为3.3倍甚至更高。虽然，图中所展示的沟渠开口有一逐渐变细的侧壁，然而需了解的是，在其他的实施例中，沟渠开口21可以有一实质垂直的侧壁。开口21的侧壁20包括部分的氮氧硅层9、氮硅层5以及基板1。
然后沉积一介电层材料31在氮氧硅层9的表面上，藉以填充开口21，并具有一厚度33。厚度33约为5000埃，而在其他实施例中亦可大于3000埃。可使用一化学气相沉积法来形成介电层材料31，较佳的，可使用高密度等离子体(high density plasma)化学气相沉积法来形成之。介电层材料31较佳的可为一氧化层，或其他种适合的介电材料。
借着，可使用一研磨制程来降低介电层材料31的厚度，此研磨制程例如为化学机械研磨法(chemical mechanical polishing，CMP)来形成如图4所示的结构。此结构包括一被降低至约2000埃或更低的厚度35。在此部分研磨来降低厚度的制程步骤中，使用一等离子体蚀刻制程来从氮氧硅层9的表面移除介电材料31，而形成如图5所示的结构。在一较佳实施例中，此介电层材料31为一氧化层，因此可使用一干氧化蚀刻法进行移除，例如可使用传统的反应性等离子体蚀刻法，然而，亦可使用其他合适的方法。
请参阅图5所示为一具有一顶表面43的介电材料31。此顶表面43低于氮氧硅层9的表面13，两者间的差异为距离47。此亦可被视为介电材料31由表面13移除。降低的顶表面43比基板表面高一距离45。在一较佳实施例中，距离47约为300至500埃，而距离45亦约为300至500埃，然在其他实施例中，亦可形成其他距离。在一特定实施例中，距离45为0。图5的降低顶表面的结构可藉由氧化蚀刻来达成，而当介电材料31被完全从顶表面13移除时，可视为停止蚀刻制程的指示点。然后，使用一过蚀刻来形成一降低的顶表面43，此降低的顶表面43低于氮氧硅层9的表面13，两者间的差异为距离47。本发明的一特征为，介电层13实质上是平均地移除，且顶表面43实质上平坦且与基板表面3平行。除此之外，当多个具有不同宽度的浅沟渠隔离结构，藉由相同的制程程序以同时形成于基板1时，本发明的一特点为，不论沟渠开口21的平均宽度25为何，在每一沟渠结构中，其顶表面43与表面13间的距离47以及顶表面43与基板表面3间的距离45，实质上相同，在各种实施例中，此范围约为1000埃至4000埃或5000埃，如图7所示。
请参阅图6所示为一在传统蚀刻制程后形成介电材料后的浅沟渠隔离结构41，此传统蚀刻制程，例如使用一或多个湿式蚀刻制程来移除含氮层10。根据一较佳实施例，含氮层10包括氮氧硅层9以及氮硅层5，一系列的湿式蚀刻制程来移除氮氧硅层9以及氮硅层5已暴露出基板1的表面3。浅沟渠隔离结构41包括一顶表面43，此顶表面43与基板表面3间具有一步阶高度51。在各种实施例中，步阶高度51的范围约为0埃至500埃，较佳地为300埃或小于300埃。本发明的一优点为，与传统的浅沟渠隔离结构相较具有较低的步阶高度51，且具有较平坦的顶表面43而不会形成碟状效应。本发明的另一优点为，不论浅沟渠隔离结构的平均宽度为何，既使在一半导体元件中具有各种形式的浅沟渠隔离结构，上述浅沟渠隔离结构中的步阶高度51与顶表面43可同时形成在一半导体元件中。
请参阅图7所示为利用图1至图5所示的制程步骤在一基板1上同时形成浅沟渠隔离结构41和141，其中浅沟渠隔离结构41和141分别具有不同宽度25和125。在图7中，浅沟渠隔离结构41和141的顶表面43均低于表面13一距离47，并与基板表面3兼具一距离45。
以上仅阐释本发明的原理。因此，应可理解熟习本技艺的人士将可设计出虽未明确地描述或显示在此中、具体化本发明的原理以及包括在本发明精神及范围内的不同结构。再者，此中所述的所有实施例子以及条件语言，理论上仅是为了教示目的而为之表达，藉以协助读者了解本发明的原理，以及发明者的贡献，并不欲受限于此等特别提到的实施例及条件。再者，所有在此中所提到的本发明的原理、态样及具体例以及其特殊实施例均意欲涵盖其结构及功能。此外，本案所谓的此等相当物包括，目前已知的相当物及未来发展的相当物(即不论结构而实现相同功能的任一种元件)二者。
例示具体例的说明合并视为完整说明书的一部分的附图图式一起研读。在说明书中，相对用语，例如“较低”、“较上方”、“水平的”、“垂直的”、“以上”、“以下”、“上”、“下”、“顶部”及“底部”以及其衍生用语(例如“水平地”、“向下地”、“向上地”等)，应用来表示讨论中所描述及的图式中所示的方位。此等相对用语是基于方便说明的目的，并且不需依特定方位建立或操作装置。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (15)
1、一种形成绝缘结构的方法，此绝缘结构位于一半导体元件上，其特征在于该方法至少包括：
提供一次结构于一基板上以及一形成在该基板上的含氮层；
蚀刻穿越该含氮层并进入该基板以形成一沟渠；
形成一介电层在该含氮层上并填充该沟渠；
研磨该介电层藉以降低该介电层位于该含氮层上的厚度，并使得该介电层仍保持覆盖该含氮层；
使用一蚀刻制程从该含氮层上移除该介电层，并在该沟渠中实质上平均地降低该介电层顶表面，使其低于该含氮层的顶表面；以及
移除该含氮层。
2、根据权利要求1所述的方法，其特征在于其中所述的含氮层至少包括至少一氮硅层和一氮氧硅层。
3、根据权利要求1所述的方法，其特征在于其中所述的含氮层包括一厚度不大于550埃且沉积在一氮氧硅层上的氮硅层。
4、根据权利要求1所述的方法，其特征在于其中形成该介电层的步骤更至少包括：在该含氮层上沉积一厚度大于2000埃的该介电层，以及该研磨降低位于该含氮层上的该介电层的厚度不超过2000埃。
5、根据权利要求4所述的方法，其特征在于其中所述的沉积使用化学气相沉积法。
6、根据权利要求1所述的方法，其特征在于其中所述的蚀刻形成沟渠具有一由该基板和该含氮层形成的侧边，且该沟渠具有一不超过2.6∶1的深宽比。
7、根据权利要求1所述的方法，其特征在于其中所述的含氮层具有一不超过900埃的厚度。
8、根据权利要求1所述的方法，其特征在于其中使用蚀刻来降低该介电层的该顶表面的高度不超过该硅基板表面上500埃。
9、根据权利要求1所述的方法，其特征在于其中移除该含氮层后，该介电层顶表面实质上平行于该基板表面，且该顶表面的高度不超过该基板表面上300埃。
10、根据权利要求1所述的方法，其特征在于其中所述的蚀刻至少包括一等离子体氧化蚀刻制程。
11、根据权利要求1所述的方法，其特征在于其中所述的研磨制程至少包括一化学机械研磨。
12、根据权利要求1所述的方法，其特征在于其中所述的介电层的材料至少包括氧化物，以及该蚀刻制程为一氧化物蚀刻制程。
13、一种形成绝缘结构的方法，此绝缘结构位于一半导体元件上，其特征在于该方法至少包括：
提供一含氮层沉积在一硅基板表面的次结构；
蚀刻该含氮层并进入该硅基板以形成复数个不同宽度的开口，藉以形成相对应具不同宽度的复数个沟渠结构；
在该含氮层上形成一介电层，并填充该些沟渠结构；
对该介电层进行一研磨程序以降低位于该含氮层上的该介电层的厚度，并使得该介电层仍保持在该含氮层上；
使用一蚀刻程序来移除位于该含氮层上的该介电层，并实质上平均降低该介电层的顶表面，使其在每一该些沟渠结构中低于该含氮层的顶表面，且该顶表面低于硅基板表面上500埃；以及
移除该含氮层以在每一该些沟渠结构中形成一绝缘结构，每一绝缘结构中包括该顶表面的部分，且其高度不超过该硅基板表面上500埃。
14、根据权利要求13所述的方法，其特征在于其中所述的宽度范围从1000埃至4000埃。
15、根据权利要求13所述的方法，其特征在于其中所述的含氮层具有一不超过900埃的厚度，并由一沉积在氮硅层上的氮氧硅层所组成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/966,079 US7094653B2 (en) | 2004-10-14 | 2004-10-14 | Method for forming STI structures with controlled step height |
| US10/966,079 | 2004-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1767167A true CN1767167A (zh) | 2006-05-03 |
| CN100356544C CN100356544C (zh) | 2007-12-19 |
Family
ID=36181304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101028109A Expired - Fee Related CN100356544C (zh) | 2004-10-14 | 2005-09-12 | 形成一具有可控制步阶高度的浅沟渠隔离结构的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7094653B2 (zh) |
| CN (1) | CN100356544C (zh) |
| TW (1) | TWI263252B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101261444B (zh) * | 2008-04-23 | 2010-11-03 | 友达光电股份有限公司 | 具有不同基板厚度差的显示面板制造方法 |
| CN104766817A (zh) * | 2014-01-08 | 2015-07-08 | 中国科学院微电子研究所 | 一种Fin-FET的沟槽隔离的形成方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691490B1 (ko) * | 2005-04-29 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
| KR100677998B1 (ko) * | 2005-09-30 | 2007-02-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 |
| US20070087565A1 (en) * | 2005-10-18 | 2007-04-19 | Marcus Culmsee | Methods of forming isolation regions and structures thereof |
| US7786016B2 (en) * | 2007-01-11 | 2010-08-31 | Micron Technology, Inc. | Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide |
| US8252194B2 (en) | 2008-05-02 | 2012-08-28 | Micron Technology, Inc. | Methods of removing silicon oxide |
| US9054025B2 (en) * | 2008-11-03 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for controlling shallow trench isolation step height |
| US9972678B2 (en) | 2016-10-06 | 2018-05-15 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171180B1 (en) * | 1998-03-31 | 2001-01-09 | Cypress Semiconductor Corporation | Planarizing a trench dielectric having an upper surface within a trench spaced below an adjacent polish stop surface |
| US6319794B1 (en) * | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
| US6281082B1 (en) * | 2000-03-13 | 2001-08-28 | Chartered Semiconductor Manufacturing Ltd. | Method to form MOS transistors with a common shallow trench isolation and interlevel dielectric gap fill |
| JP2003017556A (ja) * | 2001-06-29 | 2003-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6777336B2 (en) * | 2002-04-29 | 2004-08-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a shallow trench isolation structure |
| US6787409B2 (en) * | 2002-11-26 | 2004-09-07 | Mosel Vitelic, Inc. | Method of forming trench isolation without grooving |
| US6649489B1 (en) * | 2003-02-13 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Poly etching solution to improve silicon trench for low STI profile |
| US6864150B2 (en) * | 2003-03-06 | 2005-03-08 | Silicon Integrated Systems Corp. | Manufacturing method of shallow trench isolation |
-
2004
- 2004-10-14 US US10/966,079 patent/US7094653B2/en not_active Expired - Fee Related
-
2005
- 2005-08-11 TW TW094127386A patent/TWI263252B/zh not_active IP Right Cessation
- 2005-09-12 CN CNB2005101028109A patent/CN100356544C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101261444B (zh) * | 2008-04-23 | 2010-11-03 | 友达光电股份有限公司 | 具有不同基板厚度差的显示面板制造方法 |
| CN104766817A (zh) * | 2014-01-08 | 2015-07-08 | 中国科学院微电子研究所 | 一种Fin-FET的沟槽隔离的形成方法 |
| CN104766817B (zh) * | 2014-01-08 | 2018-06-19 | 中国科学院微电子研究所 | 一种Fin-FET的沟槽隔离的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200612466A (en) | 2006-04-16 |
| TWI263252B (en) | 2006-10-01 |
| CN100356544C (zh) | 2007-12-19 |
| US7094653B2 (en) | 2006-08-22 |
| US20060084233A1 (en) | 2006-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1767167A (zh) | 形成一具有可控制步阶高度的浅沟渠隔离结构的方法 | |
| US11495617B2 (en) | Electronic devices and systems with channel openings or pillars extending through a tier stack, and methods of formation | |
| CN1275311C (zh) | 浅沟渠隔离结构的填充方法 | |
| CN103400794B (zh) | 自对准沟槽的形成方法 | |
| CN1106038C (zh) | 一种半导体器件的制造方法 | |
| CN107564916B (zh) | 一种3d nand存储器件的平坦化方法 | |
| CN1722410A (zh) | 快闪存储器件的制造方法 | |
| CN1794442A (zh) | 半导体结构及其制造方法 | |
| US8097508B2 (en) | Method and structure for performing a chemical mechanical polishing process | |
| CN109256384B (zh) | 一种通孔结构及其制备方法、三维存储器 | |
| CN107591407B (zh) | 一种3d nand存储器及其制造方法 | |
| CN1763921A (zh) | 具有改善构形的铜内连线结构以及制造内连线结构的方法 | |
| US8629514B2 (en) | Methods and structures for customized STI structures in semiconductor devices | |
| CN211088261U (zh) | 半导体结构 | |
| CN1917165A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN1617327A (zh) | 浅沟渠隔离结构及其沟渠的制造方法 | |
| CN102361022B (zh) | 一种嵌入式闪存的制作方法 | |
| CN1822387A (zh) | 具有阶梯栅的半导体器件及其制造方法 | |
| WO2019007346A1 (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| CN104658967A (zh) | 一种半导体器件及其制造方法 | |
| CN107564913B (zh) | 一种阶梯覆盖层的平坦化方法 | |
| CN113540103A (zh) | 半导体装置及其制造方法 | |
| CN1519910A (zh) | 半导体装置的制造方法 | |
| CN114093884A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 |