CN102361022B - 一种嵌入式闪存的制作方法 - Google Patents
一种嵌入式闪存的制作方法 Download PDFInfo
- Publication number
- CN102361022B CN102361022B CN201110341995.4A CN201110341995A CN102361022B CN 102361022 B CN102361022 B CN 102361022B CN 201110341995 A CN201110341995 A CN 201110341995A CN 102361022 B CN102361022 B CN 102361022B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- nitride layer
- layer
- flash memory
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 99
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 abstract 1
- 239000012774 insulation material Substances 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000005498 polishing Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了嵌入式闪存的制作方法，将半导体衬底划分为闪存区域和逻辑区域，在半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在逻辑区域和闪存区域内分别形成浅沟槽；在浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除第一氮化硅层；在浮栅多晶硅层以及浅沟槽隔离上形成第二氮化硅层，并使第二氮化硅层平坦化；在第二氮化硅层上形成第三氮化硅层；在闪存区域形成凹槽；在第三氮化硅层上沉积有源多晶硅层，以在凹槽内形成源极；采用化学机械研磨平坦化处理有源多晶硅层；采用湿法刻蚀去除第二氮化硅层和第三氮化硅层；去除逻辑区域的浮栅多晶硅层，在逻辑区域形成CMOS结构，在闪存区域形成字线，上述提高了湿法刻蚀的效率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种嵌入式闪存的制作方法。
背景技术
存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)和FRAM(铁电存储器)等，其中，闪存存储器即FLASH以及成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。
在集成电路内制作逻辑电路模块和闪存电路模块的过程中，图1A～1E为现有技术中嵌入式闪存制作方法所对应的剖面结构示意图。参照图1A，首先将半导体衬底10按形成功能分别划分为闪存区域11和逻辑区域12，在半导体衬底10上依次形成二氧化硅层121、浮栅多晶硅层122以及第一氮化硅层123，在所述逻辑区域12内采用光刻形成浅沟槽124，如图1A～1E所示，所述闪存区域11沿Y轴剖面，所述逻辑区域12沿X轴剖面，沿Y轴剖面的所述闪存区域11中并未示出浅沟槽，但在闪存区域11内确有浅沟槽，对此，本领域普通技术人员应该知晓；参照图1B，在所述浅沟槽124内填充绝缘物，以形成浅沟槽隔离125，形成浅沟槽隔离125后，第一氮化硅层123的作用已完成，需要去除。由于去除了第一氮化硅层123，浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，高度差为500A～600A；参照图1C，在浮栅多晶硅层122以及浅沟槽隔离125上沉积第二氮化硅层126，使闪存区域11进行离子注入以及在凹槽127内形成浮栅极侧墙127’的过程中，所述第二氮化硅层126能够作为硬掩膜保护所述逻辑区域12不受影响。在逻辑区域12中，由于浅沟槽隔离125的表面高于浮栅多晶硅层122的表面，因此，覆盖在浅沟槽隔离125上的第二氮化硅比覆盖在浮栅多晶硅层122上的第二氮化硅高，高度差为500A～600A，即在逻辑区域12内第二氮化硅层126对应浮栅多晶硅的部分可以形成浅凹槽128；参照图1D，在第二氮化硅层126上沉积有源多晶硅层129，使有源多晶硅能够填充所述凹槽127，以形成源极；参照图1E，在逻辑区域12内第二氮化硅层126具有浅凹槽128，浅凹槽128内填充有500A～600A的有源多晶硅，因此采用化学机械研磨对有源多晶硅层129进行平坦化处理时，浅凹槽128内的有源多晶硅不容易去除，对逻辑区域12进行进一步制程时，采用湿法刻蚀去除第二氮化硅层126，在采用湿法刻蚀去除第二氮化硅层126的过程中，残留在浅凹槽128内的有源多晶硅会对去除第二氮化硅层126造成不良影响。
发明内容
本发明所要解决的技术问题是提供了一种嵌入式闪存的制作方法，以解决残余的有源多晶硅导致氮化硅层难以去除的问题。
为了解决上述技术问题，本发明的技术方案是：提供了一种嵌入式闪存的制作方法，包括：将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除所述第一氮化硅层；在所述浮栅多晶硅层以及所述浅沟槽隔离上形成第二氮化硅层，并使所述第二氮化硅层平坦化；在所述第二氮化硅层上形成第三氮化硅层；在所述闪存区域形成凹槽；在所述第三氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；采用化学机械研磨平坦化处理所述有源多晶硅层；采用湿法刻蚀去除所述第二氮化硅层和所述第三氮化硅层；去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。
进一步的，在所述凹槽侧壁上形成浮栅极侧墙，在所述浮栅极侧墙内形成源级。
进一步的，所述第二氮化硅层的厚度为1900A～2200A。
进一步的，所述第三氮化硅层的厚度为1900A～2200A。
进一步的，所述有源多晶硅层的厚度为1800A～1950A。
本发明提供的嵌入式闪存的制作方法，在浮栅多晶硅层以及浅沟槽隔离上分两次沉积氮化硅层，即第二氮化硅层以及第三氮化硅层，并且在沉积完第二氮化硅层之后，使第二氮化硅层的表面平坦化，第三氮化硅层覆盖在表面平坦化的第二氮化硅层上，使得第三氮化硅层上沉积的有源多晶硅层在经过化学机械研磨后不在第三氮化硅层上有残留，最后能够顺利地采用湿法刻蚀去除第二氮化硅层和第三氮化硅层，提高了湿法刻蚀的效率。
附图说明
图1A～1E为现有技术中嵌入式闪存制作方法所对应的剖面结构示意图；
图2是本发明实施例提供的嵌入式闪存的制作方法的步骤流程图；
图3A～3E为本发明实施例提供的嵌入式闪存制作方法所对应的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种嵌入式闪存的制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的嵌入式闪存的制作方法，在浮栅多晶硅层以及浅沟槽隔离上分两次沉积氮化硅层，即第二氮化硅层以及第三氮化硅层，并且在沉积完第二氮化硅层之后，使第二氮化硅层的表面平坦化，第三氮化硅层覆盖在表面平坦化的第二氮化硅层上，使得第三氮化硅层上沉积的有源多晶硅层在经过化学机械研磨后不在第三氮化硅层上有残留，最后能够顺利地采用湿法刻蚀去除第二氮化硅层和第三氮化硅层，提高了湿法刻蚀的效率。
图2是本发明实施例提供的嵌入式闪存的制作方法的步骤流程图。参照图2，提供的一种嵌入式闪存的制作方法，包括：
S21、将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；
S22、在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除所述第一氮化硅层；
S23、在所述浮栅多晶硅层以及所述浅沟槽隔离上形成第二氮化硅层，并使所述第二氮化硅层平坦化；
S24、在所述第二氮化硅层上形成第三氮化硅层；
S25、在所述闪存区域形成凹槽；
S26、在所述第三氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；
S27、采用化学机械研磨平坦化处理所述有源多晶硅层；
S28、采用湿法刻蚀去除所述第二氮化硅层和所述第三氮化硅层；
S29、去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。
下面将结合剖面结构示意图对本发明的嵌入式闪存的制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
图3A～3E为本发明实施例提供的嵌入式闪存制作方法所对应的剖面结构示意图。参照图3A并结合步骤S21，将半导体衬底30划分为闪存区域31和逻辑区域32，在所述半导体衬底30上依次形成二氧化硅层321、浮栅多晶硅层322、第一氮化硅层323以及光刻胶层，利用光刻胶层对第一氮化硅层323、浮栅多晶硅层322、二氧化硅层321以及半导体衬底30进行光刻，在所述逻辑区域32和闪存区域31内分别形成浅沟槽324，光刻完成后去除光刻胶层。如图3A～3E所示，所述闪存区域31沿Y轴剖面，所述逻辑区域32沿X轴剖面，沿Y轴剖面的所述闪存区域31中并未示出浅沟槽，但在闪存区域31内确有浅沟槽，对此，本领域普通技术人员应该知晓。
参照图3B并结合步骤S22，在所述浅沟槽324内填充绝缘物，在本实施例中，所述绝缘物为二氧化硅，利用化学机械掩膜对填充的绝缘物进行平坦化，去除第一氮化硅层323上的绝缘物，以形成浅沟槽隔离325，最后，去除作为刻蚀停止层的第一氮化硅层323，由于去除了第一氮化硅层323，浅沟槽隔离325的表面高于浮栅多晶硅层322的表面，高度差为500A～600A。
参照图3C，并结合步骤S23、步骤S24以及步骤S25，在所述浮栅多晶硅层322以及所述浅沟槽隔离325上形成第二氮化硅层326，在本实施例中，所形成的第二氮化硅层326的厚度为1900A～2200A。所形成的第二氮化硅层326表面并不平整，第二氮化硅层326表面的最高处与最低处具有500A～600A的高度差，对第二氮化硅层326进行化学机械研磨，使第二氮化硅层326表面的最高处与最低处的高度差减少至100A～300A。在所述第二氮化硅层326上形成第三氮化硅层326’，在本实施例中，所形成的第三氮化硅层326’的厚度为1900A～2200A，第三氮化硅层326’表面的最高处与最低处之间的高度差为100A～300A。在所述闪存区域31形成凹槽327，并进行离子注入以及在凹槽327内形成浮栅极侧墙327’，在该过程中，所述第二氮化硅层326以及第三氮化硅层326’能够作为硬掩膜保护逻辑区域32不受影响。在本实施例中，分两步骤沉积氮化硅，并且在第二氮化硅层326沉积完毕后进行化学机械研磨，使得第二氮化硅层326以及第三氮化硅层326’形成的氮化硅层表面的最高处与最低处之间的高度差保持在一个较低的值。
参照图3D并结合步骤S26，在所述第三氮化硅层326’上沉积有源多晶硅层329，以在所述凹槽327内形成源极。
参照图3E并结合步骤S27、步骤S28以及步骤S29，采用化学机械研磨平坦化处理所述有源多晶硅层329，由于第三氮化硅层326’表面具有的高度差很小，在本实施例中为100A～300A，因此在平坦化处理有源多晶硅层329时，位于第三氮化硅层326’表面最低处的有源多晶硅也能够被去除。采用湿法刻蚀去除所述第二氮化硅层326和第三氮化硅层326’，由于第三氮化硅层326’上没有有源多晶硅的残留，因此，湿法刻蚀能够正常进行。
最后，去除所述逻辑区域32的所述浮栅多晶硅层322，在所述逻辑区域32形成CMOS结构，在所述闪存区域31形成字线，所述工艺方法，本领域普通技术人员已悉知，在此不再赘述。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (5)
1.一种嵌入式闪存的制作方法，其特征在于，包括：
将半导体衬底划分为闪存区域和逻辑区域，在所述半导体衬底上依次形成二氧化硅层、浮栅多晶硅层以及第一氮化硅层，在所述逻辑区域和所述闪存区域内分别形成浅沟槽；
在所述浅沟槽内填充绝缘物，以形成浅沟槽隔离，去除所述第一氮化硅层；
在所述浮栅多晶硅层以及所述浅沟槽隔离上形成第二氮化硅层，并使所述第二氮化硅层平坦化；
在所述第二氮化硅层上形成第三氮化硅层；
在所述闪存区域形成凹槽；
在所述第三氮化硅层上沉积有源多晶硅层，以在所述凹槽内形成源极；
采用化学机械研磨平坦化处理所述有源多晶硅层；
采用湿法刻蚀去除所述第二氮化硅层和所述第三氮化硅层；
去除所述逻辑区域的所述浮栅多晶硅层，在所述逻辑区域形成CMOS结构，在所述闪存区域形成字线。
2.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，在所述凹槽侧壁上形成浮栅极侧墙，在所述浮栅极侧墙内形成源极。
3.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第二氮化硅层的厚度为
4.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述第三氮化硅层的厚度为
5.根据权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述有源多晶硅层的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110341995.4A CN102361022B (zh) | 2011-11-02 | 2011-11-02 | 一种嵌入式闪存的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110341995.4A CN102361022B (zh) | 2011-11-02 | 2011-11-02 | 一种嵌入式闪存的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102361022A CN102361022A (zh) | 2012-02-22 |
| CN102361022B true CN102361022B (zh) | 2017-02-08 |
Family
ID=45586303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110341995.4A Active CN102361022B (zh) | 2011-11-02 | 2011-11-02 | 一种嵌入式闪存的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102361022B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103822735A (zh) * | 2012-11-16 | 2014-05-28 | 无锡华润上华半导体有限公司 | 一种压力传感器用晶片结构及该晶片结构的加工方法 |
| CN104576397B (zh) * | 2014-11-20 | 2017-08-25 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制作方法 |
| CN110828373B (zh) * | 2019-11-19 | 2022-02-22 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN113506806B (zh) * | 2021-09-13 | 2022-01-28 | 广州粤芯半导体技术有限公司 | Mcu半导体器件的形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1505132A (zh) * | 2002-12-05 | 2004-06-16 | 台湾积体电路制造股份有限公司 | 浅槽与深槽隔离结构的制造方法 |
| CN1518090A (zh) * | 2003-01-23 | 2004-08-04 | ��ʿͨ��ʽ���� | 半导体器件的制造方法 |
| CN1533606A (zh) * | 2002-02-22 | 2004-09-29 | ض� | 相变存储器单元的双沟槽隔离结构及其制造方法 |
| TW200507162A (en) * | 2003-08-01 | 2005-02-16 | Taiwan Semiconductor Mfg Co Ltd | Method to etch periphery and cell floating gate polysilicon layer separably |
| CN1719599A (zh) * | 2004-07-06 | 2006-01-11 | 三洋电机株式会社 | 半导体装置的制造方法 |
| KR20090080276A (ko) * | 2008-01-21 | 2009-07-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| KR20100006388A (ko) * | 2008-07-09 | 2010-01-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
-
2011
- 2011-11-02 CN CN201110341995.4A patent/CN102361022B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1533606A (zh) * | 2002-02-22 | 2004-09-29 | ض� | 相变存储器单元的双沟槽隔离结构及其制造方法 |
| CN1505132A (zh) * | 2002-12-05 | 2004-06-16 | 台湾积体电路制造股份有限公司 | 浅槽与深槽隔离结构的制造方法 |
| CN1518090A (zh) * | 2003-01-23 | 2004-08-04 | ��ʿͨ��ʽ���� | 半导体器件的制造方法 |
| TW200507162A (en) * | 2003-08-01 | 2005-02-16 | Taiwan Semiconductor Mfg Co Ltd | Method to etch periphery and cell floating gate polysilicon layer separably |
| CN1719599A (zh) * | 2004-07-06 | 2006-01-11 | 三洋电机株式会社 | 半导体装置的制造方法 |
| KR20090080276A (ko) * | 2008-01-21 | 2009-07-24 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| KR20100006388A (ko) * | 2008-07-09 | 2010-01-19 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102361022A (zh) | 2012-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100099246A1 (en) | Method of making a split gate memory cell | |
| CN112466945B (zh) | 半导体结构及其形成方法 | |
| CN102361022B (zh) | 一种嵌入式闪存的制作方法 | |
| CN108899321A (zh) | 快闪存储器的制造方法 | |
| US11069559B1 (en) | Semiconductor structure and method of forming same | |
| CN102386139B (zh) | 分离式字元线的制程 | |
| US20060145268A1 (en) | Semiconductor device and method for fabricating the same | |
| CN102361021B (zh) | 一种嵌入式闪存的制作方法 | |
| CN107658222B (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN107845636A (zh) | 一种Flash晶圆的制作方法 | |
| KR100692472B1 (ko) | 반도체 장치의 제조 방법과 반도체 장치 | |
| US8652933B2 (en) | Semiconductor structure having wide and narrow deep trenches with different materials | |
| CN111435639B (zh) | 半导体结构及其形成方法 | |
| US9691773B2 (en) | Silicon buried digit line access device and method of forming the same | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| TWI762043B (zh) | 半導體裝置以及其製作方法 | |
| US7670902B2 (en) | Method and structure for landing polysilicon contact | |
| CN102332432B (zh) | 半导体集成器件制造方法 | |
| CN109767987A (zh) | 一种后栅极形成方法 | |
| US6897121B2 (en) | Method of removing HDP oxide deposition | |
| US9349654B2 (en) | Isolation for embedded devices | |
| CN108389790A (zh) | 浮栅的形成方法和浮栅型存储器 | |
| CN111081710B (zh) | 共享源线的闪存单元的制造方法及共享源线的闪存单元 | |
| KR100499408B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| CN105336676A (zh) | 接触插塞的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140504 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140504 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |