CN111081710B - 共享源线的闪存单元的制造方法及共享源线的闪存单元 - Google Patents

共享源线的闪存单元的制造方法及共享源线的闪存单元 Download PDF

Info

Publication number
CN111081710B
CN111081710B CN201911350903.1A CN201911350903A CN111081710B CN 111081710 B CN111081710 B CN 111081710B CN 201911350903 A CN201911350903 A CN 201911350903A CN 111081710 B CN111081710 B CN 111081710B
Authority
CN
China
Prior art keywords
source line
layer
oxide layer
thickness
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911350903.1A
Other languages
English (en)
Other versions
CN111081710A (zh
Inventor
曹启鹏
付博
陈宏�
王卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201911350903.1A priority Critical patent/CN111081710B/zh
Publication of CN111081710A publication Critical patent/CN111081710A/zh
Application granted granted Critical
Publication of CN111081710B publication Critical patent/CN111081710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种共享源线的闪存单元的制造方法，包括：提供一衬底，所述衬底包括存储区及逻辑区，所述衬底上形成有栅氧化层、浮栅层及第一介质层；形成第一侧墙结构；形成第二沟槽；形成ONO侧墙结构；形成共享源线；执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留；以及在所述共享源线上形成源线氧化层。形成的ONO侧墙结构可以有效抑制后续形成所述源线氧化层过程中的氧原子从所述共享源线中进入栅氧化层和浮栅层之间的界面，从而避免了所述浮栅层被氧化的情况，从而避免了微笑效应，增加了共享源线与浮栅层之间的耦合电容，提高了器件编程效率。

Description

共享源线的闪存单元的制造方法及共享源线的闪存单元
技术领域
本发明涉及半导体制造技术领域，特别涉及一种共享源线的闪存单元的制造方法及共享源线的闪存单元。
背景技术
在共享源线的分栅快闪存储单元的制造工艺中，首先通常在衬底上形成栅氧化层及浮栅层，并刻蚀浮栅层以在所述浮栅层中形成沟槽，然后在所述沟槽中直接填充掺杂N型离子(例如磷离子)的多晶硅作为闪存储单元的共享源线，在形成共享源线之后，通常需要对所述共享源线执行化学机械研磨工艺以平坦化所述共享源线的表面，但是在对所述共享源线进行化学机械研磨之后，共享源线的分栅快闪存储单元的逻辑区的第一介质层表面仍有源线多晶硅残留，若源线多晶硅残留不能被有效去除，则会导致分栅快闪存储单元的逻辑功能失效，从而影响共享源线的分栅快闪存储单元的正常工作。
此外，目前在源线热氧化形成源线氧化层的过程中，容易出现靠近源线的所述浮栅层被氧化成栅氧化层的情况，造成靠近共享源线的浮栅层的厚度变薄而栅氧化层增厚的现象，这种现象被称为微笑效应(smiling effect)，这会导致共享源线与浮栅层之间的耦合电容减小，导致编程时浮栅层的耦合电压降低，从而造成编程效率下降。
发明内容
本发明的目的在于提供一种共享源线的闪存单元的制造方法及共享源线的闪存单元，以解决闪存单元的逻辑区的第一介质层表面仍有源线多晶硅残留以及产生微笑效应的问题。
为解决上述技术问题，本发明提供一种共享源线的闪存单元的制造方法，包括：
提供一衬底，所述衬底包括存储区及逻辑区，所述逻辑区的所述衬底中形成有浅沟槽隔离结构，所述衬底上形成有栅氧化层、浮栅层及第一介质层；
刻蚀所述存储区的所述第一介质层和部分厚度的所述浮栅层以形成第一沟槽；
在所述第一沟槽中填充第二介质层，并刻蚀所述第二介质层以形成第一侧墙结构；
刻蚀所述第一沟槽底壁的剩余厚度的所述浮栅层及所述栅氧化层至所述衬底表面以形成第二沟槽；
形成ONO侧墙结构，所述ONO侧墙结构覆盖所述第二沟槽的部分侧壁；
形成未掺杂源线材料层，所述未掺杂源线材料层填充所述第二沟槽以及覆盖所述第一介质层；
通过化学机械研磨工艺去除第一厚度的所述未掺杂源线材料层以得到共享源线；
执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留；以及，
形成源线氧化层，所述源线氧化层覆盖所述共享源线。
可选的，在所述共享源线的闪存单元的制造方法中，形成所述ONO侧墙结构的步骤包括：
在所述第二沟槽的底壁和侧壁上采用低压化学气相沉积工艺沉积第一氧化硅层；
在所述第一氧化硅层上采用低压化学气相沉积工艺沉积氮化硅层；
在所述氮化硅层上采用低压化学气相沉积工艺沉积第二氧化硅层；
刻蚀所述第二沟槽的底壁上的所述第一氧化硅层、所述氮化硅层及所述第二氧化硅层，并保留所述第二沟槽的侧壁上的所述第一氧化硅层、所述氮化硅层及所述第二氧化硅层以得到所述ONO侧墙结构；
其中，所述第一氧化硅层的厚度为所述氮化硅层的厚度为/> 所述第二氧化硅层的厚度为/>
可选的，在所述共享源线的闪存单元的制造方法中，所述ONO侧墙结构的宽度为
可选的，在所述共享源线的闪存单元的制造方法中，所述ONO侧墙结构的高度大于所述浮栅层厚度和所述栅氧化层的厚度之和。
可选的，在所述共享源线的闪存单元的制造方法中，所述栅氧化层的厚度为所述浮栅层的厚度为/>所述第一介质层的厚度为所述第二介质层的厚度为/>
可选的，在所述共享源线的闪存单元的制造方法中，在700℃～1000℃下，采用干氧氧化工艺形成所述源线氧化层。
可选的，在所述共享源线的闪存单元的制造方法中，所述源线氧化层的厚度为
可选的，在所述共享源线的闪存单元的制造方法中，通过化学机械研磨工艺去除的所述未掺杂源线材料层的第一厚度为
可选的，在所述共享源线的闪存单元的制造方法中，所述共享源线的厚度为
可选的，在所述共享源线的闪存单元的制造方法中，在执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留的同时，利用所述回刻工艺也相应地去除所述存储区的第二厚度的所述共享源线。
可选的，在所述共享源线的闪存单元的制造方法中，利用所述回刻工艺去除所述存储区的所述共享源线的第二厚度为
可选的，在所述共享源线的闪存单元的制造方法中，在得到共享源线之后并且形成源线氧化层之前，所述共享源线的闪存单元的制造方法还包括：
对所述共享源线进行砷离子或者磷离子注入，其中，当对所述共享源线进行砷离子注入时，砷离子的注入剂量为1×1015atom/cm2～8×1015atom/cm2；当对所述共享源线进行磷离子注入时，磷离子的注入剂量为1×1015atom/cm2～6×1015atom/cm2。
可选的，在所述共享源线的闪存单元的制造方法中，所述共享源线的材质为多晶硅。
基于同一发明构思，本发明还提供一种共享源线的闪存单元，包括：
衬底，所述衬底包括存储区及逻辑区，所述逻辑区的所述衬底中形成有浅沟槽隔离结构，所述衬底上形成有栅氧化层、浮栅层及第一介质层，其中，所述存储区的所述第一介质层、所述浮栅层及所述栅氧化层中形成有第二沟槽；
第一侧墙结构，所述第一侧墙结构位于所述浮栅层上且位于所述第一介质层侧；
ONO侧墙结构，所述ONO侧墙结构覆盖所述第二沟槽的部分侧壁；
共享源线，所述共享源线填充所述第二沟槽；以及，
源线氧化层，所述源线氧化层覆盖所述共享源线。
综上，本发明提供一种共享源线的闪存单元的制造方法，包括：提供一衬底，所述衬底包括存储区及逻辑区，所述衬底上形成有栅氧化层、浮栅层及第一介质层；形成第一侧墙结构；形成第二沟槽；在所述第二沟槽的侧壁上形成ONO侧墙结构；形成共享源线；执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留；以及在所述共享源线上形成源线氧化层。进一步的，本发明还提供一种共享源线的闪存单元，包括：衬底、第一侧墙结构、ONO侧墙结构、共享源线及源线氧化层。本发明中，形成的ONO侧墙结构可以有效抑制后续形成所述源线氧化层过程中使用的氧原子从所述共享源线中进入栅氧化层和浮栅层之间的界面，从而避免了所述浮栅层被氧化的情况，从而避免了微笑效应，增加了共享源线与浮栅层之间的耦合电容，提高了器件编程效率。此外，在得到所述共享源线之后，执行回刻工艺可以有效去除逻辑区的未掺杂源线材料层残留，保证了存储单元的逻辑功能有效，提高了产品良率。
附图说明
图1是本发明实施例的共享源线的闪存单元的制造方法流程图；
图2-图11是本发明实施例的共享源线的闪存单元的制造方法各步骤中的半导体结构示意图；
其中，附图标记说明如下：
100-衬底，101-浅沟道隔离结构，110-栅氧化层，120-浮栅层，121-剩余厚度的浮栅层，130-第一介质层，140-第二介质层，141-第一侧墙结构，150-ONO侧墙结构，160-未掺杂源线材料层，161-未掺杂源线材料层残留，162-共享源线，163-剩余厚度的共享源线，170-源线氧化层，200-第一沟槽，210-第二沟槽，220-第三沟槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的共享源线的闪存单元的制造方法及共享源线的闪存单元作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种共享源线的闪存单元的制造方法，参考图1，图1是本发明实施例的共享源线的闪存单元的制造方法流程图，所述共享源线的闪存单元的制造方法包括：
S10：提供一衬底，所述衬底包括存储区及逻辑区，所述逻辑区的所述衬底中形成有浅沟槽隔离结构，所述衬底上形成有栅氧化层、浮栅层及第一介质层；
S20：刻蚀所述存储区的所述第一介质层和部分厚度的所述浮栅层以形成第一沟槽；
S30：在所述第一沟槽中填充第二介质层，刻蚀所述第二介质层以形成第一侧墙结构；
S40：刻蚀所述第一沟槽底壁的剩余厚度的所述浮栅层及所述栅氧化层至所述衬底表面以形成第二沟槽；
S50：形成ONO侧墙结构，所述ONO侧墙结构覆盖所述第二沟槽的部分侧壁；
S60：形成未掺杂源线材料层，所述未掺杂源线材料层填充所述第二沟槽以及覆盖所述第一介质层；
S70：通过化学机械研磨工艺去除第一厚度的所述未掺杂源线材料层以得到共享源线；
S80：执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留；以及，
S90：形成源线氧化层，所述源线氧化层覆盖所述共享源线。
具体的，参考图2-图11，图2-图11是本发明实施例的共享源线的闪存单元的制造方法各步骤中的半导体结构示意图。
首先，如图2所示，提供一衬底100，所述衬底100包括存储区及逻辑区，所述衬底100上形成有栅氧化层110、浮栅层120及第一介质层130。所述逻辑区的浮栅层120、栅氧化层110及衬底100中形成有浅沟槽隔离结构101。在本实施例中，所述栅氧化层110的厚度为所述浮栅层120的厚度为/>所述第一介质层130的厚度为所述第二介质层140的厚度为/>
其中，由于工艺的特殊性，在形成所述浅沟槽隔离结构101之后，需要回刻所述浮栅层120，使得所述浅沟槽隔离结构101的表面高出所述浮栅层120的表面，这就造成外围电路区(例如逻辑区)的有源区和浅沟道隔离结构101的高度不一致，浅沟道隔离结构101通常高于有源区，所以造成后续在所述浮栅层120(有源区)上形成的第一介质层130有的区域高一些，有的区域低一些，从而造成第一介质层130中产生第三沟槽220，第三沟槽220的存在容易导致在形成存储区的共享源线时，逻辑区的第三沟槽220中产生源线多晶硅残留，导致器件的逻辑功能失效，影响器件良率，本发明后续增加一道回刻工艺可以有效去除逻辑区的第三沟槽220中产生源线多晶硅残留。
然后，如图3所示，刻蚀所述存储区的所述第一介质层130、所述浮栅层120及所述栅氧化层110至所述衬底100表面以形成第二沟槽210，结合图7，形成所述第二沟槽210是为了后续形成共享源线162。
进一步的，如图4所示，刻蚀所述存储区的所述第一介质层130和部分厚度的所述浮栅层120以形成第一沟槽200。具体的，刻蚀所述浮栅层120的部分厚度通常介于
接着，如图5所示，在所述第一沟槽200中填充第二介质层140，并刻蚀所述第二介质层140以形成第一侧墙结构141。具体的，所述第一侧墙结构141的材质通常是氧化硅，即利用化学气相沉积工艺在所述第一沟槽200的底壁及侧壁上沉积第二介质层140，刻蚀所述第二沟槽210的底壁上的所述第二介质层140并保留所述第二沟槽210的侧壁上的所述第二介质层140以得到第一侧墙结构141。
进一步的，如图6所示，刻蚀所述第一沟槽200底壁的剩余厚度的所述浮栅层121及所述栅氧化层110至所述衬底100表面以形成第二沟槽210。
接着，如图7所示，形成ONO侧墙结构150，所述ONO侧墙结构150覆盖所述第二沟槽200的部分侧壁。具体的，所述ONO侧墙结构150的宽度为所述ONO侧墙结构150的高度大于所述浮栅层120厚度和所述栅氧化层110的厚度之和(例如所述ONO侧墙结构150的高度大于/>)，从而使得形成的ONO侧墙结构150可以有效抑制后续形成所述源线氧化层过程中使用的氧原子从所述共享源线中进入栅氧化层和浮栅层之间的界面，从而避免了所述浮栅层被氧化的情况，从而避免了微笑效应，增加了浮栅层120与后续形成的共享源线之间的耦合电容，提高了器件编程效率。
优选的，形成所述ONO侧墙结构150的步骤包括：
在所述第二沟槽210的底壁和侧壁上采用低压化学气相沉积工艺沉积第一氧化硅层；
在所述第一氧化硅层上采用低压化学气相沉积工艺沉积氮化硅层；
在所述氮化硅层上采用低压化学气相沉积工艺沉积第二氧化硅层；
刻蚀所述第二沟槽210的底壁上的所述第一氧化硅层、所述氮化硅层及所述第二氧化硅层，并保留所述第二沟槽210的侧壁上的所述第一氧化硅层、所述氮化硅层及所述第二氧化硅层以得到所述ONO侧墙结构150；
其中，所述第一氧化硅层的厚度为所述氮化硅层的厚度为/> 所述第二氧化硅层的厚度为/>结合图11，后续在形成所述源线氧化层170时，所述剩余厚度的共享源线163中会有游离的氧离子，可能会出现氧离子从所述剩余厚度的共享源线163渗入所述浮栅层120和所述栅氧化层110的情况，所以本发明形成所述ONO侧墙结构150，因为所述ONO侧墙结构150中的氮化硅层可以有效阻止氧原子的渗入，从而避免了所述浮栅层被氧化的情况，从而避免了微笑效应，增加了所述浮栅层120与后续形成的所述剩余厚度的共享源线163之间的耦合电容，提高了器件编程效率。
进一步的，如图8所示，形成未掺杂源线材料层160，所述未掺杂源线材料层160填充所述第二沟槽210以及覆盖所述第一介质层130。具体的，由于逻辑区的浅沟道隔离结构101的表面高于所述浮栅层120的表面，使得所述浮栅层120上沉积的第一介质层130形成有所述第三沟槽220，。通过化学气相沉积工艺形成未掺杂源线材料层160，所述未掺杂源线材料层160的材质为多晶硅，无离子掺杂的所述未掺杂源线材料层160有良好的致密性，也就是说，未掺杂源线材料层160实质上就是致密的多晶硅，致密的多晶硅可以有效地阻碍氧原子的渗入，从而提高了后续形成的共享源线的致密性。
接着，如图9所示，通过化学机械研磨工艺去除第一厚度的所述未掺杂源线材料层160以得到共享源线162。具体的，通过化学机械研磨工艺去除的所述未掺杂源线材料层160的厚度为形成的所述共享源线162的厚度为/>在本实施例中，因化学机械研磨工艺的特性，所述逻辑区的所述第三沟槽220中或多或少地会形成未掺杂源线材料层残留161。利用化学机械研磨工艺能够使得所述共享源线162的表面更加平整，有利于后续在所述共享源线162上形成厚度均匀的源线氧化层，从而避免了在后续刻蚀控制栅及浮栅的过程中所述源线氧化层破损而造成所述共享源线162损坏的情况，提高了产品的良率。
进一步的，如图10所示，执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留161。具体的，因为回刻工艺的特性，在去除逻辑区的所述未掺杂源线材料层残留161时，所述存储区的所述共享源线也无法避免地会相应地被刻蚀(被回刻)，所以在本实施例中，在执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留的同时，利用所述回刻工艺也相应地去除所述存储区的第二厚度的所述共享源线以得到剩余厚度的共享源线163，其中，去除的所述共享源线的第二厚度可以为进一步的，在通过化学机械研磨工艺去除第一厚度的所述未掺杂源线材料层160以得到共享源线162之后，执行所述回刻工艺可以有效去除逻辑区的未掺杂源线材料层残留161，保证了所述共享源线的存储单元的逻辑功能有效，提高了产品良率。
进一步的，在得到剩余厚度的共享源线163之后，对所述剩余厚度的共享源线163进行砷离子或者磷离子注入，其中，当对所述剩余厚度的共享源线163进行砷离子注入时，砷离子的注入剂量为1×1015atom/cm2～8×1015atom/cm2；当对所述剩余厚度的共享源线163进行磷离子注入时，磷离子的注入剂量为1×1015atom/cm2～6×1015atom/cm2。对所述剩余厚度的共享源线163进行砷离子或者磷离子注入，可以使得剩余厚度的共享源线163表面更有利于后续生长源线氧化层170，提高了后续形成的所述源线氧化层的均匀性和稠密性。
最后，如图11所示，形成源线氧化层170，所述源线氧化层170覆盖所述剩余厚度的共享源线163。具体的，形成所述源线氧化层170不可避免地会有游离的氧原子容易从所述剩余厚度的共享源线163中进入所述栅氧化层110和所述浮栅层120之间的界面，但是因本发明中形成有所述ONO侧墙结构，该ONO侧墙结构能够有效地阻止所述氧原子从所述剩余厚度的共享源线163中渗入所述栅氧化层110和所述浮栅层120中，从而避免了所述浮栅层120被氧化的情况，从而避免了微笑效应，增加了共享源线163与浮栅层121之间的耦合电容，提高了器件编程效率。
在本实施例中，在700℃～1000℃下，采用干氧氧化工艺形成所述源线氧化层，具体为：通入5SLM～12SLM的氧气氧化所述剩余厚度的共享源线163，氧化持续时长为120min～180min，形成的所述源线氧化层170的厚度为 所述源线氧化层170的厚度不宜过薄也不宜过厚，因为所述剩余厚度的共享源线163上有所述源线氧化层170保护，所以避免了后续在对浮栅120和控制栅140进行蚀刻过程中所述剩余厚度的共享源线163被误刻蚀的情况，若所述源线氧化层170的厚度过薄则不能起到保护所述剩余厚度的共享源线163的作用；若所述源线氧化层170的厚度过厚，可能不利于后续的清除，若所述剩余厚度的共享源线163表面仍有所述源线氧化层170的残留，则会造成所述剩余厚度的共享源线163的电阻偏大，所以厚度适中的所述源线氧化层170有利于后续的去除，避免了所述源线氧化层170在后续去除时在所述剩余厚度的共享源线163表面仍有其残留的情况，减小了所述剩余厚度的共享源线163的电阻值，使得所述剩余厚度的共享源线163的电阻值符合工艺要求，进一步提高了产品良率。
基于同一发明构思，本发明还提供一种共享源线的闪存单元，参考图11，所述共享源线的闪存单元包括：衬底100、第一侧墙结构141、ONO侧墙结构150、(剩余厚度的)共享源线163及源线氧化层170，所述衬底100包括存储区及逻辑区，所述衬底上形成有栅氧化层110、浮栅层121及第一介质层130，其中，所述存储区的所述第一介质层130、所述浮栅层121及所述栅氧化层110中形成有第二沟槽210，所述逻辑区的所述浮栅层121、所述栅氧化层110及衬底100中形成有浅沟槽隔离结构101；所述第一侧墙结构141所述浮栅层121上且位于所述第一介质层130侧；所述ONO侧墙结构150覆盖所述第二沟槽210的部分侧壁；所述(剩余厚度的)共享源线163填充所述第二沟槽210；所述源线氧化层170覆盖所述(剩余厚度的)共享源线163。通过形成的ONO侧墙结构150可以有效抑制形成所述源线氧化层170过程中所述(剩余厚度的)共享源线163中的氧原子进入栅氧化层110和浮栅层120之间的界面，从而避免了所述浮栅层120被氧化的情况，从而避免了微笑效应，增加了(剩余厚度的)共享源线163与浮栅层121之间的耦合电容，提高了器件编程效率。
综上，本发明提供一种共享源线的闪存单元的制造方法，包括：提供一衬底，所述衬底包括存储区及逻辑区，所述衬底上形成有栅氧化层、浮栅层及第一介质层；形成第一侧墙结构；形成第二沟槽；在所述第二沟槽的侧壁上形成ONO侧墙结构；形成共享源线；执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留；以及在所述共享源线上形成源线氧化层。进一步的，本发明还提供一种共享源线的闪存单元，包括：衬底、第一侧墙结构、ONO侧墙结构、共享源线及源线氧化层。本发明中，形成的ONO侧墙结构可以有效抑制形成所述源线氧化层过程中的氧原子从所述共享源线中进入栅氧化层和浮栅层之间的界面，从而避免了所述浮栅层被氧化的情况，从而避免了微笑效应，增加了共享源线与浮栅层之间的耦合电容，提高了器件编程效率。此外，在得到所述共享源线之后，执行回刻工艺可以有效去除逻辑区的未掺杂源线材料层残留，保证了存储单元的逻辑功能有效，提高了产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (14)

1.一种共享源线的闪存单元的制造方法，其特征在于，包括：
提供一衬底，所述衬底包括存储区及逻辑区，所述逻辑区的所述衬底中形成有浅沟槽隔离结构，所述衬底上形成有栅氧化层、浮栅层及第一介质层；
刻蚀所述存储区的所述第一介质层和部分厚度的所述浮栅层以形成第一沟槽；
在所述第一沟槽中填充第二介质层，并刻蚀所述第二介质层以形成第一侧墙结构；
刻蚀所述第一沟槽底壁的剩余厚度的所述浮栅层及所述栅氧化层至所述衬底表面以形成第二沟槽；
形成ONO侧墙结构，所述ONO侧墙结构覆盖所述第二沟槽的部分侧壁；
形成未掺杂源线材料层，所述未掺杂源线材料层填充所述第二沟槽以及覆盖所述第一介质层；
通过化学机械研磨工艺去除第一厚度的所述未掺杂源线材料层以得到共享源线；
执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留；以及，
形成源线氧化层，所述源线氧化层覆盖所述共享源线。
2.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，形成所述ONO侧墙结构的步骤包括：
在所述第二沟槽的底壁和侧壁上采用低压化学气相沉积工艺沉积第一氧化硅层；
在所述第一氧化硅层上采用低压化学气相沉积工艺沉积氮化硅层；
在所述氮化硅层上采用低压化学气相沉积工艺沉积第二氧化硅层；
刻蚀所述第二沟槽的底壁上的所述第一氧化硅层、所述氮化硅层及所述第二氧化硅层，并保留所述第二沟槽的侧壁上的所述第一氧化硅层、所述氮化硅层及所述第二氧化硅层以得到所述ONO侧墙结构；
其中，所述第一氧化硅层的厚度为所述氮化硅层的厚度为/> 所述第二氧化硅层的厚度为/>
3.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，所述ONO侧墙结构的宽度为
4.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，所述ONO侧墙结构的高度大于所述浮栅层厚度和所述栅氧化层的厚度之和。
5.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，所述栅氧化层的厚度为所述浮栅层的厚度为/>所述第一介质层的厚度为所述第二介质层的厚度为/>
6.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，在700℃～1000℃下，采用干氧氧化工艺形成所述源线氧化层。
7.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，所述源线氧化层的厚度为
8.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，通过化学机械研磨工艺去除的所述未掺杂源线材料层的第一厚度为
9.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，所述共享源线的厚度为
10.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，在执行回刻工艺以去除逻辑区的所述未掺杂源线材料层残留的同时，利用所述回刻工艺也相应地去除所述存储区的第二厚度的所述共享源线。
11.根据权利要求10所述的共享源线的闪存单元的制造方法，其特征在于，利用所述回刻工艺去除所述存储区的所述共享源线的第二厚度为
12.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，在得到共享源线之后并且形成源线氧化层之前，所述共享源线的闪存单元的制造方法还包括：
对所述共享源线进行砷离子或者磷离子注入，其中，当对所述共享源线进行砷离子注入时，砷离子的注入剂量为1×1015atom/cm2～8×1015atom/cm2；当对所述共享源线进行磷离子注入时，磷离子的注入剂量为1×1015atom/cm2～6×1015atom/cm2。
13.根据权利要求1所述的共享源线的闪存单元的制造方法，其特征在于，所述共享源线的材质为多晶硅。
14.一种共享源线的闪存单元，其特征在于，包括：
衬底，所述衬底包括存储区及逻辑区，所述逻辑区的所述衬底中形成有浅沟槽隔离结构，所述衬底上形成有栅氧化层、浮栅层及第一介质层，其中，所述存储区的所述第一介质层、所述浮栅层及所述栅氧化层中形成有第二沟槽；
第一侧墙结构，所述第一侧墙结构位于所述浮栅层上且位于所述第一介质层侧；
ONO侧墙结构，所述ONO侧墙结构覆盖所述第二沟槽的部分侧壁；
共享源线，所述共享源线填充所述第二沟槽；以及，
源线氧化层，所述源线氧化层覆盖所述共享源线。
CN201911350903.1A 2019-12-24 2019-12-24 共享源线的闪存单元的制造方法及共享源线的闪存单元 Active CN111081710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911350903.1A CN111081710B (zh) 2019-12-24 2019-12-24 共享源线的闪存单元的制造方法及共享源线的闪存单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911350903.1A CN111081710B (zh) 2019-12-24 2019-12-24 共享源线的闪存单元的制造方法及共享源线的闪存单元

Publications (2)

Publication Number Publication Date
CN111081710A CN111081710A (zh) 2020-04-28
CN111081710B true CN111081710B (zh) 2023-08-15

Family

ID=70317405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911350903.1A Active CN111081710B (zh) 2019-12-24 2019-12-24 共享源线的闪存单元的制造方法及共享源线的闪存单元

Country Status (1)

Country Link
CN (1) CN111081710B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459827A (zh) * 2002-05-14 2003-12-03 台湾积体电路制造股份有限公司 分闸式快闪记忆胞的选择闸极的制作方法
CN102315252A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 共享源线的闪存单元及其形成方法
CN107369688A (zh) * 2017-07-07 2017-11-21 上海华虹宏力半导体制造有限公司 闪存的制备方法
CN109872994A (zh) * 2019-03-07 2019-06-11 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459827A (zh) * 2002-05-14 2003-12-03 台湾积体电路制造股份有限公司 分闸式快闪记忆胞的选择闸极的制作方法
CN102315252A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 共享源线的闪存单元及其形成方法
CN107369688A (zh) * 2017-07-07 2017-11-21 上海华虹宏力半导体制造有限公司 闪存的制备方法
CN109872994A (zh) * 2019-03-07 2019-06-11 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Also Published As

Publication number Publication date
CN111081710A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
KR100335999B1 (ko) 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법
US8153489B2 (en) Method for fabricating semiconductor device with buried gates
KR101095817B1 (ko) 반도체 소자 및 그의 제조 방법
US7271056B2 (en) Method of fabricating a trench capacitor DRAM device
US20190273083A1 (en) Dynamic random access memory structure and method for forming the same
JP2006196843A (ja) 半導体装置およびその製造方法
US10566337B2 (en) Method of manufacturing memory device
US20150056772A1 (en) Semiconductor device comprising buried gate and method for fabricating the same
CN108807392B (zh) 快闪存储器及其制造方法
US20070232019A1 (en) Method for forming isolation structure in nonvolatile memory device
US10446559B2 (en) Method of fabricating DRAM
CN111081710B (zh) 共享源线的闪存单元的制造方法及共享源线的闪存单元
JP2008294445A (ja) Ｓｔｉ構造を有する半導体素子及びその製造方法
US20210398985A1 (en) Semiconductor structure and method for forming the same
CN114883393A (zh) 半导体结构及其制作方法
KR20070118348A (ko) 불휘발성 메모리 장치의 제조 방법
CN210535646U (zh) 半导体结构
US7268055B2 (en) Method of fabricating semiconductor device
KR100427538B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010055525A (ko) 얕은 트렌치 소자분리 방법
US6620698B1 (en) Method of manufacturing a flash memory
US11929410B2 (en) Method for fabricating hydrogen treated surface of semiconductor device with buried gate
CN114361010B (zh) 半导体器件的制备方法
US20230027860A1 (en) Semiconductor structure and manufacturing method thereof
CN114765177A (zh) 存储单元及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant