CN1763921A - 具有改善构形的铜内连线结构以及制造内连线结构的方法 - Google Patents

具有改善构形的铜内连线结构以及制造内连线结构的方法 Download PDF

Info

Publication number
CN1763921A
CN1763921A CNA200510070988XA CN200510070988A CN1763921A CN 1763921 A CN1763921 A CN 1763921A CN A200510070988X A CNA200510070988X A CN A200510070988XA CN 200510070988 A CN200510070988 A CN 200510070988A CN 1763921 A CN1763921 A CN 1763921A
Authority
CN
China
Prior art keywords
surf zone
copper
roughness
semiconductor device
dusts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510070988XA
Other languages
English (en)
Inventor
范淑贞
陈学忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1763921A publication Critical patent/CN1763921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是关于一种半导体装置的铜内连线结构，该结构的表面区域的粗糙度大于20埃，且以大于100埃为较佳。铜内连线结构的表面区域与另一以离子轰击形成的粗糙表面互相接触，以解决铜内连线结构中电子漂移以及应力漂移的问题。

Description

具有改善构形的铜内连线结构以及制造内连线结构的方法
技术领域
本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种铜内连线结构及制造该内连线结构方法。
背景技术
由于铜金属具有高速的讯号传递特性，所以常用来作为半导体装置的导电内连线的材质。当以镶嵌制程来形成铜内连线接合垫时，在一介电层中形成开口，并且在开口内沉积形成铜金属，然后进行研磨/平坦化的制程步骤，以移除介电层上多余的铜金属材料，而使铜金属镶嵌在开口中。因此，铜内连线接合垫可与开口的侧壁以及底面接触在一起。传统上，是以电浆蚀刻法形成开口，开口的侧壁以及底部表面非常光滑，通常这些结构的表面粗糙度小于20埃。
虽然铜金属适于作为导电内连线材质，但是必须避免一些不良的效应产生，例如电子漂移以及应力漂移等现象，但是铜金属内连线容易发生上述的现象。换言之，铜内连线与设置该内连线接合垫的开口的侧壁及底面之间所形成的边界将很容易造成电子漂移以及应力漂移问题的扩散路径，而使得铜内连线的可靠度变差。其中电子漂移以及应力漂移是两种经常发生的扩散效应。
由此可见，上述现有的铜内连线结构以及制造铜内连线结构的方法在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决铜内连线结构以及制造铜内连线结构的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的具有改善构形的铜内连线结构以及制造该内连线结构的方法，便成了当前业界极需改进的目标。
有鉴于上述现有的铜内连线结构以及制造铜内连线结构的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的具有改善构形的铜内连线结构以及制造该内连线结构的方法，能够改进一般现有的铜内连线结构以及制造铜内连线结构的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的铜内连线结构以及制造该内连线结构的方法存在的缺陷，而提供一种新的具有改善构形的铜内连线结构以及制造该内连线结构的方法，所要解决的技术问题是使其在半导体的制程中需要提供一种可以减少或是消除电子漂移以及应力漂移的铜内连线的制程技术，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造铜内连线结构的方法，其至少包括下列步骤：提供一表面区域；使用能量化离子对该表面区域进行轰击制程，藉以形成粗糙的表面结构；以及沉积一铜金属共形于该表面区域上。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的制造铜内连线结构的方法，其中沉积该铜金属共形于该表面区域上的步骤中，该铜金属的表面粗糙度大于20埃。
前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含使用离子研磨法，以使该表面区域的粗糙度大于20埃。
前述的制造铜内连线结构的方法，其更包括在该表面区域与该铜金属之间形成一阻障层，其中该表面区域与该铜金属的表面的粗糙度大于20埃。
前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含同时形成该阻障层。
前述的制造铜内连线结构的方法，其中所述的表面区域至少包括一介电材质的表面。
前述的制造铜内连线结构的方法，其中所述的介电材质的表面包含至少一低介电常数以及多孔性的介电材料。
前述的制造铜内连线结构的方法，其中所述的铜金属与该表面区域互相邻接。
前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，使该表面区域的粗糙度大于20埃。
前述的制造铜内连线结构的方法，其中所述的表面区域至少包含位于介电材质中具有侧壁以及底面的开口结构。
前述的制造铜内连线结构的方法，其中提供该该表面区域的步骤中，至少包括下列步骤：形成一介电层；以及形成一镶嵌开口结构，其中该表面区域设有该镶嵌开口结构的底面及侧壁。
前述的制造铜内连线结构的方法，其中所述的镶嵌开口结构的底面至少包含一导电区域。
前述的制造铜内连线结构的方法，其中所述的能量化离子是选自Ar+、Xe+、Cu+以及Ta+所组成的族群。
前述的制造铜内连线结构的方法，其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含同时沉积形成该铜金属。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种具有铜内连线结构的半导体装置，其中该铜内连线结构的表面区域的粗糙度大于20埃。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的具有铜内连线结构的半导体装置，其中所述的表面区域邻接于一介电材质，且该表面区域与该介电材质具有相同的粗糙度。
前述的具有铜内连线结构的半导体装置，其中所述的铜内连线结构的该表面区域邻接于另一表面区域，且两者具有相同的粗糙度。
前述的具有铜内连线结构的半导体装置，其中所述的铜内连线结构的该表面区域与该另一表面区域之间设有一阻障层。
前述的具有铜内连线结构的半导体装置，其中所述的另一表面区域至少包含一低介电常数材质的表面。
前述的具有铜内连线结构的半导体装置，其中所述的另一表面区域至少包含一多孔性材质的表面。
前述的具有铜内连线结构的半导体装置，其中所述的另一表面区域至少包含一具有侧壁以及底面的开口结构位于介电材质中。
前述的具有铜内连线结构的半导体装置，其中所述的开口结构至少包括一双镶嵌开口且该底面是为导电材质。
前述的具有铜内连线结构的半导体装置，其中所述的铜内连线结构的该表面区域以及该另一表面区域的粗糙度大于100埃。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
本发明提供一种制造铜内连线结构的方法。首先提供一表面区域，并且使用离子研磨法或是离子轰击步骤，藉由能量化离子对该表面区域进行轰击，以形粗糙的表面结构。接着于表面区域上沉积形成铜金属，使铜金属邻接于该表面区域，或是在表面区域与铜金属之间形成阻障层。
在另一实施例中，揭露一种制造铜内连线结构的方法，先提供多孔材质的表面区域，其中表面区域的粗糙度介于20至100埃之间，并且于表面区域上沉积形成铜金属。
在一实施例中，提出一种设有铜内连线结构的半导体装置，其中铜内连线结构的表面区域的粗糙度大于20埃。而且铜内连线结构的表面区域邻接于一介电材质，且该表面区域与该介电材质具有相同的粗糙度。或者是，使铜内连线结构的表面区域邻接于另一表面区域，且两者具有相同的粗糙度。
另一实施例提出一种设有铜内连线结构的半导体装置，其中铜内连线结构的表面区域邻接于另一表面区域，且该另一表面区域的粗糙度大于20埃。
借由上述技术方案，本发明具有改善构形的铜内连线结构以及制造该内连线结构的方法至少具有下列优点：
本发明半导体装置的铜内连线结构的表面区域与另一以离子轰击形成的粗糙表面互相接触，可以解决铜内连线结构中电子漂移以及应力漂移的问题。
综上所述，本发明特殊的具有改善构形的铜内连线结构以及制造该内连线结构的方法，可以解决铜内连线结构中电子漂移以及应力漂移的问题。其具有上述诸多的优点及实用价值，并在同类产品及制造方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的铜内连线结构以及制造铜内连线结构的方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是绘示习知技术中半导体的光滑表面。
图2是绘示依据本发明的粗糙表面区域的剖视图。
图3是绘示依据本发明的介电层中的开口结构，其中该开口结构具有阻糙的表面。
图4是绘示依据本发明使铜内连线镶嵌至图3的开口结构的视图。
2：表面                    4：距离
6：最低点                  8：最高点
10：介电层                 12：开口
14：底面                   16：侧壁
18：上表面                 20：导电材质
22：阻障层                 24：铜金属
26、28：表面               100：光滑表面区域
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有改善构形的铜内连线结构以及制造该内连线结构的方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
本发明的一实施例提供一种调整结构，以改善半导体装置的铜内连线的可靠度，此调整结构包括在铜内连线接合垫的表面形成粗糙或是波浪状的构形。粗糙或是波浪状的构形用以减缓铜金属的漂移速度，以消除电子漂移以及应力漂移效应，使可靠度的改善因数约达2至3左右。粗糙或是波浪状的铜内连线的调整结构的制造方法如下：使与铜内连线接合垫互相接触的表面粗糙化，接着在粗糙化的表面沉积共形(Conformally)的铜金属材料。在另一实施例中，与铜内连线接合垫互相接触的表面例如可为具有通透性及粗糙表面的多孔性介电材质，例如甲基硅酸盐类(MSQ)。
图1是绘示习知技术中半导体装置的光滑表面区域100。表面区域的粗糙度小于20埃，此处所指的粗糙度是指最高结构特征与最低结构特征之间的尺寸差值。图2显示本发明的一实施例的粗糙表面。在一实施例中，粗糙表面2的粗糙度大于20埃，在另一较佳实施例中，粗糙表面2的粗糙度大于100埃，其中粗糙度是表示粗糙表面2的最高点8与最低点6两者之间的距离4。粗糙表面2例如可为位于介电材质或是导电材质上的介电层或是覆盖层。
图3是绘示依据本发明的介电层中的开口结构，其中该开口结构具有粗糙的表面。作为引线结构、接合垫或是介层窗的铜内连线材质位于开口中，介电层10的材质可为各种材质，例如二氧化硅、氮化硅或是氮氧化硅。介电层10的材质亦可为低介电常数的材质，低介电常数例如可为小于二氧化硅的介电常数3.9。介电层10的材质亦可为多孔性材质，或是具有多孔性以及低介电常数两种特性的材质。在一实施例中，例如以化学气相沉积法(CVD)或是旋涂法形成低介电常数介电的材质，例如甲基硅酸盐类(MSQ)。选用具有多孔性以及低介电常数两种特性的材质的好处在于可利用离子轰击/离子研磨制程有效地使表面粗糙化。
图3显示位于介电层中的开口结构12以及下方的曝露导电材质20。其中开口12是由导电材质20表面的底面14以及侧壁16所组成。介电层10亦包括上表面18。当使用习知的电浆蚀刻法形成开口12之后，底面14以及侧壁16具有光滑的结构。换言之，底面14以及侧壁16的表面粗糙度小于20埃。此外，上表面18在进行本发明所述的粗糙化处理之前，亦为光滑表面。开口结构12例如可为沟渠的开口、介层窗的开口或是接合垫的开口，另一实施例中，开口结构12例如可为双镶嵌的沟渠开口。其他的实施例中，开口12并没有深入至导电材质20，而是使开口的底部位于介电层中。另一实施例中，亦可形成碳化硅、氮化硅或是其他的覆盖层。
当表面区域或是与铜内连线互相接触的表面形成光滑区域之后，进行粗糙处理制程，以形成如图3所示的粗糙结构。本发明的实施例使用离子轰击/离子研磨法来使表面粗糙化，或是使用其他能量离子的蚀刻技术来使表面粗糙化，高能量离子例如可为氩离子(Ar+)、氙离子(Xe+)、铜离子(Cu+)或是钽离子(Ta+)，并且使用习知的设备令这些离子加速朝向表面区域。轰击离子/离子研磨法的功率以及能量准位可激化成离子状态，而使表面达到20埃的粗糙度，或是达到较佳的100埃的粗糙度。在一实施例中，使用Ar+或是Xe+作为能量化离子的来源，并且使用介于1000至9000瓦的直流(DC)功率，或是使用300至900瓦的射频(RF)功率。在本发明的实施例中，粗糙化制程可使介电层10的侧壁16与上表面18以及由导电材质20组成的开口12底面14形成粗糙结构。粗糙化之后的侧壁16、上表面18以及底面14的外观形状如图2所示，或是形成波浪形状。本发明的一实施例中，当在形成铜金属内连线之前先形成阻障层时，离子研磨制程可与阻障层的沉积制程同时进行，藉由调整阻障层的沉积参数，以在沉积的初期阶段使用较高的功率以及能量，以形成粗糙或是波浪状的外观。在另一实施例中，进行粗糙化制程，并且依据需要来选择是否要形成阻障层，当没有沉积阻障层而直接在粗糙的表面上形成铜金属时，可同时进行离子研磨制程以及铜金属的沉积制程。藉由调整铜金属的沉积参数，以在沉积的初期阶段使用较高的功率以及能量，以形成粗糙或是波浪状的结构。在另一实施例中，先进行粗糙化制程，接着再进行铜金属的沉积制程。
图4是绘示依据本发明的铜内连线镶嵌至图3的开口结构12中的视图。铜内连线结构包括填入开口结构12中的铜金属24以及阻障层22。本发明的实施例适用于以各种习知方法所形成的阻障层材质。阻障层22为一衬垫薄膜(Conformal Film)，且使阻障层22的表面(14、16)形成粗糙的结构。然后在阻障层22上使用习知的方法形成铜金属24，其中习知的方法例如可为溅镀法、蒸镀法、电镀法、化学电镀法(无电镀法)。沉积的铜金属薄膜的特性为与该薄膜接触的表面具有相同的粗糙度。在没有使用阻障层的实施例(未图示)中，铜金属24与表面(14、16)互相邻接，所以两者具有相同的表面粗糙度。在图4的实施例中，阻障层22介于铜金属24与表面(14、16)之间，但是由于阻障层22的粗糙度与表面(14、16)相同，所以铜金属24的表面(26、28)的粗糙度分别与表面(14、16)的粗糙度相同。图4亦显示使用研磨制程来移除上表面18上多余的铜材质的结构。在一实施例中，分别与表面(14、16)互相接触的铜内连线结构的铜金属24的表面粗糙度至少达20埃以上。亦即衬垫表面(26、28)的表面粗糙度大于20埃，且以大于100埃为较佳。图4的实施例可为接合垫、介层窗或是双镶嵌内连线结构。
另一实施例中，与铜内连线接触的表面的材质例如可为多孔性介电材质，该多孔性介电材质的孔径尺寸具有介于20至100埃的粗糙表面。甲基硅酸盐类(MSQ)的孔径尺寸介于10至50埃之间，并且可形成如图2所示的粗糙表面。此实施例中，可选择使用或是不使用轰击制程。
本发明实施例配合后附的图式作说明，其中图式为本发明的一部分。在说明书的叙述中，相对性的用语，例如“较低的、“较高的”、“水平”、“垂直”、“下方、“上方”、“向下、“向上”、“顶部”、“底部”，以及衍生的用语，例如“水平地”、“向下地”、“向上地”需参考图式上所显示方向。上述的用语是用于方便说明，但是本发明的装置的操作并不限定于特定方向。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (23)

1、一种制造铜内连线结构的方法，其特征在于其至少包括下列步骤：
提供一表面区域；
使用能量化离子对该表面区域进行轰击制程，藉以形成粗糙的表面结构；以及
沉积一铜金属共形于该表面区域上。
2、根据权利要求1所述的方法，其特征在于其中沉积该铜金属共形于该表面区域上的步骤中，该铜金属的表面粗糙度大于20埃。
3、根据权利要求1所述的方法，其特征在于其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含使用离子研磨法，以使该表面区域的粗糙度大于20埃。
4、根据权利要求1所述的方法，其特征在于更包括在该表面区域与该铜金属之间形成一阻障层，其中该表面区域与该铜金属的表面的粗糙度大于20埃。
5、根据权利要求4所述的方法，其特征在于其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含同时形成该阻障层。
6、根据权利要求1所述的方法，其特征在于其中所述的表面区域至少包括一介电材质的表面。
7、根据权利要求6所述的方法，其特征在于其中所述的介电材质的表面包含至少一低介电常数以及多孔性的介电材料。
8、根据权利要求1所述的方法，其特征在于其中所述的铜金属与该表面区域互相邻接。
9、根据权利要求1所述的方法，其特征在于其中使用能量化离子对该表面区域进行轰击的步骤中，使该表面区域的粗糙度大于20埃。
10、根据权利要求1所述的方法，其特征在于其中所述的表面区域至少包含位于介电材质中具有侧壁以及底面的开口结构。
11、根据权利要求1所述的方法，其特征在于其中提供该该表面区域的步骤中，至少包括下列步骤：
形成一介电层；以及
形成一镶嵌开口结构，其中该表面区域设有该镶嵌开口结构的底面及侧壁。
12、根据权利要求11所述的方法，其特征在于其中所述的镶嵌开口结构的底面至少包含一导电区域。
13、根据权利要求1所述的方法，其特征在于其中所述的能量化离子是选自Ar+、Xe+、Cu+以及Ta+所组成的族群。
14、根据权利要求1所述的方法，其特征在于其中使用能量化离子对该表面区域进行轰击的步骤中，至少包含同时沉积形成该铜金属。
15、一种具有铜内连线结构的半导体装置，其特征在于其中该铜内连线结构的表面区域的粗糙度大于20埃。
16、根据权利要求15所述的半导体装置，其特征在于其中所述的表面区域邻接于一介电材质，且该表面区域与该介电材质具有相同的粗糙度。
17、根据权利要求15所述的半导体装置，其特征在于其中所述的铜内连线结构的该表面区域邻接于另一表面区域，且两者具有相同的粗糙度。
18、根据权利要求17所述的半导体装置，其特征在于其中所述的铜内连线结构的该表面区域与该另一表面区域之间设有一阻障层。
19、根据权利要求17所述的半导体装置，其特征在于其中所述的另一表面区域至少包含一低介电常数材质的表面。
20、根据权利要求17所述的半导体装置，其特征在于其中所述的另一表面区域至少包含一多孔性材质的表面。
21、根据权利要求17所述的半导体装置，其特征在于其中所述的另一表面区域至少包含一具有侧壁以及底面的开口结构位于介电材质中。
22、根据权利要求21所述的半导体装置，其特征在于其中所述的开口结构至少包括一双镶嵌开口且该底面是为导电材质。
23、根据权利要求17所述的半导体装置，其特征在于其中所述的铜内连线结构的该表面区域以及该另一表面区域的粗糙度大于100埃。
CNA200510070988XA 2004-10-22 2005-05-19 具有改善构形的铜内连线结构以及制造内连线结构的方法 Pending CN1763921A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/971,460 2004-10-22
US10/971,460 US20060099786A1 (en) 2004-10-22 2004-10-22 Copper interconnect structure with modulated topography and method for forming the same

Publications (1)

Publication Number Publication Date
CN1763921A true CN1763921A (zh) 2006-04-26

Family

ID=36316875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510070988XA Pending CN1763921A (zh) 2004-10-22 2005-05-19 具有改善构形的铜内连线结构以及制造内连线结构的方法

Country Status (3)

Country Link
US (1) US20060099786A1 (zh)
CN (1) CN1763921A (zh)
TW (1) TWI260687B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720018A (zh) * 2014-12-19 2016-06-29 台湾积体电路制造股份有限公司 在缓冲层中具有开口的集成扇出结构
CN106611742A (zh) * 2015-10-26 2017-05-03 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
WO2022179028A1 (zh) * 2021-02-25 2022-09-01 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796504B1 (ko) 2006-12-29 2008-01-21 동부일렉트로닉스 주식회사 플래시 기억 장치 및 그 제조 방법
TWI424583B (zh) * 2011-07-25 2014-01-21 Nat Univ Tsing Hua 薄膜太陽能電池的製造方法
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
CN108229046B (zh) * 2018-01-16 2022-02-22 厦门理工学院 一种机械加工车端面工艺中已加工表面的三维建模方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744858A (en) * 1985-03-11 1988-05-17 Texas Instruments Incorporated Integrated circuit metallization with reduced electromigration
EP1802186B1 (en) * 1996-11-20 2011-05-11 Ibiden Co., Ltd. Printed circuit board
US6123825A (en) * 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
US6251806B1 (en) * 1999-08-12 2001-06-26 Industrial Technology Research Institute Method to improve the roughness of metal deposition on low-k material
US6380628B2 (en) * 1999-08-18 2002-04-30 International Business Machines Corporation Microstructure liner having improved adhesion
US7268075B2 (en) * 2003-05-16 2007-09-11 Intel Corporation Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720018A (zh) * 2014-12-19 2016-06-29 台湾积体电路制造股份有限公司 在缓冲层中具有开口的集成扇出结构
CN105720018B (zh) * 2014-12-19 2018-08-07 台湾积体电路制造股份有限公司 在缓冲层中具有开口的集成扇出结构
CN106611742A (zh) * 2015-10-26 2017-05-03 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN106611742B (zh) * 2015-10-26 2020-05-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
WO2022179028A1 (zh) * 2021-02-25 2022-09-01 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Also Published As

Publication number Publication date
TW200614339A (en) 2006-05-01
US20060099786A1 (en) 2006-05-11
TWI260687B (en) 2006-08-21

Similar Documents

Publication Publication Date Title
CN1763921A (zh) 具有改善构形的铜内连线结构以及制造内连线结构的方法
CN1191623C (zh) 以金属硬遮罩层制作双镶嵌插销的方法
US7189650B2 (en) Method and apparatus for copper film quality enhancement with two-step deposition
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN1169209C (zh) 铝连接的制作方法
US6946066B2 (en) Multi step electrodeposition process for reducing defects and minimizing film thickness
CN101060108A (zh) 锚接金属镶嵌结构
CN1434509A (zh) 双镶嵌金属内连线结构及其制作方法
CN1477695A (zh) 半导体器件的制造方法
CN1722425A (zh) 半导体结构
CN1192040A (zh) 用pvd和cvd法形成难熔金属覆盖的低阻金属导体线与通路
KR19990082160A (ko) 집적회로 콘택의 개선된 스텝 커버리지를 위한 패시트 에칭
JP2001185553A (ja) 電気めっき充填を改善する方法
JP2005203476A (ja) 半導体装置の配線構造及びその製造方法
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
CN1729538A (zh) 磁阻式随机存取存储器技术中改善磁堆栈表面粗糙度的双层化学机械抛光方法
CN1638088A (zh) 半导体器件的制造方法
CN101877328B (zh) 用于制造导电连接的方法
CN1242473C (zh) 半导体器件及其制造方法
CN1767167A (zh) 形成一具有可控制步阶高度的浅沟渠隔离结构的方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1115725C (zh) 形成多级互连结构的方法
CN1236481C (zh) 改善阻障层的覆盖均匀性的方法及具有该阻障层的内连线
CN1250545A (zh) 半导体装置的布线形成方法及半导体装置
CN1901156A (zh) 双镶嵌结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication